專利名稱：一種基于dsp的數(shù)據(jù)接收電路的制作方法
技術領域：
本實用新型涉及一種ARINC429數(shù)據(jù)接收電路，特別是一種基于DSP開發(fā)的多路 ARINC429數(shù)據(jù)接收電路。
背景技術：
目前，公知的基于DSP和FPGA的ARINC429數(shù)據(jù)接收電路由DSP電路、FPGA電路 和ARINC429總線收發(fā)器芯片電路構(gòu)成，只能通過串口方式進行數(shù)據(jù)接收，不能適應很多需 要高速穩(wěn)定處理ARINC429數(shù)據(jù)的系統(tǒng)，而且電路復雜，需要多個控制信號，占用大量資源， 實現(xiàn)極不方便，多路接收ARINC429數(shù)據(jù)容易出現(xiàn)數(shù)據(jù)丟失和誤碼。
發(fā)明內(nèi)容本實用新型目的旨在克服現(xiàn)有技術中的不足，提供一種不僅能應用DSP芯片的數(shù) 據(jù)總線直接接收ARINC429總線收發(fā)器芯片電路發(fā)出的數(shù)據(jù)，而且為了避免數(shù)據(jù)丟失和誤 碼，采用不同路數(shù)的ARINC429數(shù)據(jù)分別連接不同的DSP芯片外部中斷，并且利用CPLD (復 雜可編程邏輯器件)編程實現(xiàn)的寄存器電路控制時序關系，通過DSP數(shù)據(jù)總線準確地連續(xù)讀 取ARINC429數(shù)據(jù)。本實用新型以接收2路ARINC429數(shù)據(jù)為例。本實用新型解決問題所采用的技術方案是一種基于DSP開發(fā)的多路ARINC429數(shù) 據(jù)接收電路，包括DSP電路(1)、ARINC429總線收發(fā)器芯片電路(2)、還包括由CPLD芯片編 程實現(xiàn)的寄存器電路(3);通過DSP電路(1)控制ARINC429總線收發(fā)器芯片電路(2 )和由CPLD芯片編程實現(xiàn) 的寄存器電路(3)。首先由寄存器電路(3)配合DSP電路(1)通過數(shù)據(jù)總線將配置信號傳遞 給ARINC429總線收發(fā)器芯片電路(2)，配置完成的ARINC429總線收發(fā)器芯片開始通過串行 接口接收ARINC429數(shù)據(jù)，數(shù)據(jù)接收完成后接收數(shù)據(jù)使能端置“0”，DSP電路(1)外部中斷感 應到相應通道的ARINC429數(shù)據(jù)接收完成，自動通過地址線AO在數(shù)據(jù)總線上進行讀取，由于 ARINC429總線收發(fā)器芯片的數(shù)據(jù)總線為16位，而我們讀取的ARINC429數(shù)據(jù)格式是32位， 因此通過地址線的變化分兩次讀取，第一次讀取的數(shù)據(jù)是數(shù)據(jù)的識別信息如數(shù)據(jù)標號等和 低3位的DATA數(shù)據(jù)，第二次讀取高位的DATA數(shù)據(jù)，通過在DSP芯片中的軟件編程，可順利 解析接收到的數(shù)據(jù)信號，并可通過數(shù)據(jù)標號提取我們需要處理的數(shù)據(jù)，對于不需要的數(shù)據(jù) 可在識別數(shù)據(jù)標號后直接舍去，既節(jié)省了芯片資源，又加快了數(shù)據(jù)處理速度。本電路中采用 的各種電路都是非常簡潔的總線讀取模式，通過由CPLD芯片編程實現(xiàn)的寄存器電路(3)控 制時序關系，避免出現(xiàn)數(shù)據(jù)的丟失或誤碼，并通過DSP芯片連接ARINC429總線收發(fā)器芯片 的復位信號，以便在數(shù)據(jù)溢出的情況下使ARINC429總線收發(fā)器芯片的接收器復位，保證數(shù) 據(jù)繼續(xù)正常傳輸。與現(xiàn)有技術相比，本實用新型的有益效果是可以將多路ARINC429數(shù)據(jù)通過DSP 芯片數(shù)據(jù)總線實時讀取出來，數(shù)據(jù)正確無丟失或誤碼，實現(xiàn)對數(shù)據(jù)的高速處理。而且電路十 分簡潔，使用較少的控制信號實現(xiàn)功能，避免了讀取數(shù)據(jù)時的時序容易混亂，還可節(jié)省大量資源，布局合理，操作方便，成本低、體積小。
圖1本實用新型的電路結(jié)構(gòu)框圖；圖2本實用新型具體實施例的DSP電路原理圖；圖3本實用新型具體實施例的DSPARINC429總線收發(fā)器芯片電路原理圖；圖4本實用新型具體實施例的CPLD芯片編程實現(xiàn)的寄存器電路原理圖。
具體實施方式
以下結(jié)合附圖和實施例對本實用新型做進一步的描述。在圖1中，各功能框圖和箭頭的連接方向代表了本實用新型的基本電路原理和信 號控制關系，基于DSP的ARINC429數(shù)據(jù)接收電路，包括DSP電路1、ARINC429總線收發(fā)器芯 片電路2、還包括由CPLD芯片編程實現(xiàn)的寄存器電路3 ；
以下結(jié)合附圖2—圖4對本實用新型進一步說明。所述DSP電路1的16位數(shù)據(jù)總線D0-D15與ARINC429總線收發(fā)器芯片電路2的 發(fā)送緩存FIFO的16位數(shù)據(jù)總線D0-D15連接；所述ARINC429總線收發(fā)器芯片電路2的讀寫狀態(tài)控制腳WR#和RD#輸入端分別 與DSP電路1和寄存器電路3的輸出端WR#、RD#連接；所述DSP電路1控制由CPLD芯片編程實現(xiàn)的寄存器電路3，ARINC429數(shù)據(jù)通過所 述ARINC429總線收發(fā)器芯片電路2的發(fā)送緩存FIFO的16位數(shù)據(jù)總線傳遞給DSP芯片。所述ARINC429總線收發(fā)器芯片電路2的2路接收通道RX1RDY、RX2RDY使能輸出 端分別與DSP電路1的2個外部中斷RX1RDY、RX2RDY連接；所述DSP電路1的地址線AO輸出端與ARINC429總線收發(fā)器芯片電路2字選擇控 制腳輸入端AO連接；所述由CPLD芯片編程實現(xiàn)的寄存器電路3的輸出端WR429CW與ARINC429總線收 發(fā)器芯片電路2的配置信號控制腳WR429CW連接由CPLD芯片編程實現(xiàn)的寄存器電路3的 輸出端RD429A、RD429B與ARINC429總線收發(fā)器芯片電路2的429通道選擇信號RD429A > RD429B 連接。本實用新型的內(nèi)容實施例是所述的DSP電路采用的芯片是TMS320F2812。本實用新型的內(nèi)容實施例是所述的CPLD芯片采用XC95144。本實用新型的內(nèi)容實施例是所述的ARINC429總線收發(fā)器芯片電路采用的芯片 是 DEI1016。
權利要求一種基于DSP的數(shù)據(jù)接收電路，包括DSP電路(1)，ARINC429總線收發(fā)器芯片電路(2)，其特征是還包括CPLD芯片編程實現(xiàn)的寄存器電路(3)。
2.根據(jù)權利要求1所述的一種基于DSP的數(shù)據(jù)接收電路，其特征是所述DSP電路(1) 的D0-D15與所述ARINC429總線收發(fā)器芯片電路(2)的D0-D15連接，所述ARINC429總線 收發(fā)器芯片電路(2)的RX1RDY、RX2RDY端分別與所述DSP電路(1) RX1RDY、RX2RDY端對應 連接，所述DSP電路(1)的AO端與所述ARINC429總線收發(fā)器芯片電路(2 )A0端連接；所述 CPLD芯片編程實現(xiàn)的寄存器電路(3)的WR429CW端與所述ARINC429總線收發(fā)器芯片電路 (2)的WR429CW腳連接，所述CPLD芯片編程實現(xiàn)的寄存器電路(3)的RD429A端、RD429B 端與所述ARINC429總線收發(fā)器芯片電路(2)的RD429A端、RD429B端對應連接。
3.根據(jù)權利要求1或2所述的一種基于DSP的數(shù)據(jù)接收電路，其特征是所述的DSP電 路(1)采用的芯片是TMS320F2812。
4.根據(jù)權利要求1或2所述的一種基于DSP的數(shù)據(jù)接收電路，其特征是所述CPLD芯 片編程實現(xiàn)的寄存器電路(3)采用的芯片是XC95144。
5.根據(jù)權利要求1或2所述的一種基于DSP的數(shù)據(jù)接收電路，其特征是所述的 ARINC429總線收發(fā)器芯片電路(2)采用的芯片是DEI1016。
專利摘要本實用新型公開了一種基于DSP開發(fā)的多路ARINC429數(shù)據(jù)接收電路，包括DSP電路、ARINC429總線收發(fā)器芯片電路、還包括由CPLD芯片編程實現(xiàn)的寄存器電路，ARINC429總線收發(fā)器芯片的控制腳輸出端分別與DSP芯片和CPLD芯片連接，16位數(shù)據(jù)總線與DSP數(shù)據(jù)總線連接，通過DSP電路控制ARINC429總線收發(fā)器芯片電路和由CPLD芯片編程實現(xiàn)的寄存器電路實現(xiàn)并行數(shù)據(jù)接收，并且通過在DSP芯片中的軟件編程順利解析接收到的數(shù)據(jù)選擇有需要的數(shù)據(jù)進行高速處理的ARINC429數(shù)據(jù)接收電路。
文檔編號G06F15/78GK201732367SQ20102025999
公開日2011年2月2日 申請日期2010年7月16日 優(yōu)先權日2010年7月16日
發(fā)明者樂李菊, 宋博, 康林雙, 徐東, 熊莉琪 申請人:四川九洲電器集團有限責任公司