專利名稱：具有雙回環(huán)自檢功能的pc104總線rs485板卡的制作方法
技術(shù)領(lǐng)域：
具有雙回環(huán)自檢功能的PC104總線RS485板卡技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及一種計(jì)算機(jī)用通信擴(kuò)展板卡。[0002]背景技術(shù)[0003]PC104架構(gòu)的RS485通信擴(kuò)展板卡主要用于對(duì)多路RS485接口的設(shè)備進(jìn)行數(shù)據(jù) 交換。目前的RS485通信擴(kuò)展板不具備自檢功能，當(dāng)計(jì)算機(jī)與所連接的設(shè)備數(shù)據(jù)通信 終端時(shí)，需要人工檢測(cè)是RS485通信擴(kuò)展板卡損壞還是通信線路及所連接設(shè)備故障引起 的，這樣浪費(fèi)了工作人員的檢查和板卡測(cè)試時(shí)間。發(fā)明內(nèi)容[0004]針對(duì)現(xiàn)有板卡存在的問題，本實(shí)用新型通過UART芯片的RTS和DTR信號(hào)來控 制打開板內(nèi)一級(jí)和二級(jí)回環(huán)，分別測(cè)試CPLD、UART芯片或者RS485接口芯片內(nèi)側(cè)的電 路是否工作正常，從而判斷出故障是由于通信電纜，還是RS485通信擴(kuò)展板內(nèi)部主控芯 片，或者是板卡內(nèi)部RS485接口芯片引起的。從而可以快速定位故障，如果是板卡故障 引起的，可以實(shí)現(xiàn)部分芯片級(jí)的維修。降低通信系統(tǒng)維護(hù)和維修成本。[0005]本實(shí)用新型的具有雙回環(huán)自檢功能的PC104總線RS485板卡包括PC104接插 件、CPLD控制芯片、UART通信芯片、RS485接口芯片以及光電耦合器。[0006]UART通信芯片直接與PC104總線連接，UART中斷源選擇、DTR、RTS信號(hào)、 UART收發(fā)信號(hào)線、地址譯碼及RS485接口芯片通過CPLD控制芯片邏輯配置后相互連 接。[0007]當(dāng)計(jì)算機(jī)設(shè)置DTR信號(hào)后，CPLD控制芯片通過內(nèi)部邏輯接通UART通信芯片 的Tx和Rx信號(hào)，形成回環(huán)，從而可以測(cè)試CPLD控制芯片及UART通信芯片是否工作 正常。當(dāng)計(jì)算機(jī)設(shè)置RTS信號(hào)后，CPLD控制芯片則通過RS485接口芯片的功能接通 RS485接口芯片回環(huán)功能，以測(cè)試RS485接口芯片以內(nèi)的板卡功能是否正常。[0008]CPLD控制芯片通過內(nèi)部邏輯配置，實(shí)現(xiàn)RS485總線數(shù)據(jù)的自動(dòng)收發(fā)切換功能。[0009]本實(shí)用新型的具有雙回環(huán)自檢功能的PC104總線RS485板卡可以對(duì)采用PC104 架構(gòu)IO板卡開關(guān)量輸入輸出控制的工業(yè)系統(tǒng)提供一定的保護(hù)，并能在計(jì)算機(jī)軟件發(fā)生異 ?；蛩罊C(jī)時(shí)保證工業(yè)系統(tǒng)部分工作的能力，提高控制系統(tǒng)的可靠性。


[0010]圖1為本實(shí)用新型的PC104總線RS485板卡的原理框圖。[0011]圖2A-2D為本實(shí)用新型的PC104總線RS485板卡的電氣原理圖。[0012]圖3為本實(shí)用新型的PC104總線RS485板卡的實(shí)施例1中RS485接口芯片的收 發(fā)自動(dòng)切換的連線原理圖。[0013]圖4為本實(shí)用新型的PC104總線RS485板卡的實(shí)施例1的環(huán)回測(cè)試原理圖。[0014]圖5為本實(shí)用新型的PC104總線RS485板卡的實(shí)施例1的光電隔離原理圖。[0015]圖6為本實(shí)用新型的PC104總線RS485板卡的實(shí)施例1的地址譯碼VHDL流程圖。
具體實(shí)施方式
[0016]為了使本領(lǐng)域技術(shù)人員可以清楚地理解本實(shí)用新型，
以下結(jié)合附圖描述其具體 實(shí)施方式。[0017]本實(shí)用新型的具有雙回環(huán)自檢功能的PC104總線RS485板卡包括PC104接插 件、CPLD控制芯片、UART通信芯片、RS485接口芯片以及光電耦合器。[0018]UART通信芯片直接與PC104總線連接，UART中斷源選擇、DTR、RTS信號(hào)、 UART收發(fā)信號(hào)線、地址譯碼及RS485接口芯片通過CPLD控制芯片邏輯配置后相互連接。[0019]當(dāng)計(jì)算機(jī)設(shè)置DTR信號(hào)后，CPLD控制芯片通過內(nèi)部邏輯接通UART通信芯片 的Tx和Rx信號(hào)，形成回環(huán)，從而可以測(cè)試CPLD控制芯片及UART通信芯片是否工作 正常。當(dāng)計(jì)算機(jī)設(shè)置RTS信號(hào)后，CPLD控制芯片則通過RS485接口芯片的功能接通 RS485接口芯片回環(huán)功能，以測(cè)試RS485接口芯片以內(nèi)的板卡功能是否正常。[0020]CPLD控制芯片通過內(nèi)部邏輯配置，實(shí)現(xiàn)RS485總線數(shù)據(jù)的自動(dòng)收發(fā)切換功能。[0021]本實(shí)用新型通過兩片16C554四UART控制器，通過CPLD的控制，實(shí)現(xiàn)了八路 具有雙回環(huán)自檢功能，自動(dòng)收發(fā)切換及全光電隔離的RS485通信板卡。[0022]該P(yáng)C104總線RS485板卡的原理框圖如圖1所示，電氣原理圖如圖2A-2D所7J\ ο[0023](實(shí)施例1)[0024]1.PC104總線信號(hào)安排[0025]IOCHK* 懸空[0026]SDO SD8連接兩片TL16C554芯片的數(shù)據(jù)總線[0027]IOCHRDY通過上拉電阻連接到VCC，指示該卡已準(zhǔn)備好可以工作了[0028]AEN 連接到 CPLD[0029]SAO SA9 SAO SA2[0030]連接到TL16C5M的地址總線，SA3 SA9送給CPLD進(jìn)行地址譯碼，[0031]總尋址范圍為0x000 0x3FF。[0032]SAlO SA19 懸空[0033]RESET連接TL16C554的復(fù)位引腳及CPLD[0034]IRQ3, 4，5，6，7，9，10，11，12，15[0035]CPLD輸出的中斷通過跳線器后連接到其中一個(gè)中斷源上[0036]DRQ2, 3 懸空[0037]DACK2*，3* 懸空[0038]SRDY* 懸空[0039]KEY 懸空[0040]SMEMW* 懸空[0041]SM3MR* 懸空[0042]IOW* 連接到 TL16C554 的 IOW* 端[0043]IOR* 連接到 TL16C554 的 IOR* 端[0044]REFRESH* 懸空[0045]BCLK 連接到 CPLD[0046]TC 懸空[0047]OSC 懸空[0048]ISA擴(kuò)展槽中未使用的引腳全部懸空[0049]2.半雙工RS485收發(fā)自動(dòng)切換[0050]RS485 接 口 芯片使用 SN75LBC184。[0051]電路上DE、RE*引腳并聯(lián)在一起后由CPLD進(jìn)行控制并在UART無數(shù)據(jù)輸出的 時(shí)候DE、RE* = O始終處于接收狀態(tài)。CPLD隨時(shí)檢測(cè)D引腳上的信號(hào)，當(dāng)D引腳的 信號(hào)出現(xiàn)1 口 O的跳變時(shí)(可能是起始位也可能是數(shù)據(jù))說明有數(shù)據(jù)要送出此時(shí)CPLD立 即切換DE、RE* = 1并后開始計(jì)時(shí)，當(dāng)計(jì)時(shí)時(shí)間達(dá)到15us時(shí)CPLD再切換回DE、RE* =0狀態(tài)，從而完成收發(fā)自動(dòng)切換功能。其連線原理圖如圖3所示。[0052]因?yàn)樵摯诳ㄊ褂肞C104主板提供的8M系統(tǒng)時(shí)鐘(BCLK)進(jìn)行計(jì)時(shí)所以計(jì)時(shí)精 度可以達(dá)到125ns (1/8M = 125ns)自動(dòng)收發(fā)切換。[0053]用CPLD設(shè)計(jì)一個(gè)下降沿觸發(fā)的單穩(wěn)態(tài)觸發(fā)器，單穩(wěn)態(tài)觸發(fā)器的輸出直接接 RS485芯片的DE、RE*引腳，當(dāng)有數(shù)據(jù)輸出時(shí)單穩(wěn)態(tài)觸發(fā)器進(jìn)入暫態(tài)，此時(shí)RS485芯片 處于發(fā)狀態(tài)，當(dāng)數(shù)據(jù)發(fā)送完后單穩(wěn)態(tài)觸發(fā)器恢復(fù)穩(wěn)態(tài)，此時(shí)RS485處于接收狀態(tài)。[0054]3.回環(huán)測(cè)試[0055]環(huán)回由CPLD完成，環(huán)回的啟動(dòng)及撤消同樣使用UART閑置的DTR輸出信號(hào)來 控制，當(dāng)UART的DTR輸出=1時(shí)對(duì)應(yīng)的那一路就啟動(dòng)環(huán)回功能，此時(shí)CPLD從D接收 數(shù)據(jù)并直接發(fā)送到R端，反之DTR輸出=O時(shí)撤消環(huán)回。環(huán)回測(cè)試的原理如圖4所示。[0056]UART的收發(fā)線TXD、RXD都接入到CPLD，UART使用DTR信號(hào)來控制環(huán)回 的啟動(dòng)和停止(啟動(dòng)=1;停止=0)，當(dāng)DTR= 1時(shí)在CPLD內(nèi)部TXD直接送給RXD， 當(dāng) DTR = O 時(shí) TXD、RXD 連接到 RS485。[0057]4.光電隔離[0058]光電隔離放在RS485和UART間進(jìn)行隔離，其中RS485與光偶的電源不能與其 它元器件共用，必須分離開來，其原理圖如圖5所示。[0059]5.地址譯碼[0060]根據(jù)不同用戶及設(shè)備的要求UART的地址有可能要進(jìn)行改變，因此該串口設(shè)備 可以通過撥碼開關(guān)來設(shè)置8個(gè)UART的地址。[0061]ISA的SAO SA2已與TL16C554地址線直接相連，SA3 SA9連接到CPLD，CPLD根據(jù)撥碼開關(guān)的設(shè)置對(duì)SA3 SA9進(jìn)行譯碼，譯碼結(jié)果輸出CSO CS7 O片 TL16C554共8個(gè)CS)來控制每個(gè)UART的片選從而達(dá)到地址譯碼的目的，[0062]地址譯碼的最終目的是產(chǎn)生每個(gè)UART使用的CSx (χ = 0 7)信號(hào)，地址譯碼 為同步邏輯電路。[0063]DIP撥碼開關(guān)使用bitO bi7控制UART的基地址，基地址的增量為4，尋址空 間為OH 3FFPi，基地址計(jì)算公式如下[0064]多串口卡基地址=DIP數(shù)值*45[0065]例如當(dāng)前DIP設(shè)置值為OxOB，多串口卡的基地址為0x0B*4 = 0x2C?；刂吩O(shè) 定后其后連續(xù)的64個(gè)(8UART*8 = 64)地址都將被8個(gè)UART所占用。[0066]第一路UART (CSO)的地址譯碼的VHDL流程圖如圖6所示，其余的相同。[0067]本實(shí)用新型的具有雙回環(huán)自檢功能的PC104總線RS485板卡可以對(duì)采用PC104 架構(gòu)IO板卡開關(guān)量輸入輸出控制的工業(yè)系統(tǒng)提供一定的保護(hù)，并能在計(jì)算機(jī)軟件發(fā)生異 ?；蛩罊C(jī)時(shí)保證工業(yè)系統(tǒng)部分工作的能力，提高控制系統(tǒng)的可靠性。本實(shí)用新型設(shè)計(jì)的 板卡已成功應(yīng)用于某工程控制系統(tǒng)中。
權(quán)利要求1. 一種具有雙回環(huán)自檢功能的PC104總線RS485板卡，包括PC104接插件、CPLD 控制芯片、UART通信芯片、RS485接口芯片以及光電耦合器，其特征在于，所述UART通信芯片直接與所述PC104總線連接，UART中斷源選擇、DTR、RTS 信號(hào)、UART收發(fā)信號(hào)線、地址譯碼及RS485接口芯片通過所述CPLD控制芯片邏輯配置 后相互連接；當(dāng)計(jì)算機(jī)設(shè)置DTR信號(hào)后，所述CPLD控制芯片通過內(nèi)部邏輯接通UART的Tx和 Rx信號(hào)，形成回環(huán)，從而可以測(cè)試所述CPLD控制芯片及所述UART通信芯片是否工作 正常；當(dāng)計(jì)算機(jī)設(shè)置RTS信號(hào)后，所述CPLD控制芯片則通過所述RS485接口芯片的功 能接通所述RS485接口芯片回環(huán)功能，以測(cè)試所述RS485接口芯片以內(nèi)的板卡功能是否 正常；所述CPLD控制芯片通過內(nèi)部邏輯配置，實(shí)現(xiàn)RS485總線數(shù)據(jù)的自動(dòng)收發(fā)切換功能。
專利摘要本實(shí)用新型公開了一種具有雙回環(huán)自檢功能的PC104總線RS485板卡，其包括PC104接插件、CPLD控制芯片、UART通信芯片、RS485接口芯片以及光電耦合器。該P(yáng)C104總線RS485板卡可以對(duì)采用PC104架構(gòu)IO板卡開關(guān)量輸入輸出控制的工業(yè)系統(tǒng)提供一定的保護(hù)，并能在計(jì)算機(jī)軟件發(fā)生異?；蛩罊C(jī)時(shí)保證工業(yè)系統(tǒng)部分工作的能力，提高控制系統(tǒng)的可靠性。
文檔編號(hào)G06F11/16GK201804322SQ201020522940
公開日2011年4月20日 申請(qǐng)日期2010年9月9日 優(yōu)先權(quán)日2010年9月9日
發(fā)明者張軍, 李志秀, 陳 光 申請(qǐng)人:云南省計(jì)算機(jī)軟件技術(shù)開發(fā)研究中心