專利名稱：嵌入式主板測試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主板測試裝置，尤其涉及一種嵌入式主板測試裝置。
背景技術(shù)：
計算機(jī)等電子設(shè)備的主板在完成生產(chǎn)后，在出貨前一般都要對主板進(jìn)行功能測試。例如對主板的各種端口進(jìn)行功能測試。目前，在產(chǎn)線上進(jìn)行主板測試時，一般是采用計算機(jī)主機(jī)結(jié)合不同的測試設(shè)備對主板的不同功能單元的功能進(jìn)行測試。在測試時，一般是一個工站只能測試主板的一個功能，造成測試主機(jī)的資源浪費(fèi)。同時，現(xiàn)有的測試設(shè)備的體積一般較大，占用空間且不便于搬運(yùn)。

發(fā)明內(nèi)容
有鑒于此，有必要提供一種可完成電子設(shè)備的待測主板的多個功能測試并具有較小體積的嵌入式主板測試裝置。一種嵌入式主板測試裝置，用于對待測主板進(jìn)行功能測試，所述嵌入式主板測試裝置包括嵌入式處理器；數(shù)據(jù)交換模塊，電性連接至該嵌入式處理器，用于實現(xiàn)該嵌入式主板測試裝置與待測主板之間進(jìn)行測試指令及數(shù)據(jù)的傳送，該數(shù)據(jù)交換模塊包括實現(xiàn)串口通信的串口通信單元和/或?qū)崿F(xiàn)網(wǎng)絡(luò)通信的網(wǎng)絡(luò)通信單元；多路控制模塊，電性連接至所述嵌入式處理器，所述多路控制模塊用于對多個外部設(shè)備進(jìn)行控制，以輔助實現(xiàn)對待測主板的測試；環(huán)路測試模塊，電性連接至所述待測主板，所述環(huán)路測試模塊對所述待測主板的各種待測接口發(fā)送的數(shù)據(jù)提供反饋，以檢測所述待測接口是否功能正常；以及繼電器，電性連接至所述嵌入式處理器，所述繼電器用于控制所述待測主板的上下電。所述的嵌入式主板測試裝置通過采用嵌入式處理器來作為主要控制元件，相對于普通的計算機(jī)采用的中央處理器而言，具有體積小、功耗低等優(yōu)點；同時，通過數(shù)據(jù)交換模塊、多路控制模塊、環(huán)路檢測模塊以及繼電器等與所述嵌入式處理器集成于一起，使得所述嵌入式主板測試裝置可完成主板的多個功能測試并具有較小的體積。


圖I是本發(fā)明較佳實施方式的嵌入式主板測試裝置的功能模塊圖。主要元件符號說明嵌入式主板測試裝置100嵌入式處理器10I2C 接口11
SPI 接口13
數(shù)據(jù)交換模塊20
串口通信單元21
網(wǎng)絡(luò)通信單元23
網(wǎng)卡芯片231
網(wǎng)卡接口233
多路控制模塊30
環(huán)路檢測模塊40
USB環(huán)路測試接口41
并口環(huán)路測試接口42
串口環(huán)路測試接口43
音頻環(huán)路測試接口44
繼電器50
開關(guān)51
線圈53
顯示模塊60
液晶顯示器61
顯示驅(qū)動芯片63
電源模塊70
待測主板200
具體實施例方式請參閱圖1，本發(fā)明所述的嵌入式主板測試裝置100用于對計算機(jī)等電子設(shè)備的待測主板200的多個功能模塊進(jìn)行功能測試。本發(fā)明較佳實施方式的嵌入式主板測試裝置100包括嵌入式處理器10、數(shù)據(jù)交換模塊20、多路控制模塊30、環(huán)路檢測模塊40、繼電器 50、顯示模塊60及電源模塊70。所述電源模塊70可提供所述嵌入式主板測試裝置100所需的多種不同大小的電源電壓。所述嵌入式處理器10分別電性連接至所述數(shù)據(jù)交換模塊20、多路控制模塊30、繼電器50及顯示模塊60，以對上述各功能模塊進(jìn)行控制。在本較佳實施方式中，所述嵌入式處理器10為ARM (Advanced RISC Machines)處理器。所述嵌入式處理器10包括內(nèi)部集成電路(Inter-Integrated Circuit, I2C)接口 11 及串行外設(shè)接口 (Serial Peripheral Interface，SPI) 13。所述I2C接口 11與待測主板200上具有I2C接口的器件相連接，以通過I2C協(xié)議傳輸I2C格式的數(shù)據(jù)。所述SPI接口 13與待測主板200上具有SPI接口的器件相連接，以通過SPI協(xié)議傳輸SPI格式的數(shù)據(jù)。所述數(shù)據(jù)交換模塊20用于實現(xiàn)該嵌入式主板測試裝置100與待測主板200之間進(jìn)行測試指令及數(shù)據(jù)的傳送。該數(shù)據(jù)交換模塊20包括串口通信單元21及網(wǎng)絡(luò)通信單元 23。所述串口通信單元21為電性連接至所述嵌入式處理器10的通用異步接收/發(fā)送裝置 (Universal Asynchronous Receiver/Transmitter, UART)。所述串口通信單兀 21 用于實現(xiàn)所述嵌入式主板測試裝置100與待測主板200之間的串行數(shù)據(jù)通信。所述網(wǎng)絡(luò)通信單元23用于實現(xiàn)該嵌入式主板測試裝置100與待測主板200之間通過局域網(wǎng)進(jìn)行通信。該網(wǎng)絡(luò)通信單元23包括電性連接至嵌入式處理器10的網(wǎng)卡芯片231及連接至該網(wǎng)卡芯片231 的網(wǎng)卡接口 233。在本較佳實施方式中，所述網(wǎng)卡芯片231為DM9000 ;所述網(wǎng)卡接口 233為 RJ-45 接口。所述多路控制模塊30用于實現(xiàn)所述嵌入式處理器10對多個外部設(shè)備進(jìn)行控制， 以輔助實現(xiàn)對待測主板200的測試。例如，所述嵌入式處理器10可以通過所述多路控制模塊30來控制待測主板200的上下電以及驅(qū)動定位所述待測主板200的夾具、氣缸運(yùn)動等。 所述多路控制模塊30可以為復(fù)雜可編程邏輯器件(Complex Programmable Logic Device, CPLD)芯片或者集成數(shù)字輸入輸出(Data Input Output, DIO)板卡。例如，當(dāng)所述多路控制模塊30為CPLD芯片時，所述CPLD芯片本身具有多個DIO引腳，當(dāng)有多個被控外部設(shè)備時，所述多個被控外部設(shè)備分別與所述多個DIO引腳相電性連接，所述嵌入式處理器10即可通過發(fā)送控制指令至該CPLD芯片，來控制該多個DIO引腳上的電平高低變化，從而分別實現(xiàn)對多個被控外部設(shè)備的控制。所述環(huán)路檢測模塊40用于對所述待測主板200的U SB接口、并口、串口以及音頻接口等各種接口進(jìn)行測試。在對所述待測主板200的各種接口進(jìn)行測試時，所述環(huán)路檢測模塊40對所述待測主板200的各種待測接口發(fā)送的數(shù)據(jù)提供反饋，以檢測所述待測接口是否功能正常。所述環(huán)路檢測模塊40包括USB環(huán)路測試接口 41、并口環(huán)路測試接口 42、串口環(huán)路測試接口 43以及音頻環(huán)路測試接口 44。所述USB環(huán)路測試接口 41、并口環(huán)路測試接口 42、串口環(huán)路測試接口 43以及音頻環(huán)路測試接口 44分別與所述待測主板200的USB接口、串口、并口以及音頻接口對應(yīng)連接。當(dāng)對待測主板200的USB接口進(jìn)行測試時，所述嵌入式處理器10首先通過所述數(shù)據(jù)交換模塊20的UART或者網(wǎng)卡接口 233發(fā)送測試指令至所述待測主板200，所述待測主板200則通過其待測USB接口發(fā)送一組測試數(shù)據(jù)至所述USB環(huán)路測試接口 41，所述USB環(huán)路測試接口 41隨即返回一組數(shù)據(jù)至所述待測主板200的待測USB接口，所述待測主板200 即可判斷該待測USB接口是否功能正常，同時將測試結(jié)果通過數(shù)據(jù)交換模塊20返回給所述嵌入式處理器10。如此，該環(huán)路檢測模塊40通過使用USB環(huán)路測試接口 41即可代替現(xiàn)有測試方式中采用的USB設(shè)備，如U盤等對待測主板200的待測USB接口進(jìn)行測試。此外，對所述待測主板200的串口、并口以及音頻接口的測試過程及測試原理與所述待測USB接口的測試過程及原理相同，在此不再贅述。所述繼電器50用于控制所述待測主板200的上下電。所述繼電器50包括開關(guān)51 及電性連接至嵌入式處理器10的線圈53。所述開關(guān)51 —端電性連接至電源模塊70，另一端電性連接至所述待測主板200的電源輸入端。當(dāng)該嵌入式主板測試裝置100對所述待測主板200進(jìn)行測試時，所述嵌入式處理器10控制該線圈53上電并使得該開關(guān)51閉合，此時該電源模塊70為所述待測主板200供電。當(dāng)完成測試后，所述嵌入式處理器10控制該線圈53下電并使得該開關(guān)51斷開，此時該電源模塊70即停止為所述待測主板200供電。所述顯示模塊60包括液晶顯示器61及顯示驅(qū)動芯片63。在本較佳實施方式中， 所述液晶顯示器61為字符型液晶顯示器。所述液晶顯示器61通過所述顯示驅(qū)動芯片63 電性連接至所述嵌入式處理器10。所述液晶顯示器61用于顯示測試狀態(tài)等信息。所述顯示驅(qū)動芯片63用于增強(qiáng)輸入至該液晶顯示器61的驅(qū)動電流及驅(qū)動信號，以使該液晶顯示器61獲得較好的顯示效果。所述的嵌入式主板測試裝置100通過采用嵌入式處理器10來作為主要控制元件， 相對于普通的計算機(jī)采用的中央處理器而言，具有體積小、功耗低等優(yōu)點；同時，通過數(shù)據(jù)交換模塊20、多路控制模塊30、環(huán)路檢測模塊40以及顯示模塊60等與所述嵌入式處理器 10集成于一起，使得所述嵌入式主板測試裝置100可完成主板的多個功能測試并具有較小的體積。
權(quán)利要求
1.一種嵌入式主板測試裝置，用于對待測主板進(jìn)行功能測試，其特征在于，所述嵌入式主板測試裝置包括嵌入式處理器；數(shù)據(jù)交換模塊，電性連接至該嵌入式處理器，用于實現(xiàn)該嵌入式主板測試裝置與待測主板之間進(jìn)行測試指令及數(shù)據(jù)的傳送，該數(shù)據(jù)交換模塊包括實現(xiàn)串口通信的串口通信單元和/或?qū)崿F(xiàn)網(wǎng)絡(luò)通信的網(wǎng)絡(luò)通信單元；多路控制模塊，電性連接至所述嵌入式處理器，所述多路控制模塊用于對多個外部設(shè)備進(jìn)行控制，以輔助實現(xiàn)對待測主板的測試；環(huán)路測試模塊，電性連接至所述待測主板，所述環(huán)路測試模塊對所述待測主板的各種待測接口發(fā)送的數(shù)據(jù)提供反饋，以檢測所述待測接口是否功能正常；以及繼電器，電性連接至所述嵌入式處理器，所述繼電器用于控制所述待測主板的上下電。
2.如權(quán)利要求I所述的嵌入式主板測試裝置，其特征在于所述嵌入式處理器包括I2C 接口及SPI接口，所述I2C接口與待測主板上具有I2C接口的器件相連接，以通過I2C協(xié)議傳輸數(shù)據(jù)進(jìn)行測試；所述SPI接口與待測主板上具有SPI接口的器件相連接，以通過SPI協(xié)議傳輸數(shù)據(jù)進(jìn)行測試。
3.如權(quán)利要求I所述的嵌入式主板測試裝置，其特征在于所述多路控制模塊為CPLD 芯片，該CPLD通過其DIO引腳分別與所述個外部設(shè)備相電性連接，所述嵌入式處理器通過發(fā)送控制指令至該CPLD芯片，來控制該多個DIO引腳上的電平高低變化，從而分別實現(xiàn)對多個被控外部設(shè)備的控制。
4.如權(quán)利要求I所述的嵌入式主板測試裝置，其特征在于所述多路控制模塊為集成 DIO板卡。
5.如權(quán)利要求I所述的嵌入式主板測試裝置，其特征在于所述環(huán)路檢測模塊包括USB 環(huán)路測試接口、并口環(huán)路測試接口、串口環(huán)路測試接口以及音頻環(huán)路測試接口中的一個或多個；所述USB環(huán)路測試接口、并口環(huán)路測試接口、串口環(huán)路測試接口以及音頻環(huán)路測試接口分別與所述待測主板的USB接口、串口、并口以及音頻接口對應(yīng)連接。
6.如權(quán)利要求I所述的嵌入式主板測試裝置，其特征在于所述嵌入式主板測試裝置還包括電源模塊，所述電源模塊提供所述嵌入式主板測試裝置所需的多種不同大小的電源電壓。
7.如權(quán)利要求6所述的嵌入式主板測試裝置，其特征在于所述繼電器包括開關(guān)及線圈，所述開關(guān)一端電性連接至所述電源模塊，另一端電性連接至所述待測主板的電源輸入端；所述嵌入式處理器控制該線圈上電或下電并使得該開關(guān)相應(yīng)閉合或斷開，以使該電源模塊為所述待測主板供電或停止供電。
8.如權(quán)利要求I所述的嵌入式主板測試裝置，其特征在于所述嵌入式主板測試裝置還包括液晶顯示器及顯示驅(qū)動芯片，所述液晶顯示器通過所述顯示驅(qū)動芯片電性連接至所述嵌入式處理器；所述顯示驅(qū)動芯片用于增強(qiáng)輸入至該液晶顯示器的驅(qū)動電流及驅(qū)動信號。
全文摘要
一種嵌入式主板測試裝置，用于對待測主板進(jìn)行功能測試，所述嵌入式主板測試裝置包括嵌入式處理器、數(shù)據(jù)交換模塊、多路控制模塊、環(huán)路測試模塊及繼電器，所述數(shù)據(jù)交換模塊用于實現(xiàn)該嵌入式主板測試裝置與待測主板之間進(jìn)行測試指令及數(shù)據(jù)的傳送；所述多路控制模塊用于對多個外部設(shè)備進(jìn)行控制，以輔助實現(xiàn)對待測主板的測試；所述環(huán)路測試模塊對所述待測主板的各種待測接口發(fā)送的數(shù)據(jù)提供反饋，以檢測所述待測接口是否功能正常；所述繼電器用于控制所述待測主板的上下電。本發(fā)明所述的嵌入式主板測試裝置可完成主板的多個功能測試并具有較小體積。
文檔編號G06F11/22GK102609339SQ201110021319
公開日2012年7月25日 申請日期2011年1月19日 優(yōu)先權(quán)日2011年1月19日
發(fā)明者張萬宏, 朱鴻儒 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司