專利名稱：一種真隨機數(shù)產(chǎn)生方法及裝置的制作方法
技術領域：
本發(fā)明屬于隨機信號源技術領域，尤其涉及一種真隨機數(shù)產(chǎn)生的裝置及方法。
背景技術：
隨機數(shù)在雷達系統(tǒng)、保密通信系統(tǒng)，仿真模擬等領域有著廣泛的應用。隨機數(shù)的產(chǎn)生，目前文獻報道主要有三種方法，一是通過確定的算法產(chǎn)生隨機數(shù)，這種方法產(chǎn)生的隨機數(shù)稱為偽隨機數(shù)，并不是真正的隨計數(shù)，因為這種方式產(chǎn)生的隨計數(shù)，完全由的數(shù)學算法和起始輸入?yún)?shù)確定，是可以預測的。一旦這種確定的數(shù)學算法和輸入?yún)?shù)被破解，就喪失了保密通信的安全，因此應用范圍受到限制。二是利用物理噪聲和它輸出的不確定性產(chǎn)生隨機信號。例如根據(jù)噪聲電壓大于或小于某一給定的數(shù)值，給出相應的數(shù)字量。因為這種噪聲有高度的隨機性，產(chǎn)生的信號為真隨機信號。但這種方法產(chǎn)生的隨機數(shù)的速率較慢且不可調，其次由于噪聲容易受外界干擾，因此裝置的穩(wěn)定性較差。三是利用量子系統(tǒng)中內在的隨機性產(chǎn)生隨機數(shù)，特別是光的量子性的原理。如目前已有文獻報道采用50/50的分速器， 將光子序列分成兩束，然后兩個探測器分辨別接收。一個光子只能隨機的走一條路徑，將一條路徑被定義為“1”，另一條路徑被定義為“0”，從而產(chǎn)生隨機數(shù)。這種雖然可以產(chǎn)生隨機性非常好的隨機數(shù)，但是光子經(jīng)過兩條不同的路徑，采用兩個探測器，這就存在兩條路徑的探測效率很難做到一致，隨機數(shù)中“1”的可能性和“0”的可能性也很難做到相等；同時采用兩個探測器，也提高了成本。

發(fā)明內容
本發(fā)明針對隨機數(shù)的產(chǎn)生的問題，提出一種真隨機數(shù)的產(chǎn)生裝置與方法，其解決現(xiàn)有的隨機數(shù)產(chǎn)生的隨機性大，速度慢以及隨機數(shù)穩(wěn)定性差的技術問題。本發(fā)明的技術解決方案一種真隨機數(shù)產(chǎn)生方法，其特殊之處在于包括以下步驟1產(chǎn)生單光子定時脈沖信號1. 1產(chǎn)生一系列離散的隨機的光子序列組裝單光子隨機脈沖源，所述單光子隨機脈沖源包括沿著光路依次放置的單光子源、單光子探測器、前置放大器以及恒比定時器，所述單光子源包括光源、多塊衰減片以及可調光闌，光源發(fā)出的光經(jīng)多塊衰減片和可調光闌輸出一系列離散的隨機的光子序列的入射光；1. 2產(chǎn)生單光子隨機脈沖序列入射光入射到到單光子探測器產(chǎn)生單光子隨機脈沖序列；1. 3產(chǎn)生單光子定時脈沖信號單光子脈沖序列依次經(jīng)過前置放大器和恒比鑒別器(CFD)后，產(chǎn)生單光子定時脈沖信號，依次標識為(1，2，3，…，N，…)，N為自然數(shù)且大于等于1 ；2隨機位的產(chǎn)生
2. 1連續(xù)測量單光子定時脈沖間的時間間隔，并存儲到多位FIFO 當控制器在收到第N個單光子定時脈沖信號的上升沿始時，觸發(fā)計數(shù)器復位為零，同時開始對輸入的高頻時鐘信號進行計數(shù)；當控制器收到第N+1個單光子定時脈沖信號的上升沿時，控制器控制計數(shù)器中的計數(shù)值存入多位FIFO存儲器中，即為第N個時間間隔；當控制器在收到第N+1個單光子定時脈沖信號的上升沿始時，控制器觸發(fā)計數(shù)器復位為零，同時開始對輸入的高頻時鐘信號進行計數(shù)；當控制器收到第N+2個單光子定時脈沖信號的上升沿時，控制器控制計數(shù)器中的計數(shù)值存入多位FIFO存儲器中，即為第N+1個時間間隔；WN=I開始，重復上述過程，直至多位FIFO滿；2. 2從N = 1開始，采用兩個寄存器的切換的方法，連續(xù)比較相鄰的兩個時間間隔如果多位FIFO存儲器中存有數(shù)據(jù)，控制器控制第二寄存器讀取第一寄存器的值， 然后第一寄存器讀取多位FIFO中的值；由于多位FIFO存儲器為先進先出存儲器，因此第一寄存器中的值為第N+1個時間間隔，第二寄存器中的值為第N個時間間隔；控制器控制比較器比較第一寄存器和第二寄存器中所存儲的時間間隔，如果第一寄存器中的時間間隔大于第二寄存器中時間間隔，則比較器輸出“1”， 并輸出有效輸出信號；如果第一寄存器中的時間間隔小于第二寄存器中的時間間隔，則比較器輸出“0”， 并輸出有效輸出信號；如果第一寄存器中的時間間隔等于第二寄存器中的時間間隔，則比較器輸出無效輸出信號；重復上述過程，直至多位FIFO空；2. 3比較器輸出的隨機位“1”或“0”存儲到1位FIFO 若1位FIFO未滿，且控制器收到比較器輸出的輸出有效信號，則在控制器的控制下，將比較器輸出的“1”或“0”存儲到1位FIFO，若控制器收到比較器輸出的無效輸出信號，則不進行存儲操作；3連續(xù)輸出隨機位將存儲在1位FIFO存儲器中的隨機位存儲到計算機中或直接輸出，直到1位FIFO空。上述的單光子探測器為基于微通道板的單光子探測器、光電倍增管PMT或雪崩光電二級管APD。所述基于微通道板的單光子探測器包括管殼，設置在管殼入口的入射窗、設置在管殼出口的陶瓷基底以及設置在管殼腔內的級聯(lián)微通道板，入射窗出口側設置有光電陰極，陶瓷基底入射側設置有半導體感應涂層，陶瓷基底出射側依次設置有陽極和陽極基底。 半導體感應涂層為鍺層或硅層。上述光源為發(fā)光二激光、半導體激光器、汞燈或氘燈。一種真隨機數(shù)產(chǎn)生的裝置，包括單光子隨機脈沖源、時鐘單元、基于FPGA的隨機位提取模塊以及計算機組成，所述單光子隨機脈沖源用于產(chǎn)生單光子定時脈沖信號；所述時鐘單元用于產(chǎn)生高頻時鐘信號；所述基于FPGA的隨機位提取模塊用于接收單光子定時脈沖信號和高頻時鐘信號并進行隨機位的提取、將提取的隨機位輸出至計算機；所述基于FPGA的隨機位提取模塊包括控制器、計數(shù)器、多位FIFO存儲器、緩存單元、比較器、1位FIFO存儲器以及通信接口控制模塊。所述緩存單元包括第一寄存器和第二寄存器；所述計數(shù)器用于以高頻時鐘信號作為計數(shù)對象，測量單光子定時脈沖信號中相鄰兩個脈沖信號的時間間隔，并由控制器控制存入多位FIFO存儲器；所述多位FIFO用于連續(xù)存儲相鄰兩個脈沖信號的時間間隔；所述第一寄存器用于在控制器的控制下從多位FIFO存儲器中讀取1個時間間隔， 所述第二寄存器用于在控制器的控制下從第一寄存器中讀取1個時間間隔；所述比較器用于將第一寄存器和第二寄存器中的時間間隔進行比較輸出隨機位；所述1位FIFO用于在控制器的控制下，存儲比較器輸出的隨機位；所述控制器與單光子隨機脈沖源和時鐘單元分別相連，所述1位FIFO存儲器與計算機相連。上述的單光子隨機脈沖源，包括沿著光路依次放置的單光子源、單光子探測器、前置放大器以及恒比定時器，所述單光子源包括光源、多塊衰減片以及可調光闌。上述的單光子探測器為基于MCP的單光子探測器、光電倍增管PMT、雪崩光電二級管 APD。上述光源為發(fā)光二激管、半導體激光器、汞燈或氘燈。本發(fā)明所具有的優(yōu)點1、隨機性好。本發(fā)明產(chǎn)生隨機數(shù)原理是基量子系統(tǒng)在內的隨機性，采用單光子脈沖隨機序列時間間隔大小的比較來產(chǎn)生隨機數(shù)，因此保證了所產(chǎn)生隨機數(shù)的絕對的隨機性，是一種真隨機數(shù)。2、產(chǎn)生的隨機數(shù)“1”和“0”的概率相等。由光子序列中相鄰兩個光子的時間間隔是隨機且相互獨立，所以tn > tn+1和tn < tn+1概率相等，因此隨機位的輸出“1”和“0”的
概率相等。3、循環(huán)，連續(xù)，無限，高速的隨機位提取方法。采用多位FIFO存儲器和1位FIFO存儲器來分別緩沖計數(shù)值和比較器產(chǎn)生的隨機位，從而實現(xiàn)了單光子脈沖時間間隔的測量， 時間間隔的比較和隨機位的輸出工作在并行方式，因此隨機位的提取可以循環(huán)，連續(xù)，無限的進行，而且具有非常高的處理速度。4、采用FPGA來實現(xiàn)隨機位的提取，具有非常高的靈活性。一是由于FPGA的可編程性，很容易實現(xiàn)多通道隨機位的提取和多路隨機位的同步輸出。二是由于FPGA輸出的邏輯可以選擇，電平可以選擇，因此采用FPGA來實現(xiàn)隨機位的提取，具有非常高的接口靈活性。5、成本低，本發(fā)明只采用一個單光子探測器，隨機位的提取采用FPGA來實現(xiàn)，因此極大地減小了真隨機源的成本。
6、穩(wěn)定好且速率可調，所述的單光子隨機脈沖源，由光源，多塊衰減片，可調光闌， 和單光子探測器，前置放大器和恒比定時器組成，能產(chǎn)生穩(wěn)定的單光子隨機脈沖，因此隨機數(shù)的產(chǎn)生有很高的穩(wěn)定性。因此通過減光片的數(shù)量和可調光闌來調節(jié)入射光強，可以調節(jié)隨機數(shù)的產(chǎn)生速率。


圖1為本發(fā)明一種隨機數(shù)的產(chǎn)生裝置圖；圖2產(chǎn)生單光子隨機脈沖源的裝置圖；圖3基于的MCP單光子探測器；圖4基于FPGA隨機位的提取原理功能圖；圖5為本發(fā)明隨機數(shù)產(chǎn)生的時序圖；其中附圖標記為1-入射窗，2-光電陰極，3-級聯(lián)微通道板，4-鍺層，5-陶瓷基底，6-陽極，7-陽極基底。
具體實施例方式本發(fā)明提出一種隨機數(shù)的產(chǎn)生裝置，如圖1所示，包括單光子隨機脈沖源，時鐘， 基于FPGA的隨機位提取模塊，計算機通信接口和計算機組成。所述的單光子隨機脈沖源，如圖2所示，由光源，多塊衰減片，光闌，和單光子探測器，前置放大器和恒比定時器(CFD)組成。所述的單光子探測器為基于MCP的單光子探測器，如圖3所示，由入射窗，光電陰極，級聯(lián)MCP，鍺層，陶瓷基底，陽極和陽極基底組成，由于基于MCP的單光子探測器具有面陣結構，因此通過可調光闌可調節(jié)入射光入射在探測器上的面積，從而調節(jié)隨機位的產(chǎn)生速率。通過搭建單光子隨機脈沖源，產(chǎn)生單光子隨機脈沖序列。所述的基于FPGA的隨機位提取模塊，如圖4所是由控制器，計數(shù)器，多位FIFO存儲器，緩存1，緩存2，比較器和1位FIFO存儲器，通信接口控制模塊組成。FPGA是現(xiàn)場可編程邏輯器件，利用硬件描述語言(如VHDL，Verilog)來設計的邏輯功能。通過相應的綜合軟件生成設計文件，設計文件下載配置到FPGA芯片來實現(xiàn)各功能模塊和連線。采用對高頻時鐘計數(shù)的方法，連續(xù)測量出單光子隨機脈沖序列中相鄰兩個脈沖的時間間隔(t1; t2，t3, ... , tn，tn+1，...)并存入多位FIFO存儲器，寄存器1和寄存器2分別讀取tn和tn+1到比較器進行比較，如果tn > tn+1，對應的隨機位輸出“ 1 ”，如果tn < tn+1則對應的隨機位輸出“0”，并將隨機位存入1位FIFO。最后將1位FIFO中的隨機數(shù)直接輸出或輸出的計算機通信接口。相鄰的兩個時間間隔(tn，tn+1)，n = 1,2,3,...可以被看成一系列隨機事件，由于單光子序列中相鄰兩個光子的時間間隔(t1; t2，t3，. . .，tn，tn+1，...)服從泊松分布，即光子序列中相鄰兩個光子的時間間隔是隨機且相互獨立，因此隨機位的輸出“1”還是“0”是隨機的，且由于tn > tn+1和tn < tn+1概率相等，因此隨機位的輸出“1”和“0”的概率相等。本發(fā)明提供一種產(chǎn)生隨機數(shù)的方法，具體步驟如下
1、產(chǎn)生單光子隨機脈沖源1. 1組裝可調簡易單光子源。單光子源由光源，多塊衰減片和光闌組成。光源發(fā)出光經(jīng)過多塊衰減片和光闌進行衰減至非常微弱，呈單光子狀態(tài)，保證單光子探測器工作在光子計數(shù)模式下。光源可以采用發(fā)光二激光，半導體激光器，汞燈和氘燈等。1.2產(chǎn)生單光子脈沖序列。在入射光非常微弱時，入射光可以看作一系列離散的隨機的光子序列，入射單光子透過探測器入射窗，經(jīng)光電陰極光電轉換，以一定的量子效率產(chǎn)生光電子，光電子經(jīng)過級聯(lián)微通道板(MCP)倍增后形成電子云團。電子云團被鍺層接收后， 陽極表面將產(chǎn)生感應電荷。陽極輸出所感應電荷為單光子脈沖。當探測到的一個光子時， 單光子探測器輸出一個單光子脈沖，每個脈沖代表探測到一個光子。因此探測器輸出一系列單光子脈沖，入射光越強，單位時間內輸出的脈沖數(shù)就多，因此通過減光片的數(shù)量和可調光闌來調節(jié)入射光強，可以調節(jié)隨機數(shù)的產(chǎn)生速率。探測器除了用基于微通道板的單光子探測器外，還可以采用如光電倍增管(PMT)、 雪崩光電二級管(APD)等單光子探測器。1. 3產(chǎn)生單光子定時脈沖信號。由于探測器直接輸出的電子脈沖幅度非常小，因此采用前置放大器將探測器輸出信號放大，然后進入恒比鑒別器CFD，恒比鑒別器CFD的作用是選擇在電子脈沖上的某處作為定時點，產(chǎn)生數(shù)字方波脈沖。該方波脈沖作為單光子定時脈沖信號，其上升沿代表光子到達的時間。由于單光子脈沖的隨機性，所以產(chǎn)生光子定時脈沖信號也是隨機的，脈沖的電平與FPGA的電平匹配。恒比鑒別器CFD在脈沖幅度比值恒定時觸發(fā)，避免了探測器直接輸出電子脈沖幅度抖動引起的時間測量誤差。2、基于FPGA的隨機位的提取2. 1連續(xù)測量單光子脈沖的時間間隔(t1; t2，t3，. . .，tn，tn+1，...)步驟一產(chǎn)生的單光子定時脈沖信號和外部時鐘信號，輸入FPGA隨機位提取模塊。 控制器在收到第一個單光子定時脈沖的上升沿始時，觸發(fā)計數(shù)器復位為零，并開始對輸入的時鐘信號進行計數(shù)，當收到第二個單光子定時脈沖上升沿時，控制器把計數(shù)器中的計數(shù)值存入多位先進先出(FIFO)存儲器中，并同時對計數(shù)器進行復位為零，重新開始計數(shù)。當收到第三個單光子定時脈沖上升沿時，控制器又把計數(shù)器中的計數(shù)值存入多位先進先出 (FIFO)存儲器中，并同時對計數(shù)器進行復位為零，重新開始計數(shù)。在后續(xù)單光子定時脈沖到達時，不斷地重復上述過程，存儲器以先進先出的方式， 連續(xù)存儲多個計數(shù)值，直到多位先進先出(FIFO)存儲器滿，這些計數(shù)值是單光子定時脈沖間隔內時鐘信號周期數(shù)，因此存入先進先出FIFO存儲器的計數(shù)值代表了相鄰兩個單光子脈沖的時間間隔。2. 2比較相鄰的兩個時間間隔(tn，tn+1)并產(chǎn)生隨機位。如果多位FIFO中存有數(shù)據(jù)，即多位FIFO非空，控制器把寄存器1的值存到寄存器 2，同時把FIFO存儲器中的一個計數(shù)值存到寄存器1，比較器比較寄存器1和寄存器2中的值，若寄存器1中的值大于寄存器2的值，則比較器輸出1，并給出輸出有效信號。若寄存器 1中的值小于寄存器2的值，比較器輸出0，并給出輸出有效信號；若寄存器1中的值等于寄存器2中的值，則不輸出。并給出輸出無效信號。重復上述過程，直到多位FIFO為空。2. 3緩存隨機位到1位先進先出(FIFO)存儲器在每收到比較器輸出有效信號，控制器把比較器輸出的值按順序存入1位FIFO存儲器，直至1位FIFO滿。3、輸出隨機位為了使用方便和功能擴張，采用兩種輸出方式一是若1位FIFO非空，在時鐘的驅動下，從1位FIFO存儲器直接輸出隨機脈沖序列，直至1位FIFO空。二是若1位FIFO非空，通過計算機通信接口，將隨機數(shù)存儲到計算機，直至1位 FIFO 空。由于了采用多位FIFO存儲器和1位FIFO存儲器來分別緩沖計數(shù)值和比較器產(chǎn)生的隨機位，因此單光子脈沖時間間隔的測量，時間間隔的比較和隨機位的輸出工作在并行方式，因此上述隨機位的提取可以循環(huán)，連續(xù)，無限的進行，而且具有非常高的處理速度。由于本發(fā)明采用FPGA來實現(xiàn)隨機位的提取，具有非常高的靈活性。一是由于FPGA 的可編程性，很容易實現(xiàn)多通道隨機位的提取和多路隨機位的同步輸出。二是由于FPGA輸出的邏輯可以選擇，電平可以選擇，具有非常高的接口靈活性。
權利要求
1. 一種真隨機數(shù)產(chǎn)生方法，其特征在于包括以下步驟1產(chǎn)生單光子定時脈沖信號1. 1產(chǎn)生一系列離散的隨機的光子序列組裝單光子隨機脈沖源，所述單光子隨機脈沖源包括沿著光路依次放置的單光子源、 單光子探測器、前置放大器以及恒比定時器，所述單光子源包括光源、多塊衰減片以及可調光闌，光源發(fā)出的光經(jīng)多塊衰減片和可調光闌輸出一系列離散的隨機的光子序列的入射光；1.2產(chǎn)生單光子隨機脈沖序列入射光入射到到單光子探測器產(chǎn)生單光子隨機脈沖序列； 1.3產(chǎn)生單光子定時脈沖信號單光子脈沖序列依次經(jīng)過前置放大器和恒比鑒別器CFD后，產(chǎn)生單光子定時脈沖信號，依次標識為(1，2，3，…，N，…)，N為自然數(shù)且大于等于1; 2隨機位的產(chǎn)生
2.1連續(xù)測量單光子定時脈沖間的時間間隔，并存儲到多位FIFO 當控制器在收到第N個單光子定時脈沖信號的上升沿始時，觸發(fā)計數(shù)器復位為零，同時開始對輸入的高頻時鐘信號進行計數(shù)；當控制器收到第N+1個單光子定時脈沖信號的上升沿時，控制器控制計數(shù)器中的計數(shù)值存入多位FIFO存儲器中，即為第N個時間間隔；當控制器在收到第N+1個單光子定時脈沖信號的上升沿始時，控制器觸發(fā)計數(shù)器復位為零，同時開始對輸入的高頻時鐘信號進行計數(shù)；當控制器收到第N+2個單光子定時脈沖信號的上升沿時，控制器控制計數(shù)器中的計數(shù)值存入多位FIFO存儲器中，即為第N+1個時間間隔； 從N = 1開始，重復上述過程，直至多位FIFO滿；2.2從N= 1開始，采用兩個寄存器的切換的方法，連續(xù)比較相鄰的兩個時間間隔 如果多位FIFO存儲器中存有數(shù)據(jù)，控制器控制第二寄存器讀取第一寄存器的值，然后第一寄存器讀取多位FIFO中的值；控制器控制比較器比較第一寄存器和第二寄存器中所存儲的時間間隔， 如果第一寄存器中的時間間隔大于第二寄存器中時間間隔，則比較器輸出“1”，并輸出有效輸出信號；如果第一寄存器中的時間間隔小于第二寄存器中的時間間隔，則比較器輸出“0”，并輸出有效輸出信號；如果第一寄存器中的時間間隔等于第二寄存器中的時間間隔，則比較器輸出無效輸出信號；重復上述過程，直至多位FIFO空；2. 3比較器輸出的隨機位“1”或“0”存儲到1位FIFO 若1位FIFO未滿，且控制器收到比較器輸出的輸出有效信號，則在控制器的控制下，將比較器輸出的“ 1”或“0”存儲到1位FIFO，若控制器收到比較器輸出的無效輸出信號，則不進行存儲操作；3連續(xù)輸出隨機位將存儲在1位FIFO存儲器中的隨機位存儲到計算機中或直接輸出，直到1位FIFO空。2.根據(jù)權利要求1所述的真隨機數(shù)產(chǎn)生方法，其特征在于所述的單光子探測器為基于微通道板的單光子探測器，所述基于微通道板的單光子探測器包括管殼，設置在管殼入口的入射窗、設置在管殼出口的陶瓷基底以及設置在管殼腔內的級聯(lián)微通道板，所述入射窗出口側設置有光電陰極，所述陶瓷基底入射側設置有半導體感應涂層，所述陶瓷基底出射側依次設置有陽極和陽極基底。
3.根據(jù)權利要求書2所述的真隨機數(shù)產(chǎn)生方法，其特征在于所述半導體感應涂層為鍺層或硅層。
4.根據(jù)權利要求1所述的真隨機數(shù)產(chǎn)生方法，其特征在于所述的單光子探測器為光電倍增管PMT或雪崩光電二級管APD。
5.根據(jù)權利要求1或2或3或4所述的真隨機數(shù)產(chǎn)生方法，其特征在于所述光源為發(fā)光二激光、半導體激光器、汞燈或氘燈。
6.一種真隨機數(shù)產(chǎn)生的裝置，其特征在于包括單光子隨機脈沖源、時鐘單元、基于 FPGA的隨機位提取模塊以及計算機，所述單光子隨機脈沖源用于產(chǎn)生單光子定時脈沖信號； 所述時鐘單元用于產(chǎn)生高頻時鐘信號；所述基于FPGA的隨機位提取模塊用于接收單光子定時脈沖信號和高頻時鐘信號并進行隨機位的提取、將提取的隨機位輸出至計算機；所述基于FP6A的隨機位提取模塊包括控制器、計數(shù)器、多位FIFO存儲器、緩存單元、比較器、1位FIFO存儲器以及通信接口控制模塊； 所述緩存單元包括第一寄存器和第二寄存器；所述計數(shù)器用于以高頻時鐘信號作為計數(shù)對象，測量單光子定時脈沖信號中相鄰兩個脈沖信號的時間間隔，并由控制器控制存入多位FIFO存儲器； 所述多位FIFO用于連續(xù)存儲相鄰兩個脈沖信號的時間間隔； 所述第一寄存器用于在控制器的控制下從多位FIFO存儲器中讀取1個時間間隔，所述第二寄存器用于在控制器的控制下從第一寄存器中讀取1個時間間隔；所述比較器用于將第一寄存器和第二寄存器中的時間間隔進行比較輸出隨機位； 所述1位FIFO用于在控制器的控制下，存儲比較器輸出的隨機位； 所述控制器與單光子隨機脈沖源和時鐘單元分別相連，所述1位FIFO存儲器與計算機相連。
7.根據(jù)權利要求6所述的真隨機數(shù)產(chǎn)生的裝置，其特征在于所述的單光子隨機脈沖源，包括沿著光路依次放置的單光子源、單光子探測器、前置放大器以及恒比定時器，所述單光子源包括光源、多塊衰減片以及可調光闌。
8.根據(jù)權利要求7所述的真隨機數(shù)產(chǎn)生的裝置，其特征在于所述的單光子探測器為基于微通道板的單光子探測器，所述基于微通道板的單光子探測器包括管殼，設置在管殼入口的入射窗、設置在管殼出口的陶瓷基底以及設置在管殼腔內的級聯(lián)微通道板，所述入射窗出口側設置有光電陰極，所述陶瓷基底入射側設置有半導體感應涂層，所述陶瓷基底出射側依次設置有陽極和陽極基底。
9.根據(jù)權利要求書8所述的真隨機數(shù)產(chǎn)生的裝置，其特征在于所述半導體感應涂層為鍺層或硅層。
10.根據(jù)權利要求6或7或8或9所述的真隨機數(shù)產(chǎn)生的裝置，其特征在于所述的單光子探測器為光電倍增管PMT或雪崩光電二級管APD，所述光源為發(fā)光二激管、半導體激光器、汞燈或氘燈。
全文摘要
本發(fā)明涉及一種真隨機數(shù)產(chǎn)生的裝置及方法，包括單光子隨機脈沖源、時鐘單元、基于FPGA的隨機位提取模塊以及計算機，基于FPGA的隨機位提取模塊包括控制器、計數(shù)器、多位FIFO存儲器、緩存單元、比較器、1位FIFO存儲器以及通信接口控制模塊，緩存單元包括第一寄存器和第二寄存器。本發(fā)明解決了現(xiàn)有的隨機數(shù)產(chǎn)生的隨機性大，速度慢以及隨機數(shù)穩(wěn)定性差的技術問題。本發(fā)明具有隨機性好，本發(fā)明的隨機位提取方法循環(huán)，連續(xù)，無限，高速。
文檔編號G06F7/58GK102176199SQ20111003177
公開日2011年9月7日 申請日期2011年1月28日 優(yōu)先權日2011年1月28日
發(fā)明者劉永安, 盛立志, 趙寶升, 鄢秋榮 申請人:中國科學院西安光學精密機械研究所