專利名稱：批量圖像數(shù)據(jù)的實(shí)時(shí)處理方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于工控領(lǐng)域，涉及一種將工業(yè)現(xiàn)場(chǎng)產(chǎn)生的大批量串行高速圖像數(shù)據(jù)進(jìn)行 實(shí)時(shí)處理的方法及系統(tǒng)。
背景技術(shù)：
在棉花異纖分揀機(jī)中，主控制器在對(duì)大批量棉花圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理的同時(shí)， 需要將整幀數(shù)據(jù)同時(shí)傳送至上位機(jī)，以便調(diào)整圖像設(shè)備參數(shù)，監(jiān)控運(yùn)行狀態(tài)。然而目前，異 纖分揀機(jī)開(kāi)始采用嵌入式控制器作為主控制器。遺憾地是，許多嵌入式控制器在接收每幀 圖像數(shù)據(jù)后，難以進(jìn)行實(shí)時(shí)處理和網(wǎng)絡(luò)傳輸。這主要是由于以下原因一是嵌入式主控制器 主要是利用幀間時(shí)間進(jìn)行數(shù)據(jù)處理和網(wǎng)絡(luò)傳輸，而圖像幀間的時(shí)間較短，因而進(jìn)行實(shí)時(shí)處 理和網(wǎng)絡(luò)傳輸?shù)臅r(shí)間較短；二是每幀圖像數(shù)據(jù)量較大，實(shí)時(shí)處理和網(wǎng)絡(luò)傳輸需要花費(fèi)較多 的時(shí)間。為此，目前棉花分揀機(jī)采用了抽幀的方法來(lái)解決這一問(wèn)題，但這種方法不僅影響了 系統(tǒng)的控制性能，而且也不利于實(shí)時(shí)監(jiān)控。因此，需要針對(duì)這一領(lǐng)域，研制大批量圖像數(shù)據(jù)的實(shí)時(shí)處理電路，以便留下足夠的 時(shí)間用于完成圖像數(shù)據(jù)的實(shí)時(shí)處理和網(wǎng)絡(luò)傳輸。目前棉花異纖分揀機(jī)中應(yīng)用的工業(yè)攝像機(jī)，比如德國(guó)BASLER L304kc攝像機(jī)，在目 前使用的RGB表示方法中，每個(gè)像素的紅綠藍(lán)數(shù)據(jù)都由8位二進(jìn)制數(shù)表示，總共需M位數(shù) 據(jù)，但是異纖分揀機(jī)需要進(jìn)行圖像處理、實(shí)時(shí)控制和網(wǎng)絡(luò)傳輸，因而需要選擇高檔的32位 微控制器作為主控制器，32位的RAM存儲(chǔ)器暫存一行數(shù)據(jù)，32位的SDRAM暫存一幀數(shù)據(jù)。針 對(duì)圖像數(shù)據(jù)位數(shù)與存儲(chǔ)器和微控制器位數(shù)的不匹配，在目前的處理方法中，是將32位存儲(chǔ) 器的高8位置0，然后和M位圖像數(shù)據(jù)一起進(jìn)行存取處理。這種設(shè)計(jì)方法雖然簡(jiǎn)化了電路， 但在使用DMA方式將行圖像數(shù)據(jù)從RAM復(fù)制到SDRAM時(shí)，由于連續(xù)尋址所以增加了 8位冗 余位，從而增加了圖像數(shù)據(jù)處理和網(wǎng)絡(luò)傳輸?shù)臅r(shí)間。針對(duì)這種設(shè)計(jì)方法的不足，我們提出了 一種硬件電路設(shè)計(jì)方法，每接收4個(gè)M位像素點(diǎn)的圖像數(shù)據(jù)，就將其組成3個(gè)32位數(shù)據(jù)， 然后進(jìn)行存儲(chǔ)和傳輸，從而減少了圖像數(shù)據(jù)處理和網(wǎng)絡(luò)傳輸?shù)臅r(shí)間。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種批量圖像數(shù)據(jù)的實(shí)時(shí)處理方法及系統(tǒng)，以解決現(xiàn)有方法 及系統(tǒng)難以對(duì)接收的大量圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理、實(shí)時(shí)控制和網(wǎng)絡(luò)傳輸?shù)膯?wèn)題。為實(shí)現(xiàn)上述目的，本發(fā)明的批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)包括
信號(hào)轉(zhuǎn)換模塊，用于將來(lái)自于工業(yè)現(xiàn)場(chǎng)的高速串行圖像數(shù)據(jù)轉(zhuǎn)換為觀位TTL/C0MS電 平信號(hào)；
1個(gè)M位緩沖器，用于緩沖M位并行的圖像數(shù)據(jù)；
4個(gè)M位鎖存器，用于鎖存1組圖像信號(hào)，以便按組進(jìn)行處理；其中每個(gè)M位鎖存器 用于鎖存每個(gè)像素的M位數(shù)據(jù)信號(hào)；
3個(gè)32位鎖存器，用于鎖存每組像素的96位數(shù)據(jù)信號(hào)；3個(gè)32位緩沖器，用于控制32位圖像數(shù)據(jù)向雙端口 SRAM的寫入； 分頻器和3個(gè)延時(shí)器，用于獲得所需的時(shí)鐘信號(hào)； 1個(gè)10位計(jì)數(shù)器，用于獲得雙端口 SRAM的低10位地址信號(hào)； 1個(gè)32位雙端口 SRAM，分成上下半?yún)^(qū)，上下半?yún)^(qū)都可以存儲(chǔ)1行圖像數(shù)據(jù)； 1個(gè)32位嵌入式控制器，用于讀取32位雙端口 SRAM中的數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行處理； 1個(gè)SDRAM，用于暫存1幀圖像數(shù)據(jù)；
所述信號(hào)轉(zhuǎn)換模塊輸出的M位圖像數(shù)據(jù)輸入M位緩沖器中，該M位緩沖器的輸出端 分別連入4個(gè)M位鎖存器的輸入端，該4個(gè)M位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32位 鎖存器的輸入端，該3個(gè)32位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32位緩沖器的輸入端，該 3個(gè)32位緩沖器的輸出端均連入32位雙端口 SRAM的左數(shù)據(jù)端口，該32位雙端口 SRAM的 輸出端連入嵌入式控制器的輸入端，該嵌入式控制器的輸出端與SDRAM的輸入端相連；所 述信號(hào)轉(zhuǎn)換模塊輸出的像素時(shí)鐘和幀、行有效信號(hào)分別輸入分頻器中，該分頻器的輸出端 分別連入3個(gè)延時(shí)器的輸入端，一延時(shí)器的輸出端連入10位計(jì)數(shù)器的輸入端，該10位計(jì)數(shù) 器的輸出端連入32位雙端口 SRAM的左地址端口。進(jìn)一步的，系統(tǒng)還包括1位計(jì)數(shù)器，用于獲得雙端口 SRAM的第10位地址信號(hào)，該 1位計(jì)數(shù)器的輸入端連有幀、行有效信號(hào)，輸出端連入32位雙端口 SRAM的輸入端。進(jìn)一步的，所述3個(gè)延時(shí)器分別為第一、第二、第三延時(shí)器，所述分頻器的輸出分 別連入第一、第二延時(shí)器，第一延時(shí)器的輸出分別連入4個(gè)M位鎖存器，所述第二延時(shí)器的 輸出分別連入3個(gè)32位鎖存器的輸入端，所述第二延時(shí)器的輸出經(jīng)過(guò)與門、或門處理后連 入第三延時(shí)器的輸入端，該第三延時(shí)器的輸出連入10位計(jì)數(shù)器的輸入端。進(jìn)一步的，所述該4個(gè)M位鎖存器為第一、二、三、四鎖存器，所述3個(gè)32位鎖存 器為第一、二、三鎖存器，所述4個(gè)M位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32位鎖存器的 輸入端是指第一 M位鎖存器的輸出端連入第一 32位鎖存器的輸入端，第二 M位鎖存器的 輸出端分別連入第一、二 32位鎖存器的輸入端，第三M位鎖存器的輸出端連入第二、三32 位鎖存器的輸入端，第四M位鎖存器的輸出端連入第三32位鎖存器的輸入端。本發(fā)明的利用實(shí)時(shí)處理系統(tǒng)進(jìn)行批量圖像數(shù)據(jù)實(shí)時(shí)處理的方法包括以下步驟
(1)信號(hào)轉(zhuǎn)換模塊將來(lái)自于工業(yè)現(xiàn)場(chǎng)的圖像數(shù)據(jù)和同步信號(hào)轉(zhuǎn)換為觀位TTL/C0MS電 平信號(hào)，從而同時(shí)獲得幀、行有效信號(hào)、像素時(shí)鐘和M位并行圖像數(shù)據(jù)；
(2)當(dāng)檢測(cè)到幀、行有效信號(hào)同時(shí)存在時(shí)，對(duì)像素時(shí)鐘進(jìn)行分頻和延時(shí)，產(chǎn)生鎖存器鎖 存信號(hào)，緩沖器使能信號(hào)和計(jì)數(shù)器計(jì)數(shù)脈沖；當(dāng)檢測(cè)到幀、行有效信號(hào)存在，但是行有效信 號(hào)結(jié)束時(shí)，1位計(jì)數(shù)器工作，改變SRAM的第10位地址，返回第(1)步；當(dāng)未檢測(cè)到幀有效信 號(hào)或幀有效信號(hào)結(jié)束或沒(méi)有檢測(cè)到行有效信號(hào)時(shí)，返回第(1)步；
(3)24位緩沖器緩沖經(jīng)過(guò)信號(hào)轉(zhuǎn)換模塊的M位圖像數(shù)據(jù)，每四個(gè)像素為一組，當(dāng)4個(gè) 像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用鎖存信號(hào)，順次使用4個(gè)M位鎖存器鎖存每組中四個(gè)像素 點(diǎn)的M位信號(hào)；
(4)利用鎖存信號(hào)，順次使用3個(gè)32位鎖存器鎖存每組中各像素點(diǎn)的M位信號(hào)；
(5)利用緩沖器使能信號(hào)，順次將3個(gè)32位鎖存器輸出的數(shù)據(jù)緩存至3個(gè)32位緩沖器
中；
(6)將計(jì)數(shù)器計(jì)數(shù)脈沖的輸出作為32位雙端口SRAM的左端口地址輸入，將3個(gè)32位緩沖器的輸出作為32位雙端口 SRAM的左端口數(shù)據(jù)輸入，從而將3個(gè)32位緩沖器的輸出寫 入雙端口 SRAM中；
(7)重復(fù)步驟(1)到(6)，直到將一行數(shù)據(jù)全部寫入32位雙端口SRAM中；
(8)32位嵌入式控制器以DMA方式從32位雙端口SRAM中讀取數(shù)據(jù)，存至32位SDRAM 中，以便組成一幀數(shù)據(jù)進(jìn)行處理。進(jìn)一步的，所述步驟(2)中鎖存器鎖存信號(hào)的獲得是指，一旦檢測(cè)到有效的幀有效 信號(hào)和行有效信號(hào)，即對(duì)像素時(shí)鐘進(jìn)行分頻和延時(shí)，獲得延時(shí)O像素周期的4分頻時(shí)鐘、延 時(shí)1像素周期的4分頻時(shí)鐘、延時(shí)2像素周期的4分頻時(shí)鐘和延時(shí)3像素周期的4分頻時(shí) 鐘分別順次作為4個(gè)M位鎖存器的鎖存信號(hào)；獲得延時(shí)1. 5像素周期的4分頻時(shí)鐘、延時(shí) 2. 5像素周期的4分頻時(shí)鐘和延時(shí)3. 5像素周期的4分頻時(shí)鐘作為3個(gè)32位鎖存器的鎖存 信號(hào)；同時(shí)將延時(shí)1. 5像素周期的4分頻時(shí)鐘、延時(shí)2. 5像素周期的4分頻時(shí)鐘和延時(shí)3. 5 像素周期的4分頻時(shí)鐘通過(guò)優(yōu)先編碼器，其三個(gè)輸出分別作為這3個(gè)32位緩沖器的使能 信號(hào)；通過(guò)與門將延時(shí)2. 5像素周期和延時(shí)3. 5像素周期的4分頻時(shí)鐘分別與像素時(shí)鐘相 與，獲得兩個(gè)在四倍像素周期內(nèi)有兩個(gè)上升沿的的脈沖信號(hào)，將以上兩個(gè)相與信號(hào)的輸出 相或，獲得在在四倍像素周期內(nèi)有三個(gè)上升沿的的脈沖信號(hào)，并延時(shí)0.5像素周期作為10 位計(jì)數(shù)器的輸入，從而獲得計(jì)數(shù)器計(jì)數(shù)脈沖。進(jìn)一步的，所述步驟(3)中4個(gè)M位鎖存器鎖存每組中四個(gè)像素點(diǎn)的M位信號(hào) 具體是，當(dāng)?shù)谝粋€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)0像素周期的4分頻時(shí)鐘作為鎖存 信號(hào)，使用第一 M位鎖存器鎖存該像素點(diǎn)的M位信號(hào)；當(dāng)?shù)诙€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái) 時(shí)，利用延時(shí)1像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使用第二 M位鎖存器鎖存該像素點(diǎn) 的M位信號(hào)；當(dāng)?shù)谌齻€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)2像素周期的4分頻時(shí)鐘作為 鎖存信號(hào)，使用第三M位鎖存器鎖存該像素點(diǎn)的M位信號(hào)；當(dāng)?shù)谒膫€(gè)像素點(diǎn)的M位數(shù)據(jù) 到來(lái)時(shí)，利用延時(shí)3像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使用第四M位鎖存器鎖存該像 素點(diǎn)的M位信號(hào)。進(jìn)一步的，所述步驟(4)中使用3個(gè)32位鎖存器鎖存每組中各像素點(diǎn)的M位信號(hào) 是指，當(dāng)兩個(gè)M位鎖存器鎖存了第一和第二個(gè)像素點(diǎn)數(shù)據(jù)后，使用32位鎖存器利用延時(shí)時(shí) 1. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第一個(gè)像素的M位有效數(shù)據(jù)和第二個(gè)像素的低8位有 效數(shù)據(jù)；當(dāng)兩個(gè)M位鎖存器鎖存了第二和第三個(gè)像素點(diǎn)數(shù)據(jù)后，使用另一個(gè)32位鎖存器 利用延時(shí)時(shí)2. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第二個(gè)像素的高16位有效數(shù)據(jù)和第三個(gè) 像素的低16位有效數(shù)據(jù)；當(dāng)兩個(gè)M位鎖存器鎖存了第三和第四個(gè)像素點(diǎn)數(shù)據(jù)后，使用另 一個(gè)32位鎖存器利用延時(shí)時(shí)3. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第三個(gè)像素的高8位有 效數(shù)據(jù)和第四個(gè)像素的M位有效數(shù)據(jù)。進(jìn)一步的，所述步驟(8)中嵌入式控制器從32位雙端口 SRAM中讀取數(shù)據(jù)具體是 指，32位雙端口 SRAM尋址范圍為2k，等分上下半?yún)^(qū)，使上下半?yún)^(qū)均可容納一行圖像數(shù)據(jù)；1 位計(jì)數(shù)器的輸入為行有效信號(hào)，輸出作為32位雙端口 SRAM的第10位地址，以決定數(shù)據(jù)是 寫入上半?yún)^(qū)還是下半?yún)^(qū)；嵌入式控制器通過(guò)對(duì)行有效信號(hào)的上升沿進(jìn)行計(jì)數(shù)，以決定從上 半?yún)^(qū)還是下半?yún)^(qū)取數(shù)；一旦上半?yún)^(qū)或下半?yún)^(qū)寫入一行數(shù)據(jù)，則32位嵌入式控制器可以從32 位雙端口 SRAM的右端口取出數(shù)據(jù)，暫存入SDRAM中。進(jìn)一步的，嵌入式控制器從上半?yún)^(qū)取數(shù)時(shí)，系統(tǒng)自動(dòng)向SRAM下半?yún)^(qū)寫入下一行數(shù)據(jù)；嵌入式控制器從下半?yún)^(qū)取數(shù)時(shí)，系統(tǒng)自動(dòng)向SRAM上半?yún)^(qū)寫入下一行數(shù)據(jù)；一旦嵌入式 控制器檢測(cè)到幀有效信號(hào)結(jié)束，立即對(duì)該幀進(jìn)行數(shù)據(jù)處理和網(wǎng)絡(luò)傳輸。本發(fā)明的批量圖像數(shù)據(jù)實(shí)時(shí)處理方法及系統(tǒng)，通過(guò)硬件電路重新組合像素點(diǎn)的M 位數(shù)據(jù)，避免了在32位存儲(chǔ)器中增加高8位的冗余數(shù)據(jù)，減少了每幀圖像的數(shù)據(jù)處理量，大 大地提高了批量圖像處理的效率，實(shí)現(xiàn)了批量圖像數(shù)據(jù)的實(shí)時(shí)處理；通過(guò)減少現(xiàn)有設(shè)備中 嵌入式控制器進(jìn)行圖像數(shù)據(jù)處理和網(wǎng)絡(luò)傳輸?shù)臅r(shí)間，從而保證控制器有足夠的時(shí)間完成圖 像數(shù)據(jù)的網(wǎng)絡(luò)傳輸和實(shí)時(shí)控制。


圖1是本發(fā)明的系統(tǒng)原理圖； 圖2是本發(fā)明的方法流程圖。
具體實(shí)施例方式將批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)和方法用于棉花異纖分揀機(jī)中，具體實(shí)施例如 下
批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)原理如圖1所示，該系統(tǒng)主要包括 信號(hào)轉(zhuǎn)換模塊，用于將來(lái)自于工業(yè)現(xiàn)場(chǎng)的高速串行圖像數(shù)據(jù)轉(zhuǎn)換為觀位1"11/0)1^電 平信號(hào)；
1個(gè)M位緩沖器，用于緩沖M位并行的圖像數(shù)據(jù)；
第一、二、三、四M位鎖存器即分別為對(duì)位鎖存器1、2、3、4，用于鎖存1組圖像信號(hào)，以 便按組進(jìn)行處理；其中每個(gè)M位鎖存器用于鎖存每個(gè)像素的M位數(shù)據(jù)信號(hào)；
第一、二、三32位鎖存器即分別為32位鎖存器1、2、3，用于鎖存每組像素的96位數(shù)據(jù)
信號(hào)；
第一、二、三32位緩沖器即分別為32位緩沖器1、2、3，用于控制32位圖像數(shù)據(jù)向雙端 口 SRAM的寫入；
分頻器和3個(gè)延時(shí)器，用于獲得所需的時(shí)鐘信號(hào)，3個(gè)延時(shí)器分別為第一、第二、第三延 時(shí)器即分別為延時(shí)器1、2、3;
1個(gè)10位計(jì)數(shù)器，用于獲得雙端口 SRAM的低10位地址信號(hào)；
1個(gè)32位雙端口 SRAM (Static Random Access Memory，靜態(tài)隨機(jī)存儲(chǔ)器)，分成上下 半?yún)^(qū)，上下半?yún)^(qū)都可以存儲(chǔ)1行圖像數(shù)據(jù)；
1個(gè)32位嵌入式控制器，用于讀取32位雙端口 SRAM中的數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行處理； 1 個(gè) 32 位 SDRAM (Synchronous Dynamic Random Access Memory,同步動(dòng)態(tài)隨機(jī)存儲(chǔ) 器)，用于暫存1幀圖像數(shù)據(jù)；
1位計(jì)數(shù)器，用于獲得雙端口 SRAM的第10位地址信號(hào)；
信號(hào)轉(zhuǎn)換模塊輸出的M位圖像數(shù)據(jù)輸入M位緩沖器中，該M位緩沖器的輸出端分別 連入4個(gè)M位鎖存器的輸入端，其中，M位鎖存器1的輸出端連入32位鎖存器1的輸入 端，24位鎖存器2的輸出端分別連入32位鎖存器1、2的輸入端，24位鎖存器3的輸出端連 入32位鎖存器2、3的輸入端，24位鎖存器4的輸出端連入32位鎖存器3的輸入端，該3個(gè) 32位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32位緩沖器的輸入端，該3個(gè)32位緩沖器的輸出端均連入32位雙端口 SRAM的左數(shù)據(jù)端口，該32位雙端口 SRAM的輸出端連入嵌入式控制 器的輸入端，該嵌入式控制器的輸出端與SDRAM的輸入端相連；所述信號(hào)轉(zhuǎn)換模塊輸出的 像素時(shí)鐘和幀、行有效信號(hào)分別輸入分頻器中，該分頻器的輸出端分別連入3個(gè)延時(shí)器的 輸入端，延時(shí)器3的輸出端連入10位計(jì)數(shù)器的輸入端，該10位計(jì)數(shù)器的輸出端連入32位 雙端口 SRAM的左地址端口的0-9位。1位計(jì)數(shù)器的輸入端連有幀、行有效信號(hào)，輸出端連入32位雙端口 SRAM的輸入端。分頻器的輸出分別連入延時(shí)器1、2，延時(shí)器1的輸出分別連入4個(gè)對(duì)位鎖存器，延 時(shí)器2的輸出分別連入3個(gè)32位鎖存器的輸入端，延時(shí)器2的輸出經(jīng)過(guò)與門、或門處理后 連入延時(shí)器3的輸入端，該延時(shí)器3的輸出連入10位計(jì)數(shù)器的輸入端。基于以上批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)進(jìn)行的實(shí)時(shí)處理方法的步驟如下
步驟1 將Camera Link總線傳來(lái)的包含圖像數(shù)據(jù)和同步信號(hào)的5對(duì)LVDS信號(hào)轉(zhuǎn)換為 觀位111/0)1^電平信號(hào)，從而同時(shí)獲得幀有效信號(hào)、行有效信號(hào)、像素時(shí)鐘、以及M位并行 數(shù)據(jù)。步驟2 —旦檢測(cè)到有效的幀有效信號(hào)和行有效信號(hào)，即對(duì)像素時(shí)鐘進(jìn)行分頻，獲 得像素時(shí)鐘的4分頻；當(dāng)檢測(cè)到幀、行有效信號(hào)同時(shí)存在時(shí)，對(duì)像素時(shí)鐘進(jìn)行分頻和延時(shí)， 產(chǎn)生鎖存器鎖存信號(hào)，緩沖器使能信號(hào)和計(jì)數(shù)器計(jì)數(shù)脈沖；當(dāng)檢測(cè)到幀、行有效信號(hào)存在， 但是行有效信號(hào)結(jié)束時(shí)，1位計(jì)數(shù)器工作，改變SRAM的第10位地址，返回第(1)步；當(dāng)未檢 測(cè)到幀有效信號(hào)或幀有效信號(hào)結(jié)束或沒(méi)有檢測(cè)到行有效信號(hào)時(shí)，返回第(1)步；
鎖存器鎖存信號(hào)的獲得是指，使用延時(shí)器1對(duì)4分頻時(shí)鐘進(jìn)行延時(shí)，得到延時(shí)0像素周 期的4分頻時(shí)鐘、延時(shí)1像素周期的4分頻時(shí)鐘、延時(shí)2像素周期的4分頻時(shí)鐘和延時(shí)3像 素周期的4分頻時(shí)鐘分別順次作為4個(gè)M位鎖存器的鎖存信號(hào)；使用延時(shí)器2對(duì)4分頻時(shí) 鐘進(jìn)行延時(shí)，得到延時(shí)1. 5像素周期的4分頻時(shí)鐘、延時(shí)2. 5像素周期的4分頻時(shí)鐘和延時(shí) 3. 5像素周期的4分頻時(shí)鐘作為3個(gè)32位鎖存器的鎖存信號(hào)；
同時(shí)將延時(shí)1. 5像素周期的4分頻時(shí)鐘、延時(shí)2. 5像素周期的4分頻時(shí)鐘和延時(shí)3. 5 像素周期的4分頻時(shí)鐘通過(guò)優(yōu)先編碼器，其三個(gè)輸出分別作為這3個(gè)32位緩沖器的使能信 號(hào)；通過(guò)與門1將延時(shí)2. 5像素周期的4分頻時(shí)鐘分別和像素時(shí)鐘相與，獲得在四倍像素周 期內(nèi)有兩個(gè)上升沿的的脈沖信號(hào)；通過(guò)與門2將延時(shí)3. 5像素周期的4分頻時(shí)鐘和像素時(shí) 鐘相與，獲得在四倍像素周期內(nèi)有兩個(gè)上升沿的的脈沖信號(hào)；由于與門2的輸出比與門1的 輸出滯后一個(gè)像素周期，將兩者相或后，獲得在四倍像素周期內(nèi)有三個(gè)上升沿的的脈沖信 號(hào)；并延時(shí)0. 5像素周期作為10位計(jì)數(shù)器的輸入，從而獲得計(jì)數(shù)器計(jì)數(shù)脈沖。由于德國(guó)BASLER L304kc攝像機(jī)每行有4080個(gè)像素，因此每行圖像數(shù)據(jù)可以分為 1024組，每組4個(gè)像素，針對(duì)每一組數(shù)據(jù)，完成以下步驟
步驟3 對(duì)通過(guò)信號(hào)轉(zhuǎn)換模塊的反序列化轉(zhuǎn)換獲得的M位圖像數(shù)據(jù)輸入M位緩沖器 進(jìn)行緩沖；
步驟4 當(dāng)?shù)谝粋€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)0像素周期的4分頻時(shí)鐘作為 鎖存信號(hào)，使M位鎖存器1鎖存該像素點(diǎn)的M位信號(hào)；當(dāng)?shù)诙€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái) 時(shí)，利用延時(shí)1像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使M位鎖存器2鎖存該像素點(diǎn)的M 位信號(hào)；當(dāng)?shù)谌齻€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)2像素周期的4分頻時(shí)鐘作為鎖存 信號(hào)，使M位鎖存器3鎖存該像素點(diǎn)的M位信號(hào)；當(dāng)?shù)谒膫€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)3像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使M位鎖存器4鎖存該像素點(diǎn)的M位信 號(hào)；
步驟5 當(dāng)M位鎖存器1和M位鎖存器2鎖存了第一和第二個(gè)像素點(diǎn)數(shù)據(jù)后，32位鎖 存器1利用延時(shí)時(shí)1. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第一個(gè)像素的M位有效數(shù)據(jù)和第 二個(gè)像素的低8位有效數(shù)據(jù)；當(dāng)M位鎖存器2和M位鎖存器3鎖存了第二和第三個(gè)像素 點(diǎn)數(shù)據(jù)后，32位鎖存器2利用延時(shí)時(shí)2. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第二個(gè)像素的高 16位有效數(shù)據(jù)和第三個(gè)像素的低16位有效數(shù)據(jù)；當(dāng)M位鎖存器3和M位鎖存器4鎖存 了第三和第四個(gè)像素點(diǎn)數(shù)據(jù)后，32位鎖存器3利用延時(shí)時(shí)3. 5像素周期的4分頻時(shí)鐘信號(hào) 鎖存第三個(gè)像素的高8位有效數(shù)據(jù)和第四個(gè)像素的M位有效數(shù)據(jù)；
步驟6 將延時(shí)1. 5像素周期的4分頻時(shí)鐘、延時(shí)2. 5像素周期的4分頻時(shí)鐘和延時(shí)3. 5 像素周期的4分頻時(shí)鐘通過(guò)優(yōu)先編碼器，其三個(gè)輸出分別作為32位緩沖器1、32位緩沖器 2和32位緩沖器3的使能信號(hào)，從而保證了每一時(shí)刻只有一個(gè)緩沖器使能；優(yōu)先編碼器的3 個(gè)輸出作為或門1的輸入，或門1的輸出為作為32位雙端口 SRAM的左端口使能信號(hào)；
步驟7 將或門2的輸出延時(shí)0. 5像素周期，從而產(chǎn)生了合適的時(shí)鐘脈沖，作為10位計(jì) 數(shù)器的輸入，10位計(jì)數(shù)器的輸出作為32位雙端口 SRAM的左端口地址輸入，32位緩沖器1、 32位緩沖器2和32位緩沖器3的輸出作為32位雙端口 SRAM的左端口數(shù)據(jù)輸入，從而將3 個(gè)32位緩沖器的輸出寫入兩個(gè)雙端口 SRAM中；
步驟8 通過(guò)以上步驟將4個(gè)像素點(diǎn)的數(shù)據(jù)寫入到了 32位雙端口 SRAM，重復(fù)以上步驟， 就可以將一行數(shù)據(jù)全部寫入32位雙端口 SRAM ；
步驟9: 32位雙端口 SRAM尋址范圍為2k，上下半?yún)^(qū)均為lk，均可容納一行圖像數(shù)據(jù)。 1位計(jì)數(shù)器的輸入為行有效信號(hào)，輸出作為32位雙端口 SRAM的第10位地址，從而決定了數(shù) 據(jù)是寫入上半?yún)^(qū)還是下半?yún)^(qū)；
步驟10: 32位嵌入式控制器通過(guò)對(duì)行有效信號(hào)的上升沿進(jìn)行計(jì)數(shù)，以決定從上半?yún)^(qū) 還是下半?yún)^(qū)取數(shù)。一旦上半?yún)^(qū)或下半?yún)^(qū)寫入一行數(shù)據(jù)，則32位嵌入式控制器可以從32位 雙端口 SRAM的右端口取出數(shù)據(jù)，暫存入其外圍的SDRAM中；
步驟11: 32位嵌入式控制器從上半?yún)^(qū)取數(shù)時(shí)，系統(tǒng)自動(dòng)向SRAM下半?yún)^(qū)寫入下一行數(shù) 據(jù)。32位嵌入式控制器從下半?yún)^(qū)取數(shù)時(shí)，系統(tǒng)自動(dòng)向SRAM上半?yún)^(qū)寫入下一行數(shù)據(jù)。一旦 32位嵌入式控制器檢測(cè)到幀有效信號(hào)結(jié)束，立即對(duì)該幀進(jìn)行數(shù)據(jù)處理和網(wǎng)絡(luò)傳輸。通過(guò)以上步驟，32位嵌入式控制器將沒(méi)有冗余數(shù)據(jù)位的整幀圖像數(shù)據(jù)存儲(chǔ)到了各 自的外圍SDRAM中，相比于現(xiàn)有將高8位置零的圖像數(shù)據(jù)存儲(chǔ)方式，減少了 1/4的傳輸時(shí) 間，從而使32位嵌入式控制器有更多的時(shí)間進(jìn)行數(shù)據(jù)的實(shí)時(shí)處理和網(wǎng)絡(luò)傳輸。圖2是本發(fā)明實(shí)施例的數(shù)據(jù)流程圖，詳述如下
在步驟201中，通過(guò)信號(hào)轉(zhuǎn)換，將Camera Link總線傳來(lái)的包含圖像數(shù)據(jù)和同步信號(hào)的 5對(duì)LVDS信號(hào)轉(zhuǎn)換為28位TTL/C0MS電平信號(hào)；
在步驟202中，同時(shí)獲得幀有效信號(hào)、行有效信號(hào)、像素時(shí)鐘、以及M位并行數(shù)據(jù)；； 在步驟203中，判斷是否收到幀有效信號(hào)，如果收到，執(zhí)行到步驟204，否則轉(zhuǎn)到步驟
202 ；
在步驟204中，判斷幀有效信號(hào)是否結(jié)束，如果結(jié)束，執(zhí)行步驟202，否則轉(zhuǎn)到步驟
205 ；
10在步驟205中，判斷是否收到行有效信號(hào)，如果收到，執(zhí)行步驟206和207，否則轉(zhuǎn)到步 驟 202 ；
在步驟206中，利用分頻器、延時(shí)器、優(yōu)先編碼器、與門和或門產(chǎn)生系統(tǒng)所需的鎖存器 鎖存信號(hào)，緩沖器使能信號(hào)，計(jì)數(shù)器計(jì)數(shù)脈沖；
在步驟207中，判斷行有效信號(hào)是否結(jié)束，如果沒(méi)有結(jié)束，執(zhí)行步驟209，否則轉(zhuǎn)到步驟 202并執(zhí)行步驟208 ；
在步驟208中，1位二進(jìn)制計(jì)數(shù)器對(duì)行有有效信號(hào)計(jì)數(shù)，從而改變了 SRAM的第10位地 址，即決定數(shù)據(jù)是存儲(chǔ)在SRAM的上半?yún)^(qū)還是下半?yún)^(qū)；
在步驟209到步驟212中，由于4個(gè)像素被組成1組，這四個(gè)步驟是將第一個(gè)像素的M 位數(shù)據(jù)鎖存入M位鎖存器1，將第二個(gè)像素的M位數(shù)據(jù)鎖存入M位鎖存器2，將第三個(gè)像 素的M位數(shù)據(jù)鎖存入M位鎖存器3，將第四個(gè)像素的M位數(shù)據(jù)鎖存入M位鎖存器4 ；
在步驟213到步驟215中，將第一個(gè)像素的M位有效數(shù)據(jù)和第二個(gè)像素的低8位有效 數(shù)據(jù)鎖存入32位鎖存器1，將第二個(gè)像素的高16位有效數(shù)據(jù)和第三個(gè)像素的低16位有效 數(shù)據(jù)鎖存入32位鎖存器2，將第三個(gè)像素的高8位有效數(shù)據(jù)和第三個(gè)像素的M位有效數(shù)據(jù) 鎖存入32位鎖存器3 ；
在步驟216到步驟218中，先后打開(kāi)32位緩沖器1、32位緩沖器2和32位緩沖器3， 將4個(gè)像素的數(shù)據(jù)寫入雙端口 SRAM的12個(gè)地址中。由于32位位嵌入式控制器多是按字 節(jié)尋址，因而每寫完32位數(shù)據(jù)，地址需要加4。
權(quán)利要求
1.批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)，其特征在于，該系統(tǒng)包括信號(hào)轉(zhuǎn)換模塊，用于將來(lái)自于工業(yè)現(xiàn)場(chǎng)的高速串行圖像數(shù)據(jù)轉(zhuǎn)換為觀位TTL/C0MS電 平信號(hào)；1個(gè)M位緩沖器，用于緩沖M位并行的圖像數(shù)據(jù)；4個(gè)M位鎖存器，用于鎖存1組圖像信號(hào)，以便按組進(jìn)行處理；其中每個(gè)M位鎖存器 用于鎖存每個(gè)像素的M位數(shù)據(jù)信號(hào)；3個(gè)32位鎖存器，用于鎖存每組像素的96位數(shù)據(jù)信號(hào)； 3個(gè)32位緩沖器，用于控制32位圖像數(shù)據(jù)向雙端口 SRAM的寫入； 分頻器和3個(gè)延時(shí)器，用于獲得所需的時(shí)鐘信號(hào)； 1個(gè)10位計(jì)數(shù)器，用于獲得雙端口 SRAM的低10位地址信號(hào)； 1個(gè)32位雙端口 SRAM，分成上下半?yún)^(qū)，上下半?yún)^(qū)都可以存儲(chǔ)1行圖像數(shù)據(jù)； 1個(gè)32位嵌入式控制器，用于讀取32位雙端口 SRAM中的數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行處理； 1個(gè)32位SDRAM，用于暫存1幀圖像數(shù)據(jù)；所述信號(hào)轉(zhuǎn)換模塊輸出的M位圖像數(shù)據(jù)輸入M位緩沖器中，該M位緩沖器的輸出 端分別連入4個(gè)M位鎖存器的輸入端，該4個(gè)M位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32 位鎖存器的輸入端，該3個(gè)32位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32位緩沖器的輸入端， 該3個(gè)32位緩沖器的輸出端均連入32位雙端口 SRAM的左數(shù)據(jù)端口，該32位雙端口 SRAM 的輸出端連入32位嵌入式控制器的輸入端，該嵌入式控制器的輸出端與SDRAM的輸入端相 連；所述信號(hào)轉(zhuǎn)換模塊輸出的像素時(shí)鐘和幀、行有效信號(hào)分別輸入分頻器中，該分頻器的輸 出端分別連入3個(gè)延時(shí)器的輸入端，一延時(shí)器的輸出端連入10位計(jì)數(shù)器的輸入端，該10位 計(jì)數(shù)器的輸出端連入32位雙端口 SRAM的左地址端口的0-9位。
2.根據(jù)權(quán)利要求1所述的批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)，其特征在于系統(tǒng)還包括1 位計(jì)數(shù)器，用于獲得雙端口 SRAM的第10位地址信號(hào)，該1位計(jì)數(shù)器的輸入端連有幀、行有 效信號(hào)，輸出端連入32位雙端口 SRAM的輸入端。
3.根據(jù)權(quán)利要求1所述的批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)，其特征在于所述3個(gè)延時(shí) 器分別為第一、第二、第三延時(shí)器，所述分頻器的輸出分別連入第一、第二延時(shí)器，第一延時(shí) 器的輸出分別連入4個(gè)M位鎖存器，所述第二延時(shí)器的輸出分別連入3個(gè)32位鎖存器的 輸入端，所述第二延時(shí)器的輸出經(jīng)過(guò)與門、或門處理后連入第三延時(shí)器的輸入端，該第三延 時(shí)器的輸出連入10位計(jì)數(shù)器的輸入端。
4.根據(jù)權(quán)利要求1-3中任一項(xiàng)所述的批量圖像數(shù)據(jù)的實(shí)時(shí)處理系統(tǒng)，其特征在于所 述該4個(gè)M位鎖存器為第一、二、三、四鎖存器，所述3個(gè)32位鎖存器為第一、二、三鎖存 器， 所述4個(gè)M位鎖存器的輸出端分別對(duì)應(yīng)連入3個(gè)32位鎖存器的輸入端是指第一 M位鎖 存器的輸出端連入第一 32位鎖存器的輸入端，第二 M位鎖存器的輸出端分別連入第一、二 32位鎖存器的輸入端，第三M位鎖存器的輸出端連入第二、三32位鎖存器的輸入端，第四 24位鎖存器的輸出端連入第三32位鎖存器的輸入端。
5.利用權(quán)利要求1所述的實(shí)時(shí)處理系統(tǒng)進(jìn)行批量圖像數(shù)據(jù)實(shí)時(shí)處理的方法，其特征在 于，包括以下步驟(1)信號(hào)轉(zhuǎn)換模塊將來(lái)自于工業(yè)現(xiàn)場(chǎng)的圖像數(shù)據(jù)和同步信號(hào)轉(zhuǎn)換為觀位TTL/C0MS電 平信號(hào)，從而同時(shí)獲得幀、行有效信號(hào)、像素時(shí)鐘和M位并行圖像數(shù)據(jù)；(2)當(dāng)檢測(cè)到幀、行有效信號(hào)同時(shí)存在時(shí)，對(duì)像素時(shí)鐘進(jìn)行分頻和延時(shí)，產(chǎn)生鎖存器鎖 存信號(hào)，緩沖器使能信號(hào)和計(jì)數(shù)器計(jì)數(shù)脈沖；當(dāng)檢測(cè)到幀、行有效信號(hào)存在，但是行有效信 號(hào)結(jié)束時(shí)，1位計(jì)數(shù)器工作，改變SRAM的第10位地址，返回第(1)步；當(dāng)未檢測(cè)到幀有效信 號(hào)或幀有效信號(hào)結(jié)束或沒(méi)有檢測(cè)到行有效信號(hào)時(shí)，返回第(1)步；(3)24位緩沖器緩沖經(jīng)過(guò)信號(hào)轉(zhuǎn)換模塊的M位圖像數(shù)據(jù)，每四個(gè)像素為一組，當(dāng)4個(gè) 像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用鎖存信號(hào)，順次使用4個(gè)M位鎖存器鎖存每組中四個(gè)像素 點(diǎn)的M位信號(hào)；(4)利用鎖存信號(hào)，順次使用3個(gè)32位鎖存器鎖存每組中各像素點(diǎn)的M位信號(hào)；(5)利用緩沖器使能信號(hào)，順次將3個(gè)32位鎖存器輸出的數(shù)據(jù)緩存至3個(gè)32位緩沖器中；(6)將計(jì)數(shù)器計(jì)數(shù)脈沖的輸出作為32位雙端口SRAM的左端口地址輸入，將3個(gè)32位 緩沖器的輸出作為32位雙端口 SRAM的左端口數(shù)據(jù)輸入，從而將3個(gè)32位緩沖器的輸出寫 入雙端口 SRAM中；(7)重復(fù)步驟(1)到(6)，直到將一行數(shù)據(jù)全部寫入32位雙端口SRAM中；(8)32位嵌入式控制器從32位雙端口SRAM中讀取數(shù)據(jù)，存至32位SDRAM中。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于所述步驟(2)中鎖存器鎖存信號(hào)的獲得 是指，一旦檢測(cè)到有效的幀有效信號(hào)和行有效信號(hào)，即對(duì)像素時(shí)鐘進(jìn)行分頻和延時(shí)，獲得延 時(shí)0像素周期的4分頻時(shí)鐘、延時(shí)1像素周期的4分頻時(shí)鐘、延時(shí)2像素周期的4分頻時(shí)鐘 和延時(shí)3像素周期的4分頻時(shí)鐘分別順次作為4個(gè)M位鎖存器的鎖存信號(hào)；獲得延時(shí)1. 5 像素周期的4分頻時(shí)鐘、延時(shí)2. 5像素周期的4分頻時(shí)鐘和延時(shí)3. 5像素周期的4分頻時(shí) 鐘作為3個(gè)32位鎖存器的鎖存信號(hào)；同時(shí)將延時(shí)1. 5像素周期的4分頻時(shí)鐘、延時(shí)2. 5像 素周期的4分頻時(shí)鐘和延時(shí)3. 5像素周期的4分頻時(shí)鐘通過(guò)優(yōu)先編碼器，其三個(gè)輸出分別 作為這3個(gè)32位緩沖器的使能信號(hào)；通過(guò)與門將延時(shí)2. 5像素周期和延時(shí)3. 5像素周期的 4分頻時(shí)鐘分別與像素時(shí)鐘相與，獲得兩個(gè)在四倍像素周期內(nèi)有兩個(gè)上升沿的的脈沖信號(hào)， 將以上兩個(gè)相與信號(hào)的輸出相或，獲得在在四倍像素周期內(nèi)有三個(gè)上升沿的的脈沖信號(hào)， 并延時(shí)0. 5像素周期作為10位計(jì)數(shù)器的輸入，從而獲得計(jì)數(shù)器計(jì)數(shù)脈沖。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于所述步驟(3)中4個(gè)M位鎖存器鎖存每 組中四個(gè)像素點(diǎn)的M位信號(hào)具體是，當(dāng)?shù)谝粋€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)0像素 周期的4分頻時(shí)鐘作為鎖存信號(hào)，使用第一 M位鎖存器鎖存該像素點(diǎn)的M位信號(hào)；當(dāng)?shù)?二個(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)1像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使用第 二 M位鎖存器鎖存該像素點(diǎn)的M位信號(hào)；當(dāng)?shù)谌齻€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí) 2像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使用第三M位鎖存器鎖存該像素點(diǎn)的M位信號(hào)； 當(dāng)?shù)谒膫€(gè)像素點(diǎn)的M位數(shù)據(jù)到來(lái)時(shí)，利用延時(shí)3像素周期的4分頻時(shí)鐘作為鎖存信號(hào)，使 用第四M位鎖存器鎖存該像素點(diǎn)的M位信號(hào)。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于所述步驟(4)中使用3個(gè)32位鎖存器鎖 存每組中各像素點(diǎn)的M位信號(hào)是指，當(dāng)兩個(gè)M位鎖存器鎖存了第一和第二個(gè)像素點(diǎn)數(shù)據(jù) 后，使用32位鎖存器利用延時(shí)時(shí)1. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第一個(gè)像素的M位 有效數(shù)據(jù)和第二個(gè)像素的低8位有效數(shù)據(jù)；當(dāng)兩個(gè)M位鎖存器鎖存了第二和第三個(gè)像素 點(diǎn)數(shù)據(jù)后，使用另一個(gè)32位鎖存器利用延時(shí)時(shí)2. 5像素周期的4分頻時(shí)鐘信號(hào)鎖存第二個(gè)像素的高16位有效數(shù)據(jù)和第三個(gè)像素的低16位有效數(shù)據(jù)；當(dāng)兩個(gè)M位鎖存器鎖存了第 三和第四個(gè)像素點(diǎn)數(shù)據(jù)后，使用另一個(gè)32位鎖存器利用延時(shí)時(shí)3. 5像素周期的4分頻時(shí)鐘 信號(hào)鎖存第三個(gè)像素的高8位有效數(shù)據(jù)和第四個(gè)像素的M位有效數(shù)據(jù)。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于所述步驟(8)中嵌入式控制器從32位雙 端口 SRAM中讀取數(shù)據(jù)具體是指，32位雙端口 SRAM尋址范圍為2k，等分上下半?yún)^(qū)，使上下 半?yún)^(qū)均可容納一行圖像數(shù)據(jù)；1位計(jì)數(shù)器的輸入為行有效信號(hào)，輸出作為32位雙端口 SRAM 的第10位地址，以決定數(shù)據(jù)是寫入上半?yún)^(qū)還是下半?yún)^(qū)；嵌入式控制器通過(guò)對(duì)行有效信號(hào)的 上升沿進(jìn)行計(jì)數(shù)，以決定從上半?yún)^(qū)還是下半?yún)^(qū)取數(shù)；一旦上半?yún)^(qū)或下半?yún)^(qū)寫入一行數(shù)據(jù)，則 32位嵌入式控制器可以從32位雙端口 SRAM的右端口取出數(shù)據(jù)，暫存入SDRAM中。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于嵌入式控制器從上半?yún)^(qū)取數(shù)時(shí)，系統(tǒng)自 動(dòng)向SRAM下半?yún)^(qū)寫入下一行數(shù)據(jù)；嵌入式控制器從下半?yún)^(qū)取數(shù)時(shí)，系統(tǒng)自動(dòng)向SRAM上半?yún)^(qū) 寫入下一行數(shù)據(jù)；一旦嵌入式控制器檢測(cè)到幀有效信號(hào)結(jié)束，立即對(duì)該幀進(jìn)行數(shù)據(jù)處理和 網(wǎng)絡(luò)傳輸。
全文摘要
本發(fā)明涉及批量圖像數(shù)據(jù)的實(shí)時(shí)處理方法及系統(tǒng)，本發(fā)明的方法是將工業(yè)現(xiàn)場(chǎng)傳輸?shù)臄?shù)據(jù)進(jìn)行信號(hào)轉(zhuǎn)換，得到幀、行有效信號(hào)、像素時(shí)鐘和24位并行圖像數(shù)據(jù)；每行的圖像數(shù)據(jù)按照4個(gè)像素點(diǎn)一組；使用4個(gè)24位鎖存器鎖存每組像素的4個(gè)像素點(diǎn)數(shù)據(jù)；使用3個(gè)32位鎖存器鎖存4個(gè)24位鎖存器中的96位有效數(shù)據(jù)，并傳給3個(gè)32位緩沖器緩存后，上傳給32位雙端口SRAM的左端口，最后由嵌入式控制器從SRAM右端口讀出整行數(shù)據(jù)存入32位SDRAM，組成一幀圖像數(shù)據(jù)后進(jìn)行處理；本發(fā)明通過(guò)硬件電路重新組合像素點(diǎn)的24位數(shù)據(jù)，避免了在32位存儲(chǔ)器中增加高8位的冗余數(shù)據(jù)，減少了每幀圖像的數(shù)據(jù)處理量，大大地提高了批量圖像處理的效率，實(shí)現(xiàn)了批量圖像數(shù)據(jù)的實(shí)時(shí)處理。
文檔編號(hào)G06T1/60GK102117478SQ20111003511
公開(kāi)日2011年7月6日 申請(qǐng)日期2011年2月9日 優(yōu)先權(quán)日2011年2月9日
發(fā)明者張松燦, 張海濤, 張聚偉, 梁云朋, 邱聯(lián)奎 申請(qǐng)人:河南科技大學(xué)