專利名稱：可編程硬加速芯片陣列的制作方法
技術(shù)領(lǐng)域：
此技術(shù)為計(jì)算機(jī)系統(tǒng)架構(gòu)領(lǐng)域。
背景技術(shù)：
此技術(shù)通過設(shè)計(jì)新的計(jì)算機(jī)系統(tǒng)架構(gòu)，提升計(jì)算機(jī)硬件、軟件的運(yùn)作效率。
傳統(tǒng)的計(jì)算機(jī)架構(gòu)，硬件效率飛速增長(zhǎng)，但軟件的效率提升緩慢，限制了計(jì)算機(jī)整體性能的提高。本技術(shù)通過給計(jì)算機(jī)體系結(jié)構(gòu)上增加可編程硬加速芯片陣列，以提升計(jì)算機(jī)的整體性能。

發(fā)明內(nèi)容
本技術(shù)的基本原理在標(biāo)準(zhǔn)的計(jì)算機(jī)架構(gòu)(CPU (運(yùn)算器、控制器)、內(nèi)存、外部存儲(chǔ)器、I/o設(shè)備)的基礎(chǔ)上，在系統(tǒng)總線上增加可編程硬加速芯片陣列模塊結(jié)構(gòu)，對(duì)計(jì)算機(jī)的硬件和軟件進(jìn)行加速，從而提升計(jì)算機(jī)系統(tǒng)的整體性能。技術(shù)構(gòu)架為在標(biāo)準(zhǔn)的計(jì)算機(jī)結(jié)構(gòu)的CPU總線或者系統(tǒng)總線上，增加可編程硬加速芯片陣列總線結(jié)構(gòu)。典型的結(jié)構(gòu)如下I、可編程硬加速芯片陣列總線掛接于計(jì)算機(jī)系統(tǒng)總線上。2、可編程硬加速芯片陣列在I總線上，通過封裝或者擴(kuò)展插槽的模式，加入可編程硬加速芯片陣列。3、可編程加速芯片+可刷新閃存多個(gè)可編程加速芯片+可刷新閃存的結(jié)構(gòu)。每個(gè)芯片可通過刷新對(duì)應(yīng)閃存，實(shí)現(xiàn)對(duì)芯片的動(dòng)態(tài)可編程特性。本技術(shù)系統(tǒng)特點(diǎn)I、兼容目前的計(jì)算機(jī)硬件結(jié)構(gòu)，可以平滑升級(jí)。2、利用可編程芯片模式，可以動(dòng)態(tài)刷新芯片閃存，以適應(yīng)于各種算法的硬加速效倉(cāng)泛。3、多個(gè)芯片，構(gòu)成芯片陣列，針對(duì)不同的算法進(jìn)行獨(dú)立加速。芯片可以獨(dú)立或者組合對(duì)單個(gè)算法進(jìn)行專用加速。


附圖I :加入可編程硬加速芯片陣列體系的計(jì)算機(jī)結(jié)構(gòu)示意圖附圖2 :硬加速芯片陣列典型結(jié)構(gòu)示意圖附圖3 :硬加速芯片陣列對(duì)軟件運(yùn)作的影響圖
具體實(shí)施例方式在標(biāo)準(zhǔn)的計(jì)算機(jī)架構(gòu)的基礎(chǔ)上，在系統(tǒng)總線上增加可編程硬加速芯片模塊結(jié)構(gòu)，對(duì)計(jì)算機(jī)的硬件和軟件進(jìn)行加速.基本結(jié)構(gòu)如下
I、可編程硬加速芯片陣列總線掛接于計(jì)算機(jī)系統(tǒng)總線上。2、可編程硬加速芯片陣列通過直接封裝或者擴(kuò)展插槽的方式，實(shí)現(xiàn)硬加速陣列。運(yùn)作管理方法I、硬件系統(tǒng)加速由硬件管理模塊， 將加速代碼寫入可編程硬加速芯片，獲得硬件體系的優(yōu)化加速。2、軟件系統(tǒng)加速由操作系統(tǒng)管理模塊，將加速代碼寫入可編程硬加速芯片中，獲得軟件硬加速優(yōu)化?；具\(yùn)作模式系統(tǒng)(硬件、軟件)運(yùn)作時(shí)，首先查看是否存在硬加速優(yōu)化模式，如果存在，則利用可編程硬加速芯片進(jìn)行加速。否則，則利用CPU(或標(biāo)準(zhǔn)硬件芯片)進(jìn)行運(yùn)算和數(shù)據(jù)傳輸。典型運(yùn)作案例(本案例僅限于舉例，并不是唯一實(shí)現(xiàn)方式，一切以權(quán)利要求書為準(zhǔn))程序編寫者編寫可以利用可編程硬加速芯片陣列(后面簡(jiǎn)稱芯片陣列)的代碼模塊，通過系統(tǒng)管理程序刷新芯片陣列上某個(gè)芯片的閃存，使此芯片開啟加速功能。當(dāng)硬件或者軟件運(yùn)行時(shí)，首先尋找是否能夠從芯片陣列上獲得加速的入口，如果存在這個(gè)入口，則利用芯片進(jìn)行加速。否則，按照傳統(tǒng)模式運(yùn)行。一個(gè)芯片陣列上可以有多個(gè)可編程的芯片，有通過閃存開啟硬件加速功能的芯片，也有處于待開啟模式的芯片，按照需要進(jìn)行開啟和關(guān)閉。
權(quán)利要求
1.技術(shù)原理為在標(biāo)準(zhǔn)的計(jì)算機(jī)架構(gòu)(CPU(運(yùn)算器、控制器)、內(nèi)存、外部存儲(chǔ)器、I/O設(shè)備)的基礎(chǔ)上，在系統(tǒng)總線上增加可編程硬加速芯片陣列模塊結(jié)構(gòu)，對(duì)計(jì)算機(jī)的硬件和軟件進(jìn)行加速，從而提升計(jì)算機(jī)系統(tǒng)的整體性能。
2.技術(shù)實(shí)現(xiàn)方法為利用技術(shù)特征1，在系統(tǒng)總線上接入可編程硬加速陣列總線，利用封裝或者插槽的方式加入可編程硬加速芯片陣列模塊，利用更新芯片閃存的方法，動(dòng)態(tài)更新芯片功能。
3.如技術(shù)特征1、2所描述，凡利用技術(shù)特征I的原理，以及凡利用技術(shù)特征2所述技術(shù)實(shí)現(xiàn)模式的，都屬于本權(quán)利要求保護(hù)范圍。
全文摘要
本發(fā)明提供的技術(shù)的基本原理在標(biāo)準(zhǔn)的計(jì)算機(jī)架構(gòu)(CPU(運(yùn)算器、控制器)、內(nèi)存、外部存儲(chǔ)器、I/O設(shè)備)的基礎(chǔ)上，在系統(tǒng)總線上增加可編程硬加速芯片陣列模塊結(jié)構(gòu)，對(duì)計(jì)算機(jī)的硬件和軟件進(jìn)行加速，從而提升計(jì)算機(jī)系統(tǒng)的整體性能。
文檔編號(hào)G06F1/16GK102736684SQ20111009236
公開日2012年10月17日 申請(qǐng)日期2011年4月5日 優(yōu)先權(quán)日2011年4月5日
發(fā)明者溫保成 申請(qǐng)人:溫保成