專利名稱：一種基于iic總線的制造信息的獲取方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)領(lǐng)域，特別是涉及一種基于Iic總線的制造信息的獲取方法和設(shè)備。
背景技術(shù)：
IICdnter-Integrated Circuit，雙線串行總線，又稱為I2C)總線是兩線式串行總線，用于連接CPU (Central Processing Unit，中央處理器)及其外圍設(shè)備。IIC總線只需要兩個(gè)線，減少了電路板的空間，降低了芯片管腳的數(shù)量，而且IIC總線支持多主控 (multimastering)，其中任何能夠進(jìn)行發(fā)送和接收的設(shè)備均可以成為主總線；一個(gè)主控能夠控制信號(hào)的傳輸和時(shí)鐘頻率，且在任何時(shí)間點(diǎn)上只能有一個(gè)主控。具體的，IIC總線包括一根SDA(serial data，串行數(shù)據(jù))，一根SCL(serial clock，串行時(shí)鐘)，可發(fā)送和接收數(shù)據(jù)，具有連接簡(jiǎn)單的特點(diǎn)，在電子設(shè)備內(nèi)部芯片互連設(shè)計(jì)中得到廣泛使用。IIC總線在CPU與被控IIC設(shè)備之間、IIC設(shè)備與IIC設(shè)備之間進(jìn)行雙向傳送；CPU和IIC設(shè)備并聯(lián)在IIC總線上，每個(gè)IIC設(shè)備有唯一地址(IIC設(shè)備地址)，同一條IIC總線上的IIC設(shè)備彼此獨(dú)立。如圖1所示的IIC總線數(shù)據(jù)傳輸示意圖，IIC總線傳送數(shù)據(jù)時(shí)，可為以下階段(1) 開(kāi)始階段(START)，SCL為高電平時(shí)，SDA由高電平向低電平跳變，開(kāi)始傳送數(shù)據(jù)。(2)傳輸目標(biāo)IIC設(shè)備地址階段(Calling Address)，傳送目標(biāo)IIC設(shè)備地址以及讀寫標(biāo)識(shí)。(3)應(yīng)答階段(ACK)，接收到目標(biāo)IIC設(shè)備地址后，向發(fā)送數(shù)據(jù)的CPU發(fā)出特定的低電平脈沖，表示已收到數(shù)據(jù)；如果CPU未收到應(yīng)答信號(hào)，則判斷為目標(biāo)IIC設(shè)備不存在或故障。(4)數(shù)據(jù)階段(Data)，如果是CPU寫IIC設(shè)備，則CPU收到ACK后，發(fā)出數(shù)據(jù)；如果是CPU讀IIC設(shè)備， 則IIC設(shè)備送出應(yīng)答后，IIC設(shè)備發(fā)出數(shù)據(jù)。(5)結(jié)束階段(STOP)，SCL為低電平時(shí)，SDA由低電平向高電平跳變，結(jié)束傳送數(shù)據(jù)?，F(xiàn)有技術(shù)中，數(shù)據(jù)通信設(shè)備是IIC總線的主要應(yīng)用領(lǐng)域，CPU通過(guò)IIC總線連接各種 EEPROM(ElectricalIy Erasable Programmable Read-Only Memory，電可擦除只讀存儲(chǔ)器)、RTC (real-time clock實(shí)時(shí)時(shí)鐘)、溫度傳感器(可含有風(fēng)扇控制器)等設(shè)備，EEPROM 是數(shù)據(jù)通信設(shè)備中使用最普遍的IIC設(shè)備。如圖2所示的集中式數(shù)據(jù)通信設(shè)備IIC應(yīng)用示意圖，CPU通過(guò)IIC總線連接各 EEPR0M, 一個(gè)數(shù)據(jù)通信設(shè)備可具有10幾個(gè)EEPROM(分別在主控板、固定業(yè)務(wù)接口、可插拔接口模塊等模塊上)，各EEPROM存儲(chǔ)了所在模塊的廠商制造信息(如主控板EEPROM內(nèi)存儲(chǔ)了主控板的廠商制造信息)。如圖2所示，當(dāng)前設(shè)計(jì)中所有EEPROM均和CPU掛接在一條IIC總線上，所有EEPROM 的訪問(wèn)均需要有CPU參與，所有初始化工作都由運(yùn)行系統(tǒng)啟動(dòng)軟件的CPU來(lái)完成，CPU運(yùn)行系統(tǒng)啟動(dòng)軟件，依次初始化各種硬件和軟件資源，其中初始化讀取EEPROM的廠商制造信息 (系統(tǒng)軟件初始化時(shí)必須要讀取廠商制造信息)，CPU首先通過(guò)與模塊相關(guān)聯(lián)的信號(hào)檢測(cè)模塊的EEPROM是否在位，如果在位，CPU需要通過(guò)IIC總線從不同IIC接口的EEPROM中讀取相應(yīng)的廠商制造信息；對(duì)于有多個(gè)模塊的情況下，會(huì)依次執(zhí)行上述操作。但是，由于EEPROM的訪問(wèn)需要有CPU參與，IIC總線是慢速總線(頻率為 IO-IOOkHz量級(jí))，則CPU讀取廠商制造信息的數(shù)據(jù)量在IO-IOOkByte左右，因此會(huì)導(dǎo)致CPU 讀取廠商制造信息耗時(shí)超過(guò)10s，CPU長(zhǎng)時(shí)間參與EEPROM的廠商制造信息的讀操作，影響數(shù)據(jù)通信設(shè)備的啟動(dòng)速度。

發(fā)明內(nèi)容
本發(fā)明提供一種基于IIC總線的制造信息的獲取方法和設(shè)備，以提高數(shù)據(jù)通信設(shè)備的啟動(dòng)速度。為了達(dá)到上述目的，本發(fā)明提供一種基于雙線串行總線IIC總線的制造信息的獲取方法，IIC總線的一側(cè)連接有數(shù)量不確定的電可擦除只讀存儲(chǔ)器EEPR0M，另一側(cè)連接有 IIC控制設(shè)備，所述EEPROM中存儲(chǔ)有所在模塊的廠商制造信息，該方法包括以下步驟當(dāng)所述IIC控制設(shè)備使用IIC總線檢測(cè)到IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備獲取所述EEPROM的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度；所述IIC控制設(shè)備通過(guò)所述EEPROM 的IIC設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息；所述IIC控制設(shè)備獲取所述EEPROM中存儲(chǔ)的廠商制造信息的過(guò)程獨(dú)立于系統(tǒng)啟動(dòng)軟件，且與系統(tǒng)啟動(dòng)軟件并行執(zhí)行。所述IIC控制設(shè)備使用IIC總線檢測(cè)IIC總線連接的EEPROM在位的過(guò)程，具體為所述IIC控制設(shè)備向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作， 如果指定IIC設(shè)備地址有ACK應(yīng)答，則檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM 在位；如果指定IIC設(shè)備地址沒(méi)有ACK應(yīng)答，則檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEPROM不在位。所述指定IIC 設(shè)備地址包括OxA 1、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF ；所述 IIC控制設(shè)備向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作，具體包括所述Iic控制設(shè)備按照0xAl、0xA3、0xA5、0xA7、0xA9、0xAB、0xAD、0xAF之間的預(yù)定順序向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作。所述IIC控制設(shè)備獲取所述EEPROM的IIC設(shè)備地址的過(guò)程，具體為當(dāng)檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備獲取所述EEPROM的 IIC設(shè)備地址為所述指定IIC設(shè)備地址。所述IIC控制設(shè)備獲取所述EEPROM的廠商制造信息的長(zhǎng)度的過(guò)程，當(dāng)檢測(cè)到指定 IIC設(shè)備地址的IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備通過(guò)讀預(yù)設(shè)字節(jié)的操作獲取所述EEPROM的廠商制造信息的長(zhǎng)度。所述預(yù)設(shè)字節(jié)包括2個(gè)字節(jié)，該2個(gè)字節(jié)為字節(jié)0和字節(jié)1，如果從字節(jié)0讀取到指定標(biāo)識(shí)，則通過(guò)字節(jié)1獲取所述EEPROM的廠商制造信息的長(zhǎng)度；否則，通過(guò)字節(jié)0獲取所述EEPROM的廠商制造信息的長(zhǎng)度。所述IIC控制設(shè)備通過(guò)所述EEPROM的IIC設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息，之后還包括所述IIC控制設(shè)備將所述廠商制造信息存儲(chǔ)到內(nèi)部隨機(jī)存取存儲(chǔ)器RAM或系統(tǒng)內(nèi)存中；以用于當(dāng)CPU需要獲知所述廠商制造信息時(shí)，到所述內(nèi)部RAM或系統(tǒng)內(nèi)存中讀取所述廠商制造信息。
6
所述IIC控制設(shè)備集成在復(fù)雜可編程邏輯器件CPLD或現(xiàn)場(chǎng)可編程門陣列FPGA 中，所述IIC控制設(shè)備獨(dú)立于運(yùn)行系統(tǒng)啟動(dòng)軟件的CPU ；或者，所述IIC控制設(shè)備集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核中，該核獨(dú)立于多核CPU中運(yùn)行系統(tǒng)啟動(dòng)軟件的核。本發(fā)明提供一種雙線串行總線IIC控制設(shè)備，IIC總線的一側(cè)連接有數(shù)量不確定的電可擦除只讀存儲(chǔ)器EEPR0M，另一側(cè)連接有所述IIC控制設(shè)備，所述EEPROM中存儲(chǔ)有所在模塊的廠商制造信息，該設(shè)備包括=EEPROM在位檢測(cè)子模塊，用于使用IIC總線檢測(cè)IIC 總線連接的EEPROM的在位情況；核心控制子模塊，用于當(dāng)檢測(cè)到IIC總線連接的EEPROM在位時(shí)，獲取所述EEPROM的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度，并通過(guò)所述EEPROM的IIC 設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息；獲取所述EEPROM中存儲(chǔ)的廠商制造信息的過(guò)程獨(dú)立于系統(tǒng)啟動(dòng)軟件，且與系統(tǒng)啟動(dòng)軟件并行執(zhí)行。所述EEPROM在位檢測(cè)子模塊，具體用于向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作，如果指定IIC設(shè)備地址有ACK應(yīng)答，檢測(cè)到指定IIC設(shè)備地址的 IIC總線連接的EEPROM在位；如果指定IIC設(shè)備地址沒(méi)有ACK應(yīng)答，檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM不在位。所述指定IIC 設(shè)備地址包括OxA 1、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF ；所述 EEPROM 在位檢測(cè)子模塊，進(jìn)一步用于按照 OxAl、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF 之間的預(yù)定順序向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作。所述核心控制子模塊，具體用于當(dāng)檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEPROM在位時(shí)，獲取所述EEPROM的IIC設(shè)備地址為所述指定IIC設(shè)備地址。所述核心控制子模塊，具體用于當(dāng)檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEPROM在位時(shí)，通過(guò)讀預(yù)設(shè)字節(jié)的操作獲取所述EEPROM的廠商制造信息的長(zhǎng)度。所述預(yù)設(shè)字節(jié)包括2個(gè)字節(jié)，該2個(gè)字節(jié)為字節(jié)0和字節(jié)1，如果從字節(jié)0讀取到指定標(biāo)識(shí)，則通過(guò)字節(jié)1獲取所述EEPROM的廠商制造信息的長(zhǎng)度；否則，通過(guò)字節(jié)0獲取所述EEPROM的廠商制造信息的長(zhǎng)度。該IIC控制設(shè)備還包括內(nèi)部RAM和系統(tǒng)內(nèi)存訪問(wèn)子模塊；所述核心控制子模塊， 還用于將所述廠商制造信息存儲(chǔ)到內(nèi)部RAM或通過(guò)系統(tǒng)內(nèi)存訪問(wèn)子模塊將所述廠商制造信息存儲(chǔ)到系統(tǒng)內(nèi)存中；所述內(nèi)部RAM，用于保存廠商制造信息，以用于當(dāng)CPU需要獲知所述廠商制造信息時(shí)，到所述內(nèi)部RAM中讀取所述廠商制造信息；所述系統(tǒng)內(nèi)存訪問(wèn)子模塊， 用于將所述廠商制造信息存儲(chǔ)到系統(tǒng)內(nèi)存，以用于當(dāng)CPU需要獲知所述廠商制造信息時(shí)， 到所述系統(tǒng)內(nèi)存中讀取所述廠商制造信息。所述IIC控制設(shè)備集成在復(fù)雜可編程邏輯器件CPLD或現(xiàn)場(chǎng)可編程門陣列FPGA 中，所述IIC控制設(shè)備獨(dú)立于運(yùn)行系統(tǒng)啟動(dòng)軟件的CPU ；或者，所述IIC控制設(shè)備集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核中，該核獨(dú)立于多核CPU中運(yùn)行系統(tǒng)啟動(dòng)軟件的核。與現(xiàn)有技術(shù)相比，本發(fā)明至少具有以下優(yōu)點(diǎn)可獨(dú)立于系統(tǒng)啟動(dòng)軟件來(lái)自動(dòng)學(xué)習(xí) IIC總線上各EEPROM是否在位，以及EEPROM的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度，從而可自動(dòng)讀取廠商制造信息；CPU運(yùn)行系統(tǒng)啟動(dòng)軟件不再直接從慢速EEPROM中讀取制造信息，而是從高速的內(nèi)部RAM或系統(tǒng)內(nèi)存中讀取廠商制造信息，縮短數(shù)據(jù)通信設(shè)備啟動(dòng)時(shí)間。


圖1是現(xiàn)有技術(shù)中IIC總線數(shù)據(jù)傳輸示意圖；圖2是現(xiàn)有技術(shù)中集中式數(shù)據(jù)通信設(shè)備IIC應(yīng)用示意圖；圖3是本發(fā)明中IIC控制設(shè)備集成在邏輯芯片或FPGA上的示意圖；圖4是本發(fā)明中IIC控制設(shè)備集成在多核CPU的一個(gè)核上的示意圖；圖5是本發(fā)明提供的一種基于IIC總線的制造信息的處理方法流程圖；圖6是現(xiàn)有技術(shù)中EEPROM的IIC設(shè)備地址組成示意圖；圖7是現(xiàn)有技術(shù)中字節(jié)0用于保存有效廠商制造信息長(zhǎng)度的示意圖；圖8是現(xiàn)有技術(shù)中字節(jié)1用于保存EEPROM總?cè)萘康氖疽鈭D；圖9是本發(fā)明提供的一種IIC控制設(shè)備結(jié)構(gòu)示意圖。
具體實(shí)施例方式本發(fā)明提供一種基于IIC總線的制造信息的獲取方法，針對(duì)讀取EEPROM的廠商制造信息導(dǎo)致數(shù)據(jù)通信設(shè)備啟動(dòng)速度慢的問(wèn)題，通過(guò)自動(dòng)加載廠商制造信息，使得廠商制造信息的獲取獨(dú)立于CPU系統(tǒng)軟件，提高數(shù)據(jù)通信設(shè)備的啟動(dòng)速度。本發(fā)明中，針對(duì)數(shù)據(jù)通信設(shè)備，IIC總線的一側(cè)連接有數(shù)量不確定的EEPR0M(該 EEPROM為IIC設(shè)備，且IIC總線最多連接8個(gè)EEPR0M，但每個(gè)EEPROM是否在位不確定，因此 EEPROM數(shù)量不確定)，另一側(cè)連接有IIC控制設(shè)備。該IIC控制設(shè)備可集成在CPLD (Complex Programmable Logic Device，復(fù)雜可編程邏輯器件)或 FPGA (Field-Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列)中，且獨(dú)立于運(yùn)行系統(tǒng)啟動(dòng)軟件的CPU ；也可集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核中，且該核獨(dú)立于多核CPU中運(yùn)行系統(tǒng)啟動(dòng)軟件的核。如圖 3所示的IIC控制設(shè)備集成在CPLD或FPGA的示意圖、以及圖4所示的IIC控制設(shè)備集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核中的示意圖。需要注意的是，本發(fā)明中需要改變現(xiàn)有的IIC總線連接方式，當(dāng)IIC控制設(shè)備集成在CPLD或FPGA時(shí)，將IIC總線一側(cè)連接在IIC設(shè)備的EEPROM上，另一側(cè)連接在集成有IIC 控制設(shè)備的CPLD或FPGA上。當(dāng)IIC控制設(shè)備集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核時(shí)，將IIC總線一側(cè)連接在IIC設(shè)備的EEPROM上，另一側(cè)連接在集成有IIC控制設(shè)備的非運(yùn)行系統(tǒng)啟動(dòng)軟件的核上。本發(fā)明中，該EEPROM中存儲(chǔ)有所在模塊的廠商制造信息，該廠商制造信息包括但不限于廠商名稱、序列號(hào)、出廠日期、編碼信息、校驗(yàn)碼信息等。以圖3和圖4所示的場(chǎng)景為例，模塊的EEPROM包括但不限于內(nèi)存條EEPR0M、主控板EEPR0M、光模塊EEPROM和接口卡EEPR0M，即內(nèi)存條EEPROM中存儲(chǔ)了內(nèi)存條的廠商制造信息，主控板EEPROM中存儲(chǔ)了主控板的廠商制造信息，光模塊EEPROM存儲(chǔ)了光模塊的廠商制造信息，接口卡EEPROM中存儲(chǔ)了接口卡的廠商制造信息。如圖5所示，該基于IIC總線的制造信息的獲取方法包括以下步驟步驟501，IIC控制設(shè)備使用IIC總線(即不需要通過(guò)其他信號(hào))檢測(cè)IIC總線連接的EEPROM是否在位，如果是，執(zhí)行步驟502，否則，繼續(xù)執(zhí)行步驟501，一直到IIC總線連接的所有EEPROM檢測(cè)完成。實(shí)際應(yīng)用中，一根IIC總線可連接8個(gè)EEPR0M，當(dāng)需要連接更多的EEPROM時(shí)，可通過(guò)多根IIC總線來(lái)實(shí)現(xiàn)，每根IIC總線的處理過(guò)程相同，以一根IIC總線最多連接8個(gè)EEPROM為例進(jìn)行說(shuō)明。具體的，考慮到IIC接口 EEPROM的IIC設(shè)備地址位于固定的位置，通過(guò)結(jié)合IIC傳輸ACK的基本約束條件，IIC控制設(shè)備可向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址(該讀操作起始地址為約定地址，如約定讀操作起始地址為0地址)開(kāi)始讀預(yù)設(shè)字節(jié)(如2Bytes) 的操作，如果指定IIC設(shè)備地址有ACK應(yīng)答，則檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEPROM在位；如果指定IIC設(shè)備地址沒(méi)有ACK應(yīng)答，則檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM不在位。需要注意的是，該指定IIC設(shè)備地址包括0χΑ1、0χΑ3、0χΑ5、0χΑ7、0χΑ9、0χΑΒ、 OxAD、OxAF,即 IIC 控制設(shè)備可按照 OxAl、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF之間的預(yù)定順序向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作；實(shí)際應(yīng)用中只要向上述8個(gè)IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作即可，執(zhí)行順序可根據(jù)實(shí)際需要選擇。以預(yù)定順序?yàn)橐来蜗騉xA 1、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF 的IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作為例，則本步驟包括IIC控制設(shè)備向OxAl的IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作，如果沒(méi)有ACK應(yīng)答，指定IIC設(shè)備地址OxAl的IIC總線連接的EEPROM不在位，向0xA3 的IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作；如果有ACK應(yīng)答，指定IIC 設(shè)備地址OxAl的IIC總線連接的EEPROM在位，執(zhí)行后續(xù)步驟502-505，在后續(xù)步驟502-505 執(zhí)行完成后，向0xA3的IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作；以此類推，一直到OxAF的IIC設(shè)備地址的操作執(zhí)行完成，本發(fā)明中不再贅述。步驟502，在檢測(cè)到IIC總線連接的EEPROM在位的同時(shí)，IIC控制設(shè)備獲取EEPROM 的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度。需要注意的是，為了讀取EEPROM中存儲(chǔ)的廠商制造信息，需要獲得EEPROM的IIC 設(shè)備地址、廠商制造信息的長(zhǎng)度、讀操作起始地址。讀操作起始地址為約定地址(如約定讀操作起始地址為0地址)；EEPROM的IIC設(shè)備地址取決于數(shù)據(jù)通信設(shè)備的硬件設(shè)計(jì)，無(wú)法統(tǒng)一約定；廠商制造信息的長(zhǎng)度也取決于具體IIC設(shè)備的應(yīng)用(各IIC設(shè)備的廠商制造信息可不相同)，無(wú)法統(tǒng)一約定；因此IIC控制設(shè)備需要獲取EEPROM的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度。如圖6所示的EEPROM的IIC設(shè)備地址的組成示意圖，高4bit的OblOlO是IIC接口 EEPROM的統(tǒng)一標(biāo)識(shí)；中間!Bbit是硬件設(shè)計(jì)時(shí)規(guī)定的片選信號(hào)(取值是0-7，即一條IIC 總線上最多只能有8個(gè)EEPR0M，連接更多的EEPROM時(shí)需要多條IIC總線)，硬件連線設(shè)計(jì)時(shí)，需要為不同的IIC接口的EEPROM分配不同的片選信號(hào)，最后Ibit是讀寫標(biāo)識(shí)(當(dāng)為1 時(shí)為讀操作，為0時(shí)為寫操作)。當(dāng)片選信號(hào)設(shè)置為000時(shí)，則EEPROM的IIC設(shè)備地址為 OxAl,當(dāng)片選信號(hào)設(shè)置為001時(shí)，則EEPROM的IIC設(shè)備地址為0xA3，以此類推。為了獲得EEPROM的IIC設(shè)備地址，當(dāng)檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEPROM在位的同時(shí)，則IIC控制設(shè)備獲取IIC設(shè)備地址為指定IIC設(shè)備地址。例如，當(dāng)指定 IIC設(shè)備地址OxAl的IIC總線連接的EEPROM在位時(shí)，則IIC設(shè)備地址為OxAl。為了獲得廠商制造信息的長(zhǎng)度，當(dāng)檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEPROM在位的同時(shí)，則IIC控制設(shè)備通過(guò)讀預(yù)設(shè)字節(jié)的操作獲取EEPROM的廠商制造信息的長(zhǎng)度；預(yù)設(shè)字節(jié)包括2個(gè)字節(jié)，該2個(gè)字節(jié)為字節(jié)0和字節(jié)1，如果從字節(jié)0讀取到指定標(biāo)
9識(shí)(如標(biāo)識(shí)0)，則通過(guò)字節(jié)1獲取EEPROM的廠商制造信息的長(zhǎng)度；否則，通過(guò)字節(jié)0獲取 EEPROM的廠商制造信息的長(zhǎng)度。具體的，本發(fā)明中可擴(kuò)展現(xiàn)有SPDGerial Presence Detect，存在的串行檢測(cè))規(guī)范的方法來(lái)獲得廠商制造信息的長(zhǎng)度。現(xiàn)有DDR(Double Data Rate，雙倍速率) SDRAM (Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的 SPD 是一種IIC接口的EEPR0M，用于存放DDRSDRAM的廠商建議配置信息，如表1所示。對(duì)于字節(jié)0，用于保存EEPROM的廠商制造信息的長(zhǎng)度，如圖7所示的保存EEPROM的廠商制造信息的長(zhǎng)度的示意圖；對(duì)于字節(jié)1，用于保存EEPROM總?cè)萘?，如圖8所示的保存EEPROM總?cè)萘康氖疽鈭D。表 權(quán)利要求
1.一種基于雙線串行總線IIC總線的制造信息的獲取方法，IIC總線的一側(cè)連接有數(shù)量不確定的電可擦除只讀存儲(chǔ)器EEPR0M，另一側(cè)連接有IIC控制設(shè)備，所述EEPROM中存儲(chǔ)有所在模塊的廠商制造信息，其特征在于，該方法包括以下步驟當(dāng)所述IIC控制設(shè)備使用IIC總線檢測(cè)到IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備獲取所述EEPROM的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度；所述IIC控制設(shè)備通過(guò)所述EEPROM的IIC設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息；所述IIC控制設(shè)備獲取所述EEPROM中存儲(chǔ)的廠商制造信息的過(guò)程獨(dú)立于系統(tǒng)啟動(dòng)軟件，且與系統(tǒng)啟動(dòng)軟件并行執(zhí)行。
2.如權(quán)利要求1所述的方法，其特征在于，所述IIC控制設(shè)備使用IIC總線檢測(cè)IIC總線連接的EEPROM在位的過(guò)程，具體為所述IIC控制設(shè)備向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作，如果指定IIC設(shè)備地址有ACK應(yīng)答，則檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的 EEraOM在位；如果指定IIC設(shè)備地址沒(méi)有ACK應(yīng)答，則檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM不在位。
3.如權(quán)利要求2所述的方法，其特征在于，所述指定IIC設(shè)備地址包括0XA1、0XA3、 0xA5、0xA7、0xA9、OxAB、OxAD、OxAF ；所述IIC控制設(shè)備向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作，具體包括所述IIC控制設(shè)備按照OxAl、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF之間的預(yù)定順序向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作。
4.如權(quán)利要求2或3所述的方法，其特征在于，所述IIC控制設(shè)備獲取所述EEPROM的 IIC設(shè)備地址的過(guò)程，具體為當(dāng)檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備獲取所述EEPROM的IIC設(shè)備地址為所述指定IIC設(shè)備地址。
5.如權(quán)利要求2或3所述的方法，其特征在于，所述IIC控制設(shè)備獲取所述EEPROM的廠商制造信息的長(zhǎng)度的過(guò)程，具體為當(dāng)檢測(cè)到指定Iic設(shè)備地址的IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備通過(guò)讀預(yù)設(shè)字節(jié)的操作獲取所述EEPROM的廠商制造信息的長(zhǎng)度。
6.如權(quán)利要求5所述的方法，其特征在于，所述預(yù)設(shè)字節(jié)包括2個(gè)字節(jié)，該2個(gè)字節(jié)為字節(jié)0和字節(jié)1，如果從字節(jié)0讀取到指定標(biāo)識(shí)，則通過(guò)字節(jié)1獲取所述EEPROM的廠商制造信息的長(zhǎng)度；否則，通過(guò)字節(jié)0獲取所述EEPROM的廠商制造信息的長(zhǎng)度。
7.如權(quán)利要求1所述的方法，其特征在于，所述IIC控制設(shè)備通過(guò)所述EEPROM的IIC 設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息，之后還包括所述IIC控制設(shè)備將所述廠商制造信息存儲(chǔ)到內(nèi)部隨機(jī)存取存儲(chǔ)器RAM或系統(tǒng)內(nèi)存中；以用于當(dāng)CPU需要獲知所述廠商制造信息時(shí)，到所述內(nèi)部RAM或系統(tǒng)內(nèi)存中讀取所述廠商制造信息。
8.如權(quán)利要求1所述的方法，其特征在于，所述IIC控制設(shè)備集成在復(fù)雜可編程邏輯器件CPLD或現(xiàn)場(chǎng)可編程門陣列FPGA中，所述IIC控制設(shè)備獨(dú)立于運(yùn)行系統(tǒng)啟動(dòng)軟件的CPU ； 或者，所述IIC控制設(shè)備集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核中，該核獨(dú)立于多核CPU中運(yùn)行系統(tǒng)啟動(dòng)軟件的核。
9.一種雙線串行總線IIC控制設(shè)備，IIC總線的一側(cè)連接有數(shù)量不確定的電可擦除只讀存儲(chǔ)器EEPR0M，另一側(cè)連接有所述IIC控制設(shè)備，所述EEPROM中存儲(chǔ)有所在模塊的廠商制造信息，其特征在于，該設(shè)備包括EEPROM在位檢測(cè)子模塊，用于使用IIC總線檢測(cè)IIC總線連接的EEPROM的在位情況；核心控制子模塊，用于當(dāng)檢測(cè)到IIC總線連接的EEPROM在位時(shí)，獲取所述EEPROM的 IIC設(shè)備地址和廠商制造信息的長(zhǎng)度，并通過(guò)所述EEPROM的IIC設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息；獲取所述EEPROM中存儲(chǔ)的廠商制造信息的過(guò)程獨(dú)立于系統(tǒng)啟動(dòng)軟件，且與系統(tǒng)啟動(dòng)軟件并行執(zhí)行。
10.如權(quán)利要求9所述的IIC控制設(shè)備，其特征在于，所述EEPROM在位檢測(cè)子模塊，具體用于向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作，如果指定IIC設(shè)備地址有ACK應(yīng)答，檢測(cè)到指定IIC設(shè)備地址的IIC 總線連接的EEPROM在位；如果指定IIC設(shè)備地址沒(méi)有ACK應(yīng)答，檢測(cè)到指定IIC設(shè)備地址的IIC總線連接的EEPROM不在位。
11.如權(quán)利要求10所述的IIC控制設(shè)備，其特征在于，所述指定IIC設(shè)備地址包括 OxA1、0xA3、0xA5、0xA7、0xA9、OxAB、OxAD、OxAF ；所述EEPROM在位檢測(cè)子模塊，進(jìn)一步用于按照OxA 1、0xA3、0xA5、0xA7、0xA9、OxAB、 OxAD.OxAF之間的預(yù)定順序向指定IIC設(shè)備地址執(zhí)行從讀操作起始地址開(kāi)始讀預(yù)設(shè)字節(jié)的操作。
12.如權(quán)利要求10或11所述的IIC控制設(shè)備，其特征在于，所述核心控制子模塊，具體用于當(dāng)檢測(cè)到指定Iic設(shè)備地址的IIC總線連接的EEPROM 在位時(shí)，獲取所述EEPROM的IIC設(shè)備地址為所述指定IIC設(shè)備地址。
13.如權(quán)利要求10或11所述的IIC控制設(shè)備，其特征在于，所述核心控制子模塊，具體用于當(dāng)檢測(cè)到指定Iic設(shè)備地址的IIC總線連接的EEPROM 在位時(shí)，通過(guò)讀預(yù)設(shè)字節(jié)的操作獲取所述EEPROM的廠商制造信息的長(zhǎng)度。
14.如權(quán)利要求13所述的IIC控制設(shè)備，其特征在于，所述預(yù)設(shè)字節(jié)包括2個(gè)字節(jié)，該 2個(gè)字節(jié)為字節(jié)0和字節(jié)1，如果從字節(jié)0讀取到指定標(biāo)識(shí)，則通過(guò)字節(jié)1獲取所述EEPROM 的廠商制造信息的長(zhǎng)度；否則，通過(guò)字節(jié)0獲取所述EEPROM的廠商制造信息的長(zhǎng)度。
15.如權(quán)利要求9所述的IIC控制設(shè)備，其特征在于，該IIC控制設(shè)備還包括內(nèi)部RAM 和系統(tǒng)內(nèi)存訪問(wèn)子模塊；所述核心控制子模塊，還用于將所述廠商制造信息存儲(chǔ)到內(nèi)部RAM或通過(guò)系統(tǒng)內(nèi)存訪問(wèn)子模塊將所述廠商制造信息存儲(chǔ)到系統(tǒng)內(nèi)存中；所述內(nèi)部RAM，用于保存廠商制造信息，以用于當(dāng)CPU需要獲知所述廠商制造信息時(shí)， 到所述內(nèi)部RAM中讀取所述廠商制造信息；所述系統(tǒng)內(nèi)存訪問(wèn)子模塊，用于將所述廠商制造信息存儲(chǔ)到系統(tǒng)內(nèi)存，以用于當(dāng)CPU需要獲知所述廠商制造信息時(shí)，到所述系統(tǒng)內(nèi)存中讀取所述廠商制造信息。
16.如權(quán)利要求9所述的IIC控制設(shè)備，其特征在于，所述IIC控制設(shè)備集成在復(fù)雜可編程邏輯器件CPLD或現(xiàn)場(chǎng)可編程門陣列FPGA中，所述IIC控制設(shè)備獨(dú)立于運(yùn)行系統(tǒng)啟動(dòng)軟件的CPU ；或者，所述IIC控制設(shè)備集成在多核CPU中非運(yùn)行系統(tǒng)啟動(dòng)軟件的一個(gè)核中，該核獨(dú)立于多核CPU中運(yùn)行系統(tǒng)啟動(dòng)軟件的核。
全文摘要
本發(fā)明公開(kāi)了一種基于IIC總線的制造信息的獲取方法和設(shè)備，該方法包括當(dāng)IIC控制設(shè)備使用IIC總線檢測(cè)到IIC總線連接的EEPROM在位時(shí)，所述IIC控制設(shè)備獲取所述EEPROM的IIC設(shè)備地址和廠商制造信息的長(zhǎng)度；所述IIC控制設(shè)備通過(guò)所述EEPROM的IIC設(shè)備地址、讀操作起始地址和廠商制造信息的長(zhǎng)度獲取所述EEPROM中存儲(chǔ)的廠商制造信息。本發(fā)明中，縮短數(shù)據(jù)通信設(shè)備啟動(dòng)時(shí)間。
文檔編號(hào)G06F9/445GK102169463SQ20111010835
公開(kāi)日2011年8月31日 申請(qǐng)日期2011年4月28日 優(yōu)先權(quán)日2011年4月28日
發(fā)明者張穎, 李星爽, 段琳, 趙志宇, 錢嘉林 申請(qǐng)人:杭州華三通信技術(shù)有限公司