專利名稱：Pci學(xué)業(yè)數(shù)據(jù)挖掘芯片及其運(yùn)行方法
技術(shù)領(lǐng)域：
本發(fā)明屬于PCI芯片，特別涉及一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片及其運(yùn)行方法。
背景技術(shù)：
學(xué)業(yè)數(shù)據(jù)挖掘是以區(qū)域或?qū)W校學(xué)生考試成績、在線測試及作業(yè)數(shù)據(jù)為藍(lán)本，進(jìn)行知識(shí)點(diǎn)的關(guān)聯(lián)規(guī)則挖掘以及學(xué)生知識(shí)結(jié)構(gòu)相關(guān)性分析，為區(qū)域教育、學(xué)校、教師和學(xué)生的學(xué)業(yè)診斷及教學(xué)效果評(píng)價(jià)提供診斷與評(píng)價(jià)模型。理論依據(jù)認(rèn)知神經(jīng)科學(xué)與學(xué)習(xí)理論認(rèn)為學(xué)科知識(shí)是知識(shí)點(diǎn)及其相互關(guān)系的集合，這種集合被稱為“知識(shí)空間”，知識(shí)空間中知識(shí)點(diǎn)之間的相互關(guān)系需要通過關(guān)聯(lián)規(guī)則挖掘來建立。而學(xué)生對知識(shí)點(diǎn)及其相互關(guān)系的認(rèn)識(shí)是一個(gè)動(dòng)態(tài)的集合，這種集合被稱為“知識(shí)狀態(tài)”P = P(t)，同一個(gè)年齡段的學(xué)生的“知識(shí)狀態(tài)”是可以分類的，用數(shù)據(jù)挖掘就可以對學(xué)生的知識(shí)狀態(tài)進(jìn)行分類。學(xué)生或?qū)W生群的“知識(shí)狀態(tài)”和“知識(shí)空間”進(jìn)行比對就能夠找出學(xué)生或?qū)W生群的“知識(shí)缺陷”，這樣就能準(zhǔn)確地對區(qū)域教育、學(xué)校、教師和學(xué)生的學(xué)習(xí)及教學(xué)效果進(jìn)行診斷、評(píng)價(jià)和預(yù)警。嵌入式系統(tǒng)是軟件和硬件的綜合體，還可以涵蓋機(jī)械等附屬裝置。目前國內(nèi)一個(gè)普遍被認(rèn)同的定義是以應(yīng)用為中心、以計(jì)算機(jī)技術(shù)為基礎(chǔ)、軟件硬件可裁剪、適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)。學(xué)業(yè)數(shù)據(jù)挖掘的最大客戶為學(xué)校，絕大部分學(xué)校的服務(wù)器會(huì)部署多個(gè)應(yīng)用系統(tǒng)，用軟件實(shí)現(xiàn)的數(shù)據(jù)挖掘?qū)Ψ?wù)器CPU、內(nèi)存資源的要求很高，運(yùn)行時(shí)其他應(yīng)用程序基本就不能運(yùn)行了。這對于學(xué)業(yè)數(shù)據(jù)挖掘與應(yīng)用在中小學(xué)的推廣是一個(gè)很大的瓶頸。

發(fā)明內(nèi)容
本發(fā)明目的為提供一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片及其運(yùn)行方法，該芯片及其運(yùn)行方法能大幅降低學(xué)業(yè)數(shù)據(jù)挖掘應(yīng)用對服務(wù)器CPU及內(nèi)存資源的占用，使得學(xué)業(yè)數(shù)據(jù)挖掘應(yīng)用和其他應(yīng)用程序能同時(shí)流暢運(yùn)行。本發(fā)明的技術(shù)方案如下一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片，包括FPGA開發(fā)板和DSP芯片，所述FPGA開發(fā)板上設(shè)有PCI總線接口模塊、DMA控制模塊，實(shí)現(xiàn)通過PCI總線從主機(jī)內(nèi)存中直接讀取數(shù)據(jù)，以及向內(nèi)存寫入數(shù)據(jù)，所述FPGA開發(fā)板上還設(shè)有雙口 RAM模塊、EPCS控制器，所述雙口 RAM模塊通過EMIF接口與DSP芯片通信連接。所述DSP芯片與FPGA開發(fā)板連接同連接于一個(gè)電源，所述FPGA開發(fā)板上還設(shè)有定時(shí)器，所述DSP還連接有外擴(kuò)FLASH。FPGA開發(fā)板的初始化以及內(nèi)部定時(shí)器的設(shè)置，開啟定時(shí)中斷啟動(dòng)數(shù)據(jù)的讀取，然后對應(yīng)雙口 RAM模塊的標(biāo)志位置位中等待DSP芯片的讀??；FPGA開發(fā)板接收DSP芯片解算完成后將結(jié)果存入雙口 RAM模塊的標(biāo)志區(qū)域的中斷信號(hào)，F(xiàn)PGA開發(fā)板響應(yīng)中斷從雙口 RAM模塊中讀取解算結(jié)果，然后通過PCI總線接口模塊將數(shù)據(jù)發(fā)送給主機(jī)。
DSP芯片讀取待處理數(shù)據(jù)，DSP芯片通過EMIF接口從雙口 RAM的指定區(qū)域讀取數(shù)據(jù).首先讀取標(biāo)志數(shù)據(jù)，如果有新的數(shù)據(jù)寫入，則從標(biāo)志數(shù)據(jù)中給出的地址讀取數(shù)據(jù)；學(xué)業(yè)數(shù)據(jù)挖掘解算程序調(diào)用；解算后的數(shù)據(jù)寫入雙口 RAM模塊并向FPGA發(fā)中斷。本發(fā)明的技術(shù)效果在于學(xué)業(yè)數(shù)據(jù)挖掘用軟件實(shí)現(xiàn)，其大數(shù)據(jù)量的讀取與存儲(chǔ)，以及大負(fù)荷的數(shù)據(jù)處理工作，是消耗CPU及內(nèi)存資源的根本原因，本案解決這個(gè)問題的思路是將原來用軟件實(shí)現(xiàn)的數(shù)據(jù)存取及處理邏輯，用一塊PCI卡獨(dú)立實(shí)現(xiàn)，這塊PCI卡的核心是PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片。


圖I為本發(fā)明所述PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片結(jié)構(gòu)示意圖。 圖2為本發(fā)明所述FPGA開發(fā)板程序運(yùn)行流程圖。圖3為本發(fā)明所述DSP芯片運(yùn)行流程圖。
具體實(shí)施例方式以下結(jié)合附圖對本發(fā)明做進(jìn)一步說明。如圖I所示，一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片，包括FPGA開發(fā)板和DSP芯片，所述FPGA開發(fā)板上設(shè)有PCI總線接口模塊、DMA控制模塊，實(shí)現(xiàn)通過PCI總線從主機(jī)內(nèi)存中直接讀取數(shù)據(jù)，以及向內(nèi)存寫入數(shù)據(jù)，所述FPGA開發(fā)板上還設(shè)有雙口 RAM模塊、EPCS控制器，所述雙口 RAM模塊通過EMIF接口與DSP芯片通信連接。關(guān)于雙口 RAM模塊由于FPGA開發(fā)板在硬件設(shè)計(jì)上的靈活性，在其內(nèi)部構(gòu)建一個(gè)雙口 RAM的模塊，作為FPGA與DSP數(shù)據(jù)交換的緩沖。雙口 RAM具有通訊速度快、實(shí)時(shí)性強(qiáng)、接口比較簡單的特點(diǎn)，兩邊CPU都可進(jìn)行主動(dòng)數(shù)據(jù)傳輸。雙口 RAM的存儲(chǔ)空間分為兩個(gè)部分，分別處理1)FPGA向RAM中寫入待處理數(shù)據(jù)，由DSP讀出；2)DSP向中RAM寫入解算后數(shù)據(jù)由FPGA讀出。關(guān)于EPCS控制器FPGA配置數(shù)據(jù)和NiosII程序都存放在EPCS器件中，NiosII通過執(zhí)行EPCS控制器的片內(nèi)ROM中的代碼，把EPCS中的程序搬到RAM中執(zhí)行。DSP從RAM中讀出數(shù)據(jù)后，需要進(jìn)行大數(shù)據(jù)量的計(jì)算并要求較高的精度，因此用一塊具有高速的浮點(diǎn)運(yùn)算性能的DSP6722完成系統(tǒng)數(shù)據(jù)的解算；結(jié)算的結(jié)果寫入RAM，由FPGA讀出并通過PCI總線寫入內(nèi)存，DSP6722片上具有128K的RAM空間，已經(jīng)滿足程序運(yùn)行的需求，本案用外擴(kuò)FLASH來實(shí)現(xiàn)系統(tǒng)掉電后程序的儲(chǔ)存。如圖2所示，F(xiàn)PGA開發(fā)板的初始化以及內(nèi)部定時(shí)器的設(shè)置，開啟定時(shí)中斷啟動(dòng)數(shù)據(jù)的讀取，然后對應(yīng)雙口 RAM模塊的標(biāo)志位置位中等待DSP芯片的讀??；FPGA開發(fā)板接收DSP芯片解算完成后將結(jié)果存入雙口 RAM模塊的標(biāo)志區(qū)域的中斷信號(hào)，F(xiàn)PGA開發(fā)板響應(yīng)中斷從雙口 RAM模塊中讀取解算結(jié)果，然后通過PCI總線接口模塊將數(shù)據(jù)發(fā)送給主機(jī)。如圖3所示，DSP運(yùn)行方法DSP芯片是整個(gè)系統(tǒng)的運(yùn)算核心，讀取待處理數(shù)據(jù)，DSP通過EMIF接口從雙口 RAM的指定區(qū)域讀取數(shù)據(jù).首先讀取標(biāo)志數(shù)據(jù)，如果有新的數(shù)據(jù)寫入，則從標(biāo)志數(shù)據(jù)中給出的地址讀取數(shù)據(jù)；學(xué)業(yè)數(shù)據(jù)挖掘解算程序調(diào)用；解算后的數(shù)據(jù)寫入雙口 RAM并向FPGA發(fā)中斷。
權(quán)利要求
1.一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片，其特征在于包括FPGA開發(fā)板和DSP芯片，所述FPGA開發(fā)板上設(shè)有PCI總線接口模塊、DMA控制模塊，實(shí)現(xiàn)通過PCI總線從主機(jī)內(nèi)存中直接讀取數(shù)據(jù)，以及向內(nèi)存寫入數(shù)據(jù)，所述FPGA開發(fā)板上還設(shè)有雙口 RAM模塊、EPCS控制器，所述雙口 RAM模塊通過EMIF接口與DSP芯片通信連接。
2.根據(jù)權(quán)利要求I所述的PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片，其特征在于所述DSP芯片與FPGA開發(fā)板連接同連接于一個(gè)電源，所述FPGA開發(fā)板上還設(shè)有定時(shí)器，所述DSP還連接有外擴(kuò)FLASH。
3.如權(quán)利要求I所述的一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片的運(yùn)行方法，其特征在于FPGA開發(fā)板的初始化以及內(nèi)部定時(shí)器的設(shè)置，開啟定時(shí)中斷啟動(dòng)數(shù)據(jù)的讀取，然后對應(yīng)雙口 RAM模塊的標(biāo)志位置位中等待DSP芯片的讀??；FPGA開發(fā)板接收DSP芯片解算完成后將結(jié)果存入雙口 RAM模塊的標(biāo)志區(qū)域的中斷信號(hào)，F(xiàn)PGA開發(fā)板響應(yīng)中斷從雙口 RAM模塊中讀取解算 結(jié)果，然后通過PCI總線接口模塊將數(shù)據(jù)發(fā)送給主機(jī)。
4.如權(quán)利要求I所述的一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片的運(yùn)行方法，其特征在于DSP芯片讀取待處理數(shù)據(jù)，DSP芯片通過EMIF接口從雙口 RAM的指定區(qū)域讀取數(shù)據(jù).首先讀取標(biāo)志數(shù)據(jù)，如果有新的數(shù)據(jù)寫入，則從標(biāo)志數(shù)據(jù)中給出的地址讀取數(shù)據(jù)；學(xué)業(yè)數(shù)據(jù)挖掘解算程序調(diào)用；解算后的數(shù)據(jù)寫入雙口 RAM模塊并向FPGA發(fā)中斷。
5.根據(jù)權(quán)利要求3所述的一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片的運(yùn)行方法，其特征在于DSP芯片讀取待處理數(shù)據(jù)，DSP芯片通過EMIF接口從雙口 RAM的指定區(qū)域讀取數(shù)據(jù).首先讀取標(biāo)志數(shù)據(jù)，如果有新的數(shù)據(jù)寫入，則從標(biāo)志數(shù)據(jù)中給出的地址讀取數(shù)據(jù)；學(xué)業(yè)數(shù)據(jù)挖掘解算程序調(diào)用；解算后的數(shù)據(jù)寫入雙口 RAM模塊并向FPGA發(fā)中斷。
全文摘要
本發(fā)明提供一種PCI學(xué)業(yè)數(shù)據(jù)挖掘芯片及其運(yùn)行方法，包括FPGA開發(fā)板，所述FPGA開發(fā)板上設(shè)有PCI總線接口模塊、DMA控制模塊，實(shí)現(xiàn)通過PCI總線從主機(jī)內(nèi)存中直接讀取數(shù)據(jù)，以及向內(nèi)存寫入數(shù)據(jù)，所述FPGA開發(fā)板上還設(shè)有雙口RAM模塊、EPCS控制器，所述雙口RAM模塊通過EMIF接口與DSP芯片通信連接，該芯片及其運(yùn)行方法能大幅降低學(xué)業(yè)數(shù)據(jù)挖掘應(yīng)用對服務(wù)器CPU及內(nèi)存資源的占用，使得學(xué)業(yè)數(shù)據(jù)挖掘應(yīng)用和其他應(yīng)用程序能同時(shí)流暢運(yùn)行。
文檔編號(hào)G06F13/16GK102760106SQ20111010848
公開日2012年10月31日 申請日期2011年4月28日 優(yōu)先權(quán)日2011年4月28日
發(fā)明者周剛, 錢永臣 申請人:北京京師勵(lì)耘教育科技有限公司