專利名稱：一種視頻處理芯片測試方法與系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片功能仿真及性能驗證技術(shù)領(lǐng)域，尤其涉及一種視頻處理芯片測試方法與系統(tǒng)。
背景技術(shù)：
近年來，系統(tǒng)芯片(SOC)設(shè)計發(fā)展迅速，相比傳統(tǒng)的集成電路芯片，系統(tǒng)芯片 (SOC)不僅包括大量硬件設(shè)計模塊，還包括該系統(tǒng)的應(yīng)用軟件設(shè)計，尤其是基于電視系統(tǒng)的視頻處理芯片，既要設(shè)計多種視頻、圖像處理IP核，同時也要開發(fā)相應(yīng)的OSD應(yīng)用程序。對于電視驅(qū)動板開發(fā)和電視整機組裝這樣的視頻芯片應(yīng)用廠商，需要全面的考慮芯片的外圍應(yīng)用電路的電氣物理特性和當前的制造水平和制造成本，因此需要搭建一個基于FPGA的視屏芯片硬件測試平臺對視屏芯片各個性能的仿真，測試，調(diào)試和考核，且隨著多媒體技術(shù)的飛速發(fā)展，電視的功能及支持的視頻制式越來越多。而目前大多數(shù)芯片設(shè)計和制造的廠商，流片之前只是進行了 IP核的功能仿真，遠遠不能滿足電視功能和各種視頻格式的全面測試需要。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，本發(fā)明實施例提供了一種視頻處理芯片測試方法，包括軟件功能仿真及硬件性能測試。所述軟件功能仿真包括軟件功能仿真及硬件性能測試，所述軟件功能仿真包括 讀取激勵源文件進行格式轉(zhuǎn)換，控制被測芯片轉(zhuǎn)換后的激勵信號同時利用EDA仿真工具對被測芯片進行仿真，輸出顯示被測芯片處理后的數(shù)據(jù)同時EDA仿真工具輸出波形文件。所述硬件性能測試包括將激勵源信號轉(zhuǎn)換成待處理視頻格式，讀取轉(zhuǎn)換后所述視頻格式進行處理，輸出處理后所述視頻信號并對所述待測芯片的外圍應(yīng)用電路的物理電氣特性進行測試。其中，所述激勵源文件格式轉(zhuǎn)換為ASCII格式，所述被測芯片處理后數(shù)據(jù)為RGB格式。相應(yīng)地，本發(fā)明實施例還提供了一種視頻處理芯片測試系統(tǒng)，包括軟件仿真系統(tǒng)及硬件測試平臺。所述軟件仿真系統(tǒng)包括激勵源輸入轉(zhuǎn)換模塊、控制測試模塊及輸出顯示模塊，所述激勵源輸入轉(zhuǎn)換模塊將輸入信號進行格式轉(zhuǎn)換，所述控制測試模塊包括Testbench及被測視頻處理芯片，所述Testbench讀取轉(zhuǎn)換后的輸入信號，將所述輸入信號輸出至所述被測視頻處理芯片，同時控制所述被測視頻處理芯片進行視頻信號處理，所述視頻處理芯片將處理后的所述視頻信號通過所述Testbench輸出至所述輸出顯示模塊。所述硬件測試平臺包括激勵源發(fā)生器、激勵源傳輸轉(zhuǎn)換板、調(diào)試板和液晶顯示版， 所述激勵源傳輸轉(zhuǎn)換板讀取所述激勵源發(fā)生器產(chǎn)生的激勵源信號進行轉(zhuǎn)換，所述調(diào)試板讀取轉(zhuǎn)換后的所述激勵源信號進行處理并輸出至所述液晶顯示板。
其中，所述激勵源輸入轉(zhuǎn)換模塊集成有多種制式的視頻和圖像的解碼庫，通過C++ 軟件描述語言對多種制式的激勵源進行解碼并生成標準的數(shù)字視頻信號。
所述控制測試模塊由硬件描述語言Verilog編寫。所述激勵源輸入轉(zhuǎn)換模塊協(xié)同EDA仿真工具對所述被測視頻處理芯片進行仿真。所述輸出顯示模塊通過C++軟件描述語言將處理后的所述視頻信號轉(zhuǎn)換成圖像文件輸出顯示。所述激勵源傳輸轉(zhuǎn)換板由USB接口、現(xiàn)場可編程門陣列FPGA和總線拓展器GPIO 構(gòu)成，所述USB接口將所述FPGA與所述激勵源發(fā)生器相連接，所述GPIO 口將所述FPGA處理后的信號輸出至所述調(diào)試板。所述調(diào)試板由場可編程門陣列Cyclone 11的FPGA構(gòu)成。所述調(diào)試板接有DDR存儲芯片和Flash存儲芯片。實施本發(fā)明實施例，具有如下有益效果本發(fā)明提供了一種全面系統(tǒng)的視頻處理芯片測試方法，采用軟件仿真結(jié)合硬件測試的方式從芯片設(shè)計的功能到芯片應(yīng)用電路的物理特性都得到更為全面的驗證，極大降低芯片設(shè)計和制造廠商的風(fēng)險，同時有利于芯片應(yīng)用廠商前期對該芯片的應(yīng)用推廣，軟件仿真方法應(yīng)用C++與Verilog軟硬件描述語言相結(jié)合并協(xié)同EDA仿真工具形成一個完成的系統(tǒng)，比對輸出的波形文件進行精確驗證，使視頻芯片的功能仿真更加簡潔精確并且方便調(diào)試，硬件測試平臺支持多種視頻信號格式的檢驗提高了測試效率降低了測試成本，集成了 DDR存儲芯片和Flash存儲芯片，滿足了視頻處理過程中的視頻緩沖和嵌入式應(yīng)用開發(fā)，同時還有多種視頻模式接口，為后續(xù)的研究提供了硬件的支持。


圖1是本發(fā)明中視頻處理芯片測試方法的流程示意圖；圖2是本發(fā)明中軟件功能仿真的流程示意圖；圖3是本發(fā)明中硬件性能測試的流程示意圖；圖4是本發(fā)明中視頻處理芯片測試系統(tǒng)的軟件仿真系統(tǒng)結(jié)構(gòu)示意圖；圖5是本發(fā)明中軟件仿真系統(tǒng)的控制測試模塊的結(jié)構(gòu)示意圖；圖6是本發(fā)明中視頻處理芯片測試系統(tǒng)的硬件測試平臺結(jié)構(gòu)示意圖；圖7是本發(fā)明中硬件測試平臺的激勵源傳輸轉(zhuǎn)換板結(jié)構(gòu)示意圖；圖8是EDA仿真工具對激勵源文件進行仿真后的仿真文件。
具體實施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合附圖對本發(fā)明作進一步地詳細描述。圖1是本發(fā)明中視頻處理芯片測試方法的流程示意圖，包括100、軟件功能仿真。所述軟件功能仿真采用了軟件描述語言與硬件描述語言相結(jié)合。較佳的，所述軟件描述語言采用C++語言，所述硬件描述語言采用Verilog語言。在所述軟件功能仿真中，若所述視頻處理芯片的仿真結(jié)果滿足設(shè)計要求，則進行下一步的硬件性能測試；反之，則返回所述芯片的前端設(shè)計。101、硬件性能測試。所述硬件性能測試對所述被測芯片對多種視頻制式處理性能的測試。較佳地，本發(fā)明中視頻處理芯片測試系統(tǒng)中的硬件測試平臺接有DDR存儲芯片與 Flash存儲芯片，用于所述硬件測試平臺在視頻處理過程中的視頻緩沖和嵌入式應(yīng)用開發(fā)。較佳地，本發(fā)明中視頻處理芯片測試系統(tǒng)中的硬件測試平臺集成了 HDMI高清視頻接口及TUNER接口，滿足了當前芯片的測試需求的同時可以為后續(xù)的研究提供支持。在所述的硬件性能測試中，若所述視頻處理芯片的測試結(jié)果滿足設(shè)計要求，則可進行流片生產(chǎn)；反之，則返回芯片的前端設(shè)計。圖2是本發(fā)明中軟件功能仿真的流程示意圖，包括200、讀取激勵源文件進行格式轉(zhuǎn)換。所述激勵源文件包括多種視頻制式存儲在計算機中，所述激勵源文件以二進制格式存儲。需要說明的是，在本實施例中采用計算機作為激勵源文件的存儲介質(zhì)，其它具有相同功能的存儲設(shè)備如移動硬盤、U盤或光盤等均可作為本發(fā)明中激勵源文件的存儲介質(zhì)。較佳地，所述激勵源文件轉(zhuǎn)換后為ASCII格式。需要說明的是，所述ASCII格式為本實施例中采用的優(yōu)選方式，其它能充當圖像源數(shù)據(jù)和待測芯片之間連接的接口文件或模塊都可采用。所述格式轉(zhuǎn)換通過軟件描述語言C++實現(xiàn)。需要說明的是，C++語言是本實施例優(yōu)選方案，所述軟件描述語言也可以是其它能實現(xiàn)同樣格式轉(zhuǎn)換功能的軟件語言，如C#等。201、被測芯片處理轉(zhuǎn)換后的激勵信號同時利用EDA仿真工具對被測芯片進行仿
直
ο所述EDA仿真工具可為modelsim仿真軟件。202、輸出顯示被測芯片處理后的數(shù)據(jù)同時EDA仿真工具輸出波形文件。所述被測芯片處理后的數(shù)據(jù)以RGB的形式輸出。需要說明的是，所述被測視頻處理芯片處理后的數(shù)據(jù)可為多種制式的格式，RGB格式的數(shù)據(jù)為本發(fā)明的優(yōu)選方案。所述輸出數(shù)據(jù)通過C++語言轉(zhuǎn)換成圖像文件輸出顯示。所述輸出數(shù)據(jù)經(jīng)由EDA工具仿真輸出仿真波形文件，以供與圖像文件進行對比測
試ο圖3是是本發(fā)明中硬件性能測試的流程示意圖，包括300、將激勵源信號轉(zhuǎn)換成待處理視頻格式。所述激勵源信號包括多種制式的視頻或圖像激勵源，如PLA電視信號、壓縮的數(shù)字視頻信號、靜態(tài)圖像信號等。所述待處理視頻格式與被測視頻處理芯片的數(shù)字視頻輸入接口相適應(yīng)。較佳的，所述視頻激勵信號格式為TIU656/ITU709格式301、讀取轉(zhuǎn)換后所述視頻格式進行處理，包括輸入待處理視頻供被測視頻處理芯片進行處理；
所述被測視頻處理芯片返回視頻處理后的數(shù)據(jù)。需要說明的是，所述被測視頻處理芯片處理后的數(shù)據(jù)可為多種制式的格式，RGB格式的數(shù)據(jù)為本發(fā)明的優(yōu)選方案。302、輸出處理后所述視頻信號。所述RGB數(shù)據(jù)轉(zhuǎn)換成圖像文件并輸出顯示。303、對所述被測芯片的外圍應(yīng)用電路的物理電氣特性進行測試。所述外圍應(yīng)用電路的物理電氣特性的測試包括數(shù)字視頻信號時序測試、Ivds電平測試、高速傳輸信號電磁干擾測試。圖4是本發(fā)明中視頻處理芯片測試系統(tǒng)的軟件仿真系統(tǒng)結(jié)構(gòu)示意圖，包括激勵源輸入轉(zhuǎn)換模塊1，所述激勵源輸入轉(zhuǎn)換模塊1集成了多種制式視頻和圖像的解碼庫11，所述解碼庫11可以對多種制式的激勵源進行解碼。所述激勵源輸入轉(zhuǎn)換模塊讀取激勵源文件進行解碼，將所述激勵源文件轉(zhuǎn)換為可充當圖像源數(shù)據(jù)和待測芯片之間連接的接口文件。較佳的，所述可充當圖像源數(shù)據(jù)和待測芯片之間連接的接口文件為以ASCII格式保存的文件。所述激勵源文件為多種制式的文件以二進制形式存儲在計算機存儲器中。需要說明的是，所述激勵源文件還可存儲在移動硬盤、U盤或光盤等其它具有相同功能的存儲介質(zhì)中?？刂茰y試模塊2，所述控制測試模塊2由硬件描述語言Verilog編寫。所述控制測試模塊2讀取所述轉(zhuǎn)換為ASCII格式的激勵源文件到被測視頻處理芯片3中，同時生成相關(guān)的同步時鐘控制信號，控制被測視頻處理芯片進行視頻信號處理。所述控制測試模塊2還與EDA仿真工具協(xié)同對被測視頻處理芯片進行仿真。較佳地，所述EDA仿真工具為Modelsim仿真軟件。被測視頻處理芯片3，所述被測視頻處理芯片3接收由所述控制測試模塊2讀取的激勵源文件進行處理并將處理數(shù)據(jù)通過所述控制測試模塊2輸出。需要說明的是，所述被測視頻處理芯片3處理后的數(shù)據(jù)可為多種制式的格式，RGB 格式的數(shù)據(jù)為本發(fā)明的優(yōu)選方案。輸出顯示模塊4，所述輸出顯示模塊4接收來自所述控制測試模塊2的RGB數(shù)據(jù)進行輸出顯示。需要說明的是，所述輸出顯示模塊4通過C++軟件描述語言將所述RGB數(shù)據(jù)轉(zhuǎn)換成圖像文件進行輸出顯示。還需要說明的是，在所述輸出顯示模塊4輸出顯示圖像文件的同時所述Mode 1 sim 仿真軟件輸出顯示仿真波形文件。圖5是本發(fā)明中軟件仿真系統(tǒng)的控制測試模塊的結(jié)構(gòu)示意圖，包括TestBench 21，所述 TestBench 21 由硬件描述語言 Verilog 編寫。被測視頻處理芯片22，所述TestBench 21通過配置所述被測視頻處理芯片22的寄存器，使所述被測視頻處理芯片進行有效的視頻處理。所述TestBench 21讀取格式轉(zhuǎn)換后的視頻激勵信號，同時生成相應(yīng)時鐘信號和同步信號輸出至所述被測視頻處理芯片22。
所述被測視頻處理芯片22經(jīng)由所述TestBench 21的所述視頻激勵信號，生成RGB 格式信號與相應(yīng)的時鐘信號和同步信號，并將所述RGB格式信號與所述時鐘信號和同步信號傳輸至所述iTestBench 21。需要說明的是，所述格式轉(zhuǎn)換后的視頻激勵信號格式與被測視頻處理芯片的數(shù)字視頻輸入接口相適應(yīng)。較佳的，所述視頻激勵信號格式為TIU656/ITU709格式。所述TestBench 21接收來自所述被測視頻處理芯片的信號后將所述RGB信號輸出至所述輸出顯示模塊。圖6是本發(fā)明中視頻處理芯片測試系統(tǒng)的硬件測試平臺結(jié)構(gòu)示意圖，包括激勵源發(fā)生器5，所述激勵源發(fā)生器5用于產(chǎn)生不同制式的激勵源信號。所述激勵源信號包括S-Video、YpbPr等格式。需要說明的是，為了滿足多媒體視頻制式的多樣化趨勢，所述硬件測試平臺集成了 HDMI高清視頻接口以及TUNER接口，所述接口不僅滿足所述被測視頻的測試需求，同時為后續(xù)的芯片研究提供了硬件支持。還需要說明的是，所述激勵源發(fā)生器5可以由一般的計算機充當。激勵源傳輸轉(zhuǎn)換板6，所述激勵源傳輸轉(zhuǎn)換板6通過USB接口芯片接收所述激勵源發(fā)生器5的各種視頻、圖像激勵信號，并對所述激勵源信號進行控制處理生成一定制式的標準信號。所述激勵源傳輸轉(zhuǎn)換板6生成的信號為ITU656/ITU709格式的信號。調(diào)試板7，所述調(diào)試板7包括Cyclone II的FPGA 74,Flash存儲芯片71、LVDS電平轉(zhuǎn)換模塊72、DDR存儲芯片73。所述調(diào)試板7的核心處理部件是現(xiàn)場可編程門陣列Cyclone 11的FPGA 74，將用硬件描述語言設(shè)計的視頻處理芯片IP核下載到所述FPGA 74中，所述FPGA 74接收所述激勵源傳輸轉(zhuǎn)換板6生成的視頻信號進行處理。所述調(diào)試板7還包括Flash存儲芯片71和DDR存儲芯片73，用于所述硬件測試平臺在視頻處理過程中的視頻緩沖和嵌入式應(yīng)用開發(fā)。需要說明的是，所述FPGA 74處理輸出的視頻信號電平是TTL電平，所述LVDS電平轉(zhuǎn)換模塊72將所述TTL電平轉(zhuǎn)換成LVDS電平并輸出到顯示屏8上。顯示屏8與LVDS電平轉(zhuǎn)換模塊72相連，用于輸出顯示處理后的視頻信號進行觀測驗證。圖7是本發(fā)明中硬件測試平臺的激勵源傳輸轉(zhuǎn)換板結(jié)構(gòu)示意圖，包括USB接口芯片61，所述USB接口芯片61將激勵源轉(zhuǎn)換板6與激勵源發(fā)生器5相連， 接收激勵源發(fā)生器5所產(chǎn)生的視頻、圖像信號?，F(xiàn)場可編程門陣列62，用于接收各種制式的激勵源信號進行控制處理并生成 ITU656/ITU709格式的信號。GPIO接口 63，用于將所述ITO656/ITU709格式的信號輸出到調(diào)試板7進行處理測
試ο圖8是EDA仿真工具對激勵源文件進行仿真后的仿真文件。其中結(jié)合RGB波形數(shù)據(jù)與顯示屏圖像的直觀觀測使測試結(jié)果更精確。
以上所揭露的僅為本發(fā)明一種較佳實施例而已，當然不能以此來限定本發(fā)明之權(quán)利范圍，因此依本發(fā)明權(quán)利要求所作的等同變化，仍屬本發(fā)明所涵蓋的范圍。
權(quán)利要求
1.一種視頻處理芯片測試方法，其特征在于，包括軟件功能仿真及硬件性能測試，所述軟件功能仿真包括讀取激勵源文件進行格式轉(zhuǎn)換，被測芯片處理轉(zhuǎn)換后的激勵信號同時利用EDA仿真工具對被測芯片進行仿真，輸出顯示被測芯片處理后的數(shù)據(jù)同時EDA仿真工具輸出波形文件；所述硬件性能測試包括將激勵源信號轉(zhuǎn)換成待處理視頻格式，讀取轉(zhuǎn)換后所述視頻格式進行處理，輸出處理后所述視頻信號并對所述待測芯片的外圍應(yīng)用電路的物理電氣特性進行測試。
2.如權(quán)利要求1所述的視頻處理芯片測試方法，其特征在于，所述激勵源文件格式轉(zhuǎn)換為ASCII格式，所述被測芯片處理后的數(shù)據(jù)為RGB格式。
3.一種視頻處理芯片測試系統(tǒng)，其特征在于，包括軟件仿真系統(tǒng)及硬件測試平臺，所述軟件仿真系統(tǒng)包括激勵源輸入轉(zhuǎn)換模塊、控制測試模塊及輸出顯示模塊，所述激勵源輸入轉(zhuǎn)換模塊將輸入信號進行格式轉(zhuǎn)換，所述控制測試模塊包括Testbench及被測視頻處理芯片，所述Testbench讀取轉(zhuǎn)換后的輸入信號，將所述輸入信號輸出至所述被測視頻處理芯片，同時控制所述被測視頻處理芯片進行視頻信號處理，所述視頻處理芯片將處理后的所述視頻信號通過所述Testbench輸出至所述輸出顯示模塊；所述硬件測試平臺包括激勵源發(fā)生器、激勵源傳輸轉(zhuǎn)換板、調(diào)試板和液晶顯示版，所述激勵源傳輸轉(zhuǎn)換板讀取所述激勵源發(fā)生器產(chǎn)生的激勵源信號進行轉(zhuǎn)換，所述調(diào)試板讀取轉(zhuǎn)換后的所述激勵源信號進行處理并輸出至所述液晶顯示板。
4.如權(quán)利要求3所述的視頻處理芯片測試系統(tǒng)，其特征在于，所述激勵源輸入轉(zhuǎn)換模塊集成有多種制式的視頻和圖像的解碼庫，通過C++軟件描述語言對多種制式的激勵源進行解碼并生成標準的數(shù)字視頻信號。
5.如權(quán)利要求3所述的視頻處理芯片測試系統(tǒng)，其特征在于，所述控制測試模塊由硬件描述語言Verilog編寫。
6.如權(quán)利要求3所述的視頻處理芯片測試系統(tǒng)，其特征在于，所述激勵源輸入轉(zhuǎn)換模塊協(xié)同EDA仿真工具對所述被測視頻處理芯片進行仿真。
7.如權(quán)利要求3所述的視屏處理芯片測試系統(tǒng)，其特征在于，所述輸出顯示模塊通過 C++軟件描述語言將處理后的所述視頻信號轉(zhuǎn)換成圖像文件輸出顯示。
8.如權(quán)利要求3所述的視屏處理芯片測試系統(tǒng)，其特征在于，所述激勵源傳輸轉(zhuǎn)換板由USB接口、現(xiàn)場可編程門陣列FPGA和總線拓展器GPIO構(gòu)成，所述USB接口將所述FPGA 與所述激勵源發(fā)生器相連接，所述GPIO 口將所述FPGA處理后的信號輸出至所述調(diào)試板。
9.如權(quán)利要求3所述的視屏處理芯片測試系統(tǒng)，其特征在于，所述調(diào)試板由場可編程門陣列Cyclone II的FPGA構(gòu)成。
10.如權(quán)利要求3所述的視屏處理芯片測試系統(tǒng)，其特征在于，所述調(diào)試板接有DDR存儲芯片和Flash存儲芯片。
全文摘要
本發(fā)明實施例公開了一種視頻處理芯片測試方法，包括軟件功能仿真及硬件性能測試，所述軟件功能仿真包括讀取激勵源文件進行格式轉(zhuǎn)換，被測芯片處理轉(zhuǎn)換后的激勵信號同時利用EDA仿真工具對被測芯片進行仿真，輸出顯示被測芯片處理后的數(shù)據(jù)同時EDA仿真工具輸出波形文件；所述硬件性能測試包括將激勵源信號轉(zhuǎn)換成待處理視頻格式，讀取轉(zhuǎn)換后所述視頻格式進行處理，輸出處理后所述視頻信號并對所述待測芯片的外圍應(yīng)用電路的物理電氣特性進行測試。采用本發(fā)明，從芯片設(shè)計的功能到芯片應(yīng)用電路的物理特性都得到更為全面的驗證，極大降低芯片設(shè)計和制造廠商的風(fēng)險，同時有利于芯片應(yīng)用廠商前期對該芯片的應(yīng)用推廣。
文檔編號G06F11/26GK102184132SQ201110109350
公開日2011年9月14日 申請日期2011年4月28日 優(yōu)先權(quán)日2011年4月28日
發(fā)明者張全琪, 徐永鍵, 譚洪舟, 陸許明 申請人:譚洪舟