專(zhuān)利名稱(chēng)：一種低溫cmos建模方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種CMOS建模方法，特別涉及一種77K低溫下O. 5微米工藝CMOS模
型的建立方法。
背景技術(shù)：
對(duì)于紅外探測(cè)器，特別是光導(dǎo)型紅外探測(cè)器，為了減小系統(tǒng)總體噪聲，需要讀出電路與紅外探測(cè)器近距離連接，這就要求電路能在低溫下正常工作，而現(xiàn)在代工廠(chǎng)所提供的模型都是針對(duì)常溫的，沒(méi)有77K左右的低溫模型提供，導(dǎo)致了低溫電路設(shè)計(jì)的不準(zhǔn)確。為了解決這個(gè)問(wèn)題，就需要建立實(shí)用的低溫模型。目前，建立MOS管模型的方法一般分為2種前向傳播(forward propagation)和后向傳播(backward propagation)。前向傳播方法的主要優(yōu)點(diǎn)是過(guò)程直接明了，但較難確定所有的模型參數(shù)標(biāo)準(zhǔn)偏差。后向傳播方法的主要優(yōu) 點(diǎn)是確定的模型參數(shù)標(biāo)準(zhǔn)偏差具有相當(dāng)?shù)目煽啃裕y點(diǎn)在于工藝偏差與模型偏差的靈敏度的分析。2011年2月2日公布了由畢海順發(fā)明的專(zhuān)利[200910089598]:—種CMOS電路單粒子瞬態(tài)的建模方法。該建模沒(méi)有針對(duì)低溫方面的應(yīng)用與要求，只是基于簡(jiǎn)單的解析模型，評(píng)估復(fù)雜電路中的每一門(mén)電路的單粒子瞬態(tài)敏感度。

發(fā)明內(nèi)容
本發(fā)明的目的是克服現(xiàn)有條件的不足，也就是代工廠(chǎng)不提供現(xiàn)成的低溫模型，采用一種簡(jiǎn)單易行的方法對(duì)常溫模型進(jìn)行適當(dāng)修改，得出一種實(shí)用的低溫模型應(yīng)用于低溫電路仿真設(shè)計(jì)，建模本身是一項(xiàng)非常復(fù)雜繁瑣的工作，需要大量的測(cè)試數(shù)據(jù)才能建立一個(gè)精度的模型，包括 Tox, Nch、Vfb、Dvt、K2、K3、K3B、Lint、Uo、XI、Xw、VthO、Xj、Rsh 等，參量多，并且在分析時(shí)，需要根據(jù)MOS管物理解析模型的公式進(jìn)行復(fù)雜的求解。實(shí)際上對(duì)于某些具體電路的設(shè)計(jì)，很多參數(shù)在我們實(shí)際仿真中都沒(méi)有用到，對(duì)于某些低溫電路的寬長(zhǎng)比管子，我門(mén)只要對(duì)某些特定的管子測(cè)出它在低溫下的電流電壓特性，然后利用它對(duì)模型做適當(dāng)修改，這樣仿真出來(lái)的結(jié)果是比較接近實(shí)際測(cè)量結(jié)果的。本發(fā)明要解決的技術(shù)問(wèn)題是提供一種快速的實(shí)用建模方法。采用確定模型偏差進(jìn)行模擬到所得工藝偏差基本符合實(shí)測(cè)工藝偏差的工序、已經(jīng)采用從可測(cè)工藝偏差反向推算模型偏差的工序，利用這兩種方法進(jìn)行補(bǔ)充。本發(fā)明的建模方法，其特點(diǎn)是，在統(tǒng)計(jì)特征參量的選取時(shí)，選取以下MOS晶體管BSIM3模型參數(shù)，即選取的模型為工業(yè)界標(biāo)準(zhǔn)MOS BSIM3模型中的氧化層厚度Tox、源級(jí)與漏極接觸的塊電阻Rsh、以及器件的閾值電壓VthO。這些模型參數(shù)具有很強(qiáng)的物理性，同時(shí)有具有集成電路工藝統(tǒng)計(jì)數(shù)據(jù)的可測(cè)性。因此，以上模型參數(shù)是較理想的統(tǒng)計(jì)特征參量。本發(fā)明的建模方法，其特點(diǎn)是，在統(tǒng)計(jì)特征參量的選取時(shí)，選取以下MOS晶體管BSIM3模型參數(shù)，即選取的模型為工業(yè)界標(biāo)準(zhǔn)MOS BSIM3模型中的工藝所致的溝道長(zhǎng)度的變化XI、工藝所致的溝道寬度的變化Xw、閾值電壓的短溝道效應(yīng)系數(shù)kl和閾值電壓的窄溝道效應(yīng)系數(shù)k3。這些模型參數(shù)具有較高的靈敏度，即它們對(duì)器件模擬性能的影響程度很大，但很難預(yù)先確定其明確的統(tǒng)計(jì)分布范圍。因此，以上模型參數(shù)是較理想的統(tǒng)計(jì)特征參量。本發(fā)明的建模方法，需要測(cè)試的管子包含(以下單位均為微米)NMOS ff/L(寬長(zhǎng)比)=10/10，10/2，10/1，10/0. 6 10/0. 52/10， 2/2， 2/1， 2/0.6， 2/0.51/10， 1/2， 1/1， 1/0.6 1/0.50.6/10， 0.6/2， 0.6/1， 0.6/0.6, 0.6/0. 5O. 5/10, 0.5/2， 0.5/1， O. 5/0.6, O. 5/0. 5NMOS CAP (電容特性) W/L = 100/100 100/0. 5with finger = 100Junction model (二極管特性)N+/PW :60um*60um and 60*0.5 (N+)with finger = 60PMOS ff/L = 10/10, 10/2， 10/1， 10/0.6 10/0.552/10， 2/2， 2/1， 2/0.6， 2/0.551/10， 1/2， 1/1， 1/0.6 1/0.550.6/10，0.6/2，0.6/1，0. 6/0. 6, 0.6/0.55PMOS CAP ff/L = 100/100 100/0. 5with finger = 100Junct ion model P+/NW :60um*60um and 60*0. 5 (P+) with finger = 60本發(fā)明的建模方法，包含了以下測(cè)試結(jié)果I低溫下閾值電壓的改變，針對(duì)O. 5微米工藝，VT閾值電壓隨溫度的降低而增加，其增加幅度為ImV/1°C。2低溫下電阻的改變，針對(duì)O. 5微米工藝，在低溫77K下，其高阻HR大小為常溫高阻HR的2. 5倍，低溫77K下poly I電阻與常溫poly I電阻相比，有5%的減小。3低溫下電容的修改，針對(duì)0. 5微米工藝，在低溫77K下，其douple-poly電容與常溫相比，其電容值有5 %的變小。4低溫下電流電壓特性的修改，針對(duì)0. 5微米工藝，圖5和圖6給出了 PMOS管0. 6/0. 55其Vds-Id特性曲線(xiàn)隨溫度的變化情況，確定其修改系數(shù)，其它管子的參數(shù)修改系數(shù)方法相同。


圖I T = 300K 時(shí) PMOS 管 0. 6/0. 55 的 Vgs-Id 特性曲線(xiàn)。圖2 T = 77K 時(shí) PMOS 管 0. 6/0. 55 的 Vgs-Id 特性曲線(xiàn)。圖3 T = 300K 時(shí) NMOS 管 100/100 杜瓦常溫的 Cgg-Vgs 曲線(xiàn)。圖4 T = 77K 時(shí) NMOS 管 100/100 杜瓦低溫的 Cgg-Vgs 曲線(xiàn)。圖5 T = 300K 時(shí) NMOS 管 0. 5/0. 5 的 Vds-Id 特性曲線(xiàn)。圖6 T = 77K 時(shí) NMOS 管 0. 5/0. 5 的 Vds-Id 特性曲線(xiàn)。
具體實(shí)施例方式實(shí)施例I低溫模型各種參數(shù)的測(cè)量方法如下為了進(jìn)行模型提取，對(duì)于NMOS管需接成四端器件，SOURCE, DRAIN, GATE,SUBSTRATE,襯底接地，Vgs起始電壓為O. 7伏，變化步長(zhǎng)為O. 86伏，Vds起始電壓為O伏，變化步長(zhǎng)為O. 05伏,掃描完成后可以繪出Vds-Id的特性曲線(xiàn)(橫坐標(biāo)為Vds,單位為伏；縱坐標(biāo)為Id,單位為安倍)。進(jìn)行Vgs-Id掃描時(shí)，Vgs起始電壓為O伏，變化步長(zhǎng)為O. 05伏，Vds取O. I伏和5 伏。結(jié)電容Cgg的測(cè)試對(duì)于NMOS四端器件，SOURCE, DRAIN, SUBSTRATE三端連在一
起接 CV590meter 的 High 端，GATE 接 CV590meter 的 Low 端。Vgs 掃描范圍是 _5 伏-5
伏，起始電壓為5伏，變化步長(zhǎng)為-O. 05伏，頻率取值為100KHZ。實(shí)施例2對(duì)于閾值電壓的改變，圖I和圖2為PMOS管O. 6/0. 55的常溫和低溫77K的Vgs-Id特性曲線(xiàn)，利用Vgs-Id特性曲線(xiàn)，從測(cè)試結(jié)果可以得出，隨著溫度的降低，其閾值電壓Vt增力口。其具體的增加幅度為lmV/TC。實(shí)施例3對(duì)于電容的修改，圖3和圖4為NMOS管100/100杜瓦常溫300K和杜瓦低溫77K的Cgg-Vgs曲線(xiàn)。從上面兩圖可以看出Cgg-Vgs曲線(xiàn)隨溫度降低有很小的下降，但變化不明顯。其具體的電容值變化量有5 %的變小。實(shí)施例4對(duì)于電阻的修改，低溫下高阻HR的改變，針對(duì)O. 5微米工藝，在低溫77K下，其高阻HR大小為常溫高阻HR的2. 5倍。低溫77K下polyl電阻與常溫polyl電阻相比，有5%的減小。實(shí)施例5對(duì)于低溫下電流電壓特性的修改，圖5和圖6給出了 PMOS管O. 6/0. 55其Vds-Id特性曲線(xiàn)隨溫度的變化情況。W/L大的其變化幅度要大。
權(quán)利要求
1.一種77K低溫CMOS建模方法，其特征在于包括以下步驟 1)選取具有以下寬長(zhǎng)比W/L的CMOS管子 W/L = 10/10, 10/2， 10/1， 10/0.6 10/0.5, ·2/10， 2/2， 2/1， 2/0.6， 2/0.5， ·1/10， 1/2， 1/1， 1/0.6 1/0.5， ·0.6/10，0.6/2，0.6/1，0.6/0. 6，0. 6/0. 5, ·0.5/10，0.5/2，0.5/1，0.5/0. 6，0. 5/0. 5 ； 其中尺寸單位為微米； 2)、測(cè)試上述CMOS管子低溫下閾值電壓的改變，針對(duì)0.5微米工藝，根據(jù)柵源電壓與漏極電流Vgs-Id特性曲線(xiàn)，VT閾值電壓隨溫度的降低而增加，其增加幅度為lmV/l°C ； 3)測(cè)試上述CMOS管子低溫下電阻的改變，針對(duì)0.5微米工藝，在低溫77K下，其高阻HR大小為常溫高阻HR的2. 5倍，低溫77K下polyl電阻與常溫polyl電阻相比，有5%的減小； 4)測(cè)試上述CMOS管子低溫下電容的改變，針對(duì)0.5微米工藝，在低溫77K下，其douple-poly電容與常溫相比，其電容值有5%的變小，在Cgg-Vgs，Cgc-Vgs的特性曲線(xiàn)中，低溫下其電容值也有5%的變小； 5)測(cè)試上述CMOS管子低溫下電流電壓特性的改變，針對(duì)0.5微米工藝，其Vds-Id特性曲線(xiàn)隨溫度的變化情況可確定其修改系數(shù)，遷移率在低溫下有5倍的增加，在低溫下其亞閾值區(qū)壓擺率增大4倍。
全文摘要
本發(fā)明公開(kāi)了一種低溫77K下的CMOS建模方法，本方法采用BSIM3為基礎(chǔ)，根據(jù)模型參數(shù)隨溫度變化的物理定義，分別在BSIM3模型中選擇具有針對(duì)性的模型參數(shù)，并對(duì)其添加統(tǒng)計(jì)表達(dá)式修正項(xiàng)，根據(jù)測(cè)試結(jié)果確定修正系數(shù)的初始值，將所述修正系數(shù)的初始值代入BSIM3模型中，調(diào)試和仿真模型參數(shù)。其中需要測(cè)試的模型參數(shù)包括Vgs-Id；Cgg-Vgs；Vds-Id；Cgc-Vgs；高阻HR；poly1電阻的低溫77K特性。利用BsimPro軟件，將低溫測(cè)試參數(shù)結(jié)果代入其中，能使仿真曲線(xiàn)精確地接近實(shí)際的低溫測(cè)試特性曲線(xiàn)，較簡(jiǎn)便且快速地完成對(duì)MOS晶體管低溫77K的建模，提高專(zhuān)用集成電路的低溫設(shè)計(jì)能力。
文檔編號(hào)G06F17/50GK102799697SQ201110135609
公開(kāi)日2012年11月28日 申請(qǐng)日期2011年5月24日 優(yōu)先權(quán)日2011年5月24日
發(fā)明者袁紅輝, 陳永平, 陳世軍, 劉強(qiáng), 徐星, 丁毅, 王欣 申請(qǐng)人:中國(guó)科學(xué)院上海技術(shù)物理研究所