專利名稱：顯示接口電路的制作方法
技術領域：
本發(fā)明涉及一種顯示接口電路，尤其涉及一種通過一異步正反器電路，調整一時鐘延遲的顯示接口電路。
背景技術：
隨著科技的發(fā)展，手持裝置如智能型手機、個人數(shù)字助理(Personal DigitalAssistant, PDA)等，整合了越來越多的通信及顯示技術，以實現(xiàn)各式各樣的應用功能。為了同時控制各式應用功能，智能型手持裝置的處理器與顯示面板間需要一高速處理接口，以提高數(shù)據(jù)傳輸量，進而提升面板顯示的畫質或觸控等功能。為此，業(yè)界領導廠商提出一行動產(chǎn)業(yè)處理器接口(Mobile Industry Processor Interface,MIPI),用來將手持裝置的應用處理器接口標準化。
請參考圖1，圖I為現(xiàn)有技術一行動產(chǎn)業(yè)處理器接口 10的示意圖。在圖I中，行動產(chǎn)業(yè)處理器接口 10將一手機的一處理器112提供的一原始數(shù)據(jù)信號DAT_o及一原始時鐘信號CLK_o高速傳遞至手機的一顯示面板110。行動產(chǎn)業(yè)處理器接口 10包含有一物理層電路 100、一顯示器串行接口 (Display Serial Interface，DSI) 102、一內(nèi)存控制器 104、一組態(tài)緩存器106及一畫面緩沖器108。物理層電路100用來根據(jù)行動產(chǎn)業(yè)處理器接口的規(guī)格，調變原始數(shù)據(jù)信號DAT_o及原始時鐘信號CLK_o的準位，并據(jù)以分別產(chǎn)生一數(shù)據(jù)信號DAT及一時鐘信號CLK。顯示器串行接口 102用來通過數(shù)據(jù)封包，傳輸數(shù)據(jù)信號DAT及時鐘信號CLK。內(nèi)存控制器104用來根據(jù)數(shù)據(jù)信號DAT及時鐘信號CLK，產(chǎn)生一存取信號ACC，以控制畫面緩沖器108的存取。組態(tài)緩存器106用來根據(jù)時鐘信號CLK及數(shù)據(jù)信號DAT，產(chǎn)生一指令信號CMD，以控制畫面緩沖器108對顯示面板110的輸出。畫面緩沖器108則用來暫存數(shù)據(jù)信號DAT，以于手機更新畫面時，輸出數(shù)據(jù)信號DAT至顯示面板110。須注意的是，在行動產(chǎn)業(yè)處理器接口 10中，物理層電路100屬于模擬電路，而顯示器串行接口 102、內(nèi)存控制器104及組態(tài)緩存器106屬于數(shù)字電路。在此情況下，行動產(chǎn)業(yè)處理器接口 10的時鐘布局特別困難。一般來說，電路設計者通過一時鐘樹狀合成(ClockTree Synthesis,CTS)技術布局時鐘，其可縮小行動產(chǎn)業(yè)處理器接口 10中組件間的時鐘偏離(clock skew),卻不能保證可縮小時鐘延遲(clock latency)。舉例來說,請參考圖2A,圖2A為時鐘信號CLK在經(jīng)過時鐘樹狀合成后，于行動產(chǎn)業(yè)處理器接口 10中不同區(qū)域的時序圖。在圖2A中，CLK_a為時鐘信號CLK于物理層電路100出發(fā)時的時序圖，而CLK_b為時鐘信號CLK抵達顯示器串行接口 102的時序圖，CLK_a與CLK_b的時間差即為一時鐘延遲LTC。然而，隨著高速傳輸?shù)男枨?，時鐘信號CLK的振蕩速率逐漸提升，時鐘延遲LTC將導致CLK_b違反時鐘信號的保持時間(hold time)規(guī)范，如圖2B所示，其結果將導致行動產(chǎn)業(yè)處理器接口 10無法運作。因此，如何在模擬及數(shù)字電路共存的情形下，維持行動產(chǎn)業(yè)處理器接口的時鐘信號的正確運作，已成為業(yè)界的努力目標之一。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的即在于提供一種顯示接口電路，以兼顧時鐘信號靜止的省電設計及行動產(chǎn)業(yè)處理器接口調整時鐘延遲的需求。為達成上述目的，本發(fā)明揭露一種顯示接口電路，用來協(xié)調一行動裝置的一處理器及一顯示面板。該接口電路包含有一模擬電路模塊，包含有一物理層電路，用來接收并調變該處理器提供的一原始數(shù)據(jù)信號及一原始時鐘信號的準位，并據(jù)以分別產(chǎn)生一數(shù)據(jù)信號及一時鐘信號，以符合一產(chǎn)業(yè)規(guī)格；一畫面緩沖器，用來根據(jù)一存取信號、該時鐘信號，儲存該數(shù)據(jù)信號，并根據(jù)一指令信號，輸出該數(shù)據(jù)信號至該顯示面板；以及一數(shù)字電路模塊，包含有一顯示器串行接口，耦接于該物理層電路，用來通過數(shù)據(jù)封包，傳輸該數(shù)據(jù)信號及該時鐘信號；一內(nèi)存控制器，耦接于該顯示器串行接口及該畫面緩沖器之間，用來根據(jù)該數(shù)據(jù)信號及該時鐘信號，產(chǎn)生該存取信號；一組態(tài)緩存器，用來根據(jù)一異步時鐘信號及該數(shù)據(jù)信號，產(chǎn)生該指令信號；以及一異步延遲電路，耦接于該顯示器串行接口及該設定緩存器之間，用來調整該時鐘信號傳送至該組態(tài)緩存器的一時鐘延遲，以產(chǎn)生該異步時鐘信號。


圖I為現(xiàn)有技術一行動產(chǎn)業(yè)處理器接口的示意圖。圖2A及圖2B為圖I的行動產(chǎn)業(yè)處理器接口中一時鐘信號于時鐘樹狀合成后，于不同區(qū)域的時序圖。圖3為一行動產(chǎn)業(yè)處理器接口的示意圖。圖4為圖3的行動產(chǎn)業(yè)處理器接口中一原始數(shù)據(jù)信號及一原始時鐘信號的時序圖。圖5為本發(fā)明實施例一行動產(chǎn)業(yè)處理器接口的示意圖。其中，附圖標記說明如下ACC存取信號CLK_o原始時鐘信號CLK_A異步時鐘信號CLK時鐘信號CMD指令信號DAT_o原始數(shù)據(jù)信號DAT數(shù)據(jù)信號LTC延遲時間10、30、50行動產(chǎn)業(yè)處理器接口500模擬電路模塊100,502物理層電路110>510顯示面板112、512處理器108、520畫面緩沖器530數(shù)字電路模塊102,532顯示器串行接口
104,534內(nèi)存控制器106、536組態(tài)緩存器300、538異步延遲電路
具體實施例方式請參考圖3,圖3為一行動產(chǎn)業(yè)處理器接口(Mobile Industry ProcessorInterface,MIPI) 30的示意圖。行動產(chǎn)業(yè)處理器接口 30系于行動產(chǎn)業(yè)處理器接口 10的物理層電路100及顯示器串行接口(Display Serial Interface, DSI) 102間新增一異步延遲電路300，用來延遲時鐘信號CLK抵達顯示器串行接口 102的時間，以符合時鐘信號對于建立時間(setup time)及保持時間(hold time)的規(guī)范。然而，插入異步延遲電路300的副作用為增加行動產(chǎn)業(yè)處理器接口 30整體的時鐘延遲。也就是說，時鐘信號CLK傳遞至最末端組件如組態(tài)緩存器106及一畫面緩沖器108的耗時將增加。一般來說，為節(jié)省功耗，處理 器112如不再輸出原始數(shù)據(jù)信號DAT_o，原始時鐘信號CLK_o亦于數(shù)個時鐘周期后停止供應，如圖4所示。在此情況下，由于時鐘信號CLK受到異步延遲電路300的延遲，當數(shù)據(jù)信號DAT抵達畫面緩沖器108時，時鐘信號CLK已靜止，造成數(shù)據(jù)信號DAT無法正確地被寫入畫面緩沖器108。為了克服異步延遲電路300的副作用，請參考圖5，圖5為本發(fā)明實施例一行動產(chǎn)業(yè)處理器接口 50的示意圖。行動產(chǎn)業(yè)處理器接口 50用來協(xié)調一行動裝置的一處理器512及一顯示面板510。行動產(chǎn)業(yè)處理器接口 50包含有一模擬電路模塊500、一畫面緩沖器520及一數(shù)字電路模塊530。模擬電路模塊500包含有一物理層電路502，用來接收并根據(jù)一行動產(chǎn)業(yè)處理器接口的規(guī)范，調變處理器512提供的一原始數(shù)據(jù)信號DAT_o及一原始時鐘信號CLK_o的準位，并據(jù)以分別產(chǎn)生一數(shù)據(jù)信號DAT及一時鐘信號CLK。畫面緩沖器520用來根據(jù)一存取信號ACC及時鐘信號CLK，儲存數(shù)據(jù)信號DAT，并根據(jù)一指令信號CMD，輸出數(shù)據(jù)信號DAT至顯示面板510。數(shù)字電路模塊530包含有一顯示器串行接口 532、一內(nèi)存控制器534、一組態(tài)緩存器536及一異步延遲電路538。顯示器串行接口用來通過數(shù)據(jù)封包，傳輸數(shù)據(jù)信號DAT及時鐘信號CLK。內(nèi)存控制器534用來根據(jù)DAT數(shù)據(jù)信號及CLK時鐘信號，產(chǎn)生存取信號ACC。組態(tài)緩存器536用來根據(jù)一異步時鐘信號CLK_A及數(shù)據(jù)信號DAT，產(chǎn)生指令信號CMD。異步延遲電路538用來調整時鐘信號CLK傳送至組態(tài)緩存器536的一時鐘延遲(clock latency),以產(chǎn)生異步時鐘信號CLK_A。簡單來說，為了避免時鐘信號CLK于數(shù)據(jù)信號DAT抵達畫面緩沖器520前靜止，異步延遲電路538改為安裝于顯示器串行接口 532及組態(tài)緩存器536之間。如此一來，相較于行動產(chǎn)業(yè)處理器接口 30，時鐘信號CLK傳送至畫面緩沖器520的時間延遲可縮短，以保證畫面緩沖器520的正常運作。由于組態(tài)緩存器536包含眾多的正反器(Flip-flop)，不利于時鐘樹狀合成(Clock Tree Synthesis，CTS)，因此需要異步延遲電路538調整時間延遲，以免違反時鐘信號對于建立時間及保持時間的規(guī)范。相較之下，畫面緩沖器520包含的正反器數(shù)目較少，因此不須額外加入異步延遲電路。較佳地，異步延遲電路538可通過正反器的串接實現(xiàn)，但不限于此。另外，更實際地說，若行動裝置為一手機，且顯示面板510為一薄膜晶體管液晶顯示器(thin-filmtransistor liquid-crystal display,TFT-IXD)面板，數(shù)據(jù)信號DAT包含有更新顯示內(nèi)容所需的源極驅動信號與門極驅動信號。在現(xiàn)有技術中，隨著時鐘信號CLK的振蕩速率逐漸提升，時鐘信號CLK因時間延遲而違反建立時間或保持時間規(guī)范的機率增加，而傳統(tǒng)的時鐘樹狀合成技術無法解決。雖然行動產(chǎn)業(yè)處理器接口 30新增異步延遲電路300，以解決時鐘信號CLK違反建立時間或保持時間規(guī)范的問題，卻又額外造成畫面緩沖器108因時鐘信號CLK靜止而無法運作的問題。相較之下，本發(fā)明根據(jù)組態(tài)緩存器536及畫面緩沖器520對時鐘信號CLK延遲調整的不同需求，僅通過異步延遲電路538，調整時鐘信號CLK至組態(tài)緩存器536的延遲時間。如此一來，在畫面緩沖器520寫入數(shù)據(jù)信號DAT完成前，時鐘信號CLK保持振蕩，可確保行動產(chǎn)業(yè)處理器接口 50的正確運作。綜上所述，本發(fā)明僅于顯示器串行接口及組態(tài)緩存器間新增異步延遲電路，以兼顧時鐘信號靜止的省電設計及行動產(chǎn)業(yè)處理器接口調整時鐘延遲的需求。
以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權利要求所做的均等變化與修飾，皆應屬本發(fā)明的涵蓋范圍。
權利要求
1.一種顯示接口電路，用來協(xié)調一行動裝置的一處理器及一顯示面板，其特征在于，該接口電路包含有 一模擬電路模塊，包含一物理層電路，用來接收并調變該處理器提供的一原始數(shù)據(jù)信號及一原始時鐘信號的準位，并據(jù)以分別產(chǎn)生一數(shù)據(jù)信號及一時鐘信號，以符合一產(chǎn)業(yè)規(guī)格； 一畫面緩沖器，用來根據(jù)一存取信號、該時鐘信號，儲存該數(shù)據(jù)信號，并根據(jù)一指令信號，輸出該數(shù)據(jù)信號至該顯示面板；以及一數(shù)字電路模塊，包含有 一顯示器串行接口，耦接于該物理層電路，用來通過數(shù)據(jù)封包，傳輸該數(shù)據(jù)信號及該時鐘信號； 一內(nèi)存控制器，耦接于該顯示器串行接口及該畫面緩沖器之間，用來根據(jù)該數(shù)據(jù)信號及該時鐘信號，產(chǎn)生該存取信號； 一組態(tài)緩存器，用來根據(jù)一異步時鐘信號及該數(shù)據(jù)信號，產(chǎn)生該指令信號；以及一異步延遲電路，耦接于該顯示器串行接口及該設定緩存器之間，用來調整該時鐘信號傳送至該組態(tài)緩存器的一時鐘延遲，以產(chǎn)生該異步時鐘信號。
2.如權利要求I所述的顯示接口電路，其特征在于，該原始時鐘信號于該原始數(shù)據(jù)信號靜止一段后續(xù)處理時間后，隨之靜止。
3.如權利要求2所述的顯示接口電路，其特征在于，該畫面緩沖器于該時鐘信號隨著該原始時派信號靜止前，儲存該數(shù)據(jù)信號。
4.如權利要求I所述的顯示接口電路，其特征在于，該異步延遲電路包含有至少一正反器。
5.如權利要求I所述的顯示接口電路，其特征在于，該產(chǎn)業(yè)規(guī)格是一行動產(chǎn)業(yè)處理器接口。
6.如權利要求I所述的顯示接口電路，其特征在于，該顯示面板是一薄膜晶體管液晶顯示器面板。
7.如權利要求6所述的顯示接口電路，其特征在于，該數(shù)據(jù)信號包含有多個源極驅動信號及多個閘極驅動信號。
全文摘要
本發(fā)明公開了一種顯示接口電路包含有一物理層電路，用來接收并調變一原始數(shù)據(jù)信號及一原始時鐘信號的準位，并據(jù)以分別產(chǎn)生一數(shù)據(jù)信號及一時鐘信號；一畫面緩沖器，用來根據(jù)該時鐘信號一指令信號，儲存及輸出該數(shù)據(jù)信號；一顯示器串行接口，用來通過數(shù)據(jù)封包，傳輸該數(shù)據(jù)信號及該時鐘信號；一組態(tài)緩存器，用來根據(jù)一異步時鐘信號及該數(shù)據(jù)信號，產(chǎn)生該指令信號；以及一異步延遲電路，用來調整該時鐘信號傳送至該組態(tài)緩存器的一時鐘延遲，以產(chǎn)生該異步時鐘信號。
文檔編號G06F3/14GK102810053SQ201110142259
公開日2012年12月5日 申請日期2011年5月30日 優(yōu)先權日2011年5月30日
發(fā)明者林明杰, 郭穎瑜, 杜維盈 申請人:聯(lián)詠科技股份有限公司