專利名稱：圖像采集和處理系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及ー種圖像采集和處理系統(tǒng)。
背景技術：
現(xiàn)有技術的圖像采集和處理系統(tǒng)通常包括圖像傳感器，圖像傳感器的控制器單元，圖像數(shù)據(jù)處理単元以及存儲器單元。現(xiàn)有技術的圖像采集和處理系統(tǒng)大致有以下兩種架構(gòu)方案I :PC(Personal Computer)機軟件+傳感器的架構(gòu)。在這種架構(gòu)中，圖像傳感器采集前端的圖像數(shù)據(jù)，井上傳到PC機，運行在PC機上的軟件對圖像數(shù)據(jù)進行處理。方案2 :DSP(Digital Signal Processing) +傳感器的架構(gòu)。在這種架構(gòu)中，圖像·傳感器采集前端的圖像數(shù)據(jù)，DSP將采集到的數(shù)據(jù)進行處理。在以上兩種圖像采集和處理系統(tǒng)的架構(gòu)中，方案I和方案2中的圖像傳感器的控制器単元，圖像數(shù)據(jù)處理単元，存儲器単元的控制都是基于軟件來實現(xiàn)的，對于數(shù)據(jù)處理要求不是很高的場合，完全可以勝任。但對于ー些數(shù)據(jù)處理要求很高且處理的實時性要求很高的場合，基于軟件的圖像處理已不能滿足設計要求。而且方案I屬于ー種分離式的系統(tǒng)，一般情況下，從圖像數(shù)據(jù)的采集端到數(shù)據(jù)處理端之間需要電纜線連接，這樣也會増加系統(tǒng)成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種對圖像處理模塊做優(yōu)化處理的圖像采集和處理系統(tǒng)。ー種圖像采集和處理系統(tǒng)，包括圖像傳感器和現(xiàn)場可編程門陣列電路，所述現(xiàn)場可編程門陣列電路包括嵌入式軟核處理器和圖像處理模塊，所述圖像處理模塊用于處理所述圖像傳感器采集的圖像數(shù)據(jù)，所述嵌入式軟核處理器用于控制所述圖像傳感器和所述圖像處理模塊，所述圖像處理模塊是硬件描述語言模塊，所述圖像處理模塊以自定義指令的方式嵌入到所述嵌入式軟核處理器中。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，調(diào)用DSP_BUilder中的數(shù)學運算模塊，構(gòu)建所述圖像處理模塊的系統(tǒng)級模塊，調(diào)用DSP_Builder中的SignalCompile模塊，將所述系統(tǒng)級的模塊轉(zhuǎn)換成RTL級的硬件描述語言模塊。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述圖像處理模塊包括多個功能模塊，所述功能模塊之間通過Avalon_ST總線連接。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，圖像處理模塊包括像素檢測模塊，壞點插值模塊，像素分塊模塊，像素校正模塊，偏置補償模塊，多副圖像緩沖模塊，計算對比度和相位模塊，歸ー化處理模塊，擬合澤尼克系數(shù)模塊，傳感器位置和波前尼克系數(shù)模塊，擬合傳感器位置模塊和波前重構(gòu)模塊，所述圖像處理模塊包括像素檢測模塊、壞點插值模塊、像素分塊模塊、像素校正模塊、偏置補償模塊、多副圖像緩沖模塊、計算對比度和相位模塊、歸ー化處理模塊、擬合澤尼克系數(shù)模塊、傳感器位置和波前尼克系數(shù)模塊依次連接，所述擬合傳感器位置模塊連接于所述歸ー化處理模塊和擬合澤尼克系數(shù)模塊之間，所述波前重構(gòu)模塊連接于所述擬合澤尼克系數(shù)模塊、所述傳感器位置和波前尼克系數(shù)模塊之間。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述嵌入式軟核處理器包括算木邏輯單元和自定義指令調(diào)用模塊，所述算術邏輯單元對所述嵌入式軟核處理器的標準指令進行算術邏輯運算，所述自定義指令調(diào)用模塊調(diào)用用戶自己建立的硬件邏輯對所述嵌入式軟核處理器的自定義指令進行運算。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述自定義指令包括驅(qū)動文件、功能文件以及Avalon接ロ，所述驅(qū)動文件由用戶自行編寫，所述功能文件由DSP_BuiIder工具以及其提供的數(shù)字信號處理完成，所述Avalon接ロ由S0PC_Builder工具生成。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述現(xiàn)場可編程門陣列電路還包括多個功能模塊，所述功能模塊與所述嵌入式軟核處理器之間通過Avalon_MM總線連接。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述現(xiàn)場可編程門陣列電路還包 括以太網(wǎng)接ロ控制器，所述嵌入式軟核處理器通過所述以太網(wǎng)接ロ控制器接收工作站發(fā)送的掃描指令和參數(shù)，所述圖像處理模塊對圖像數(shù)據(jù)的運算結(jié)果通過所述以太網(wǎng)接ロ控制器上傳到工作站。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述現(xiàn)場可編程門陣列電路還包括圖像控制器，用于根據(jù)所述嵌入式軟核處理器發(fā)送的指令驅(qū)動所述圖像傳感器 ，第一計數(shù)器，所述第一計數(shù)器計數(shù)完畢，所述圖像傳感器完成一行圖像數(shù)據(jù)的采集；第二計數(shù)器，所述第二計數(shù)器計數(shù)完畢，所述圖像傳感器完成一幅圖像數(shù)據(jù)的采集。上述圖像采集和處理系統(tǒng)優(yōu)選的一種技術方案，所述圖像采集和處理系統(tǒng)還包括靜態(tài)隨機存取存儲器和Flash存儲器，所述靜態(tài)隨機存取存儲器用于存放圖像數(shù)據(jù)和系統(tǒng)運行軟件，所述Flash存儲器用于存儲所述系統(tǒng)運行軟件編譯后的文件。與現(xiàn)有技術相比，本發(fā)明的圖像采集和處理系統(tǒng)同時采用了 Avalon_MM總線和Avalon_ST總線兩種數(shù)據(jù)傳輸架構(gòu)，所述圖像處理模塊的內(nèi)部功能模塊采用Avalon_ST總線數(shù)據(jù)交換架構(gòu)，而系統(tǒng)中的功能模塊間采用Avalon_MM總線傳輸架構(gòu)，充分的體現(xiàn)了控制通路和數(shù)據(jù)通路分離的原則，發(fā)揮了兩類片上總線的優(yōu)勢。圖像處理模塊的系統(tǒng)級的功能模塊搭建完成后將其作為ー個自定義指令嵌入到所述嵌入式軟核處理器中，以被軟件調(diào)用，本發(fā)明的圖像采集和處理系統(tǒng)的性能有了很大的提高。


圖I是本發(fā)明的圖像采集和處理系統(tǒng)的結(jié)構(gòu)框圖。圖2是圖I所示的圖像處理模塊的結(jié)構(gòu)示意圖。圖3是圖I所示的嵌入式軟核處理器的示意圖。
具體實施例方式本發(fā)明涉及一種基于FPGA的圖像采集和圖像處理的片上系統(tǒng)。FPGA作為片上系統(tǒng)的ー個可編程平臺，系統(tǒng)功能由基于嵌入式軟核處理器上運行的軟件和FPGA的硬件資源實現(xiàn)。嵌入式軟核處理器上運行的軟件主要實現(xiàn)系統(tǒng)中各個模塊間數(shù)據(jù)流的控制和簡單的數(shù)據(jù)處理。在本發(fā)明的圖像采集和處理系統(tǒng)中，將圖像處理模塊以自定義指令的方式嵌入到嵌入式軟核處理器中以達到硬件加速目的，充分發(fā)揮了嵌入式軟核處理器的優(yōu)勢。利用嵌入式軟核處理器的硬件加速功能和兩種片上總線Avalon-MM和Avalon-ST總線的各自優(yōu)勢，在一個系統(tǒng)中，根據(jù)不同模塊的功能，采用兩種總線結(jié)構(gòu)，以達到優(yōu)化系統(tǒng)功能的目的。為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面結(jié)合附圖對本發(fā)明作進ー步的詳細描述。請參閱圖1，圖I是本發(fā)明的圖像采集和處理系統(tǒng)的結(jié)構(gòu)框圖。所述圖像采集和處理系統(tǒng)包括flash存儲器2、現(xiàn)場可編程門陣列電路3、靜態(tài)隨機存取存儲器(SRAM)4以及圖像傳感器5。系統(tǒng)的軟件通過編譯后存儲在所述Flash存儲器2中。所述靜態(tài)隨機存取存儲器4劃分成兩個部分，分別存放系統(tǒng)運行的軟件和圖像數(shù)據(jù)。所述圖像傳感器5通過PCB布線與現(xiàn)場可編程門陣列電路3相連，所述現(xiàn)場可編程門陣列電路3將輸入的圖像數(shù)據(jù)存入靜態(tài)隨機存取存儲器4中，PCB板上的所述現(xiàn)場可編程門陣列電路3同時還與所述Flash存儲器2相連接，所述Flash存儲器2中儲存的程序指令數(shù)據(jù)供所述現(xiàn)場可編程門陣列電路3使用。當現(xiàn)場可編程門陣列電路3上電后，系統(tǒng)軟件由Flash存儲器2中映射到靜態(tài)隨機存取存儲器4中。優(yōu)選的，所述圖像傳感器5可以選擇Star250圖像傳感器， 所述圖像傳感器5的像素分辨率為512*512，所述圖像傳感器5內(nèi)部集成模數(shù)轉(zhuǎn)換器，可輸出IObits的數(shù)字信號。所述現(xiàn)場可編程門陣列電路3包括配置接ロ控制器31、Flash控制32、以太網(wǎng)接ロ控制器33、JTAG控制器34、嵌入式軟核處理器35、圖像緩存模塊36、圖像控制器37、SRAM控制器38、第一計數(shù)器39、第二計數(shù)器30、片上Avalon_MM總線310、三態(tài)橋311以及圖像處理模塊312。優(yōu)選的，所述嵌入式軟核處理器35是Nios II軟核處理器，所述圖像控制器37和圖像處理模塊312根據(jù)設計者自己定義和設計。具體的，所述圖像控制器37基于QuartusII開發(fā)平臺構(gòu)建；在S0PC_Builder工具中，添加所述嵌入式軟核處理器35、所述圖像緩存模塊36、所述SRAM控制器38、所述第一計數(shù)器39、所述第二計數(shù)器30、所述配置接ロ控制器31、Flash控制器32、所述以太網(wǎng)接ロ控制器33、所述JTAG控制器34、所述三態(tài)橋311，并添加系統(tǒng)時鐘。所述現(xiàn)場可編程門陣列電路3的各個功能模塊通過Avalon_MM總線310互聯(lián)。Avalon_MM總線分為主接口和從接ロ，讀寫控制操作都是由主接ロ發(fā)起指令，從接ロ被動的接收指令，和一般的總線操作類似，主要完成系統(tǒng)的控制功能。所述現(xiàn)場可編程門陣列電路3的功能模塊通過S0PC_BuiIder自動互連后，系統(tǒng)自動設置這些模塊接ロ的基地址和偏移地址，然后根據(jù)設計需求，自己設定復位地址和異常地址。所述嵌入式軟核處理器35的開發(fā)和設計方案與通用的芯片開發(fā)方案完全不一樣，整個系統(tǒng)的構(gòu)建采用片上可編程技術實現(xiàn)。所述嵌入式軟核處理器35包括六類接ロ，分別為時鐘接ロ、數(shù)據(jù)接ロ、指令接ロ、中斷接ロ、JTAG接ロ以及自定義接ロ。所述JTAG接ロ與所述JTAG控制器34通過Avalon_MM總線310相連。所述嵌入式軟核處理器35用于對所述圖像采集和處理系統(tǒng)的各模塊間數(shù)據(jù)流的控制和簡單的數(shù)據(jù)處理。所述以太網(wǎng)接ロ控制器33與工作站I相連，所述以太網(wǎng)接ロ控制器33還經(jīng)由三態(tài)橋311與Avalon_MM總線310相連。所述現(xiàn)場可編程門陣列電路3通過所述以太網(wǎng)接ロ控制器33實現(xiàn)與工作站I的通信。具體的，所述嵌入式軟核處理器35通過所述以太網(wǎng)接ロ控制器33接收工作I發(fā)送的掃描指令和參數(shù)，所述圖像處理模塊312對圖像數(shù)據(jù)的運算結(jié)果通過所述以太網(wǎng)接ロ控制器33上傳到工作站1，工作站I根據(jù)接收到的數(shù)據(jù)及時調(diào)整掃描參數(shù)。所述Flash控制器32與所述flash存儲器2連接,所述Flash控制32還經(jīng)由三態(tài)橋311與Avalon_MM總線310相連。所述SRAM控制器38與所述靜態(tài)隨機存取存儲器4連接，所述SRAM控制器38還經(jīng)由三態(tài)橋311與Avalon_MM總線310相連。所述第一計數(shù)器39、第二計數(shù)器30與所述Avalon_MM總線310相連，當所述第一計數(shù)器39計數(shù)完畢后，所述圖像傳感器35完成一行圖像數(shù)據(jù)的采集；當所述第二計數(shù)器30計數(shù)完畢后，所述圖像傳感器35完成一幅圖像數(shù)據(jù)的采集。所述圖像控制器37用于根據(jù)所述嵌入式軟核處理器35發(fā)送的指令驅(qū)動所述圖像傳感器35，所述圖像控制器37與所述Avalon_MM總線310相連。所述述圖像傳感器5與所述Avalon_MM總線310之間還連接圖像緩沖模塊36,優(yōu)選的，所述圖像緩沖模塊36為FIFO (First In，F(xiàn)irst Out)圖像緩沖模塊。所述圖像處理模塊312用于處理所述圖像傳感器5采集的圖像數(shù)據(jù)，所述圖像處理模塊312是硬件描述語言模塊，所述圖像處理模塊312以自定義指令的方式嵌入到所述嵌入式軟核處理器35中。所述圖像處理模塊312從靜態(tài)隨機存取存儲器4中讀取ー副圖 像數(shù)據(jù)并進行相應的數(shù)學運算，由于運算數(shù)據(jù)量較大，因此，將所述圖像處理模塊312作為ー個自定義指令內(nèi)嵌到所述嵌入式軟核處理器35中，在所述嵌入式軟核處理器35上運行的軟件可以直接調(diào)用所述圖像處理模塊312，完成復雜的圖像算法。本發(fā)明的圖像采集和處理系統(tǒng)的運行原理如下當工作站I通過以太網(wǎng)發(fā)送掃描指令和參數(shù)時，運行在所述嵌入式軟核處理器35的軟件通過所述以太網(wǎng)控制器33接收掃描數(shù)據(jù)，并對其進行譯碼和相應的數(shù)據(jù)處理。由于此處的數(shù)據(jù)處理量不大，利用基于所述嵌入式軟核處理器35的軟件即可完成。所述嵌入式軟核處理器35將處理完后的掃描數(shù)據(jù)通過Avalon_MM總線310發(fā)送給所述圖像控制器37。所述圖像控制器37根據(jù)接收到的掃描指令驅(qū)動所述圖像傳感器5，當所述圖像傳感器5上傳圖像數(shù)據(jù)時，毎次上傳一行圖像數(shù)據(jù)，根據(jù)每行的行同步信號啟動所述第一計數(shù)器39，當所述第一計數(shù)器計數(shù)39計數(shù)到511吋，即完成了一行圖像數(shù)據(jù)的采集。將每一行圖像數(shù)據(jù)寫入所述靜態(tài)隨機存取存儲器4中，此時第一計數(shù)器計數(shù)39清零并重新計數(shù)，所述第二計數(shù)器計數(shù)30中的計數(shù)增加I。每當所述第一計數(shù)器計數(shù)39計數(shù)到511時，所述第二計數(shù)器計數(shù)30中的計數(shù)便増加1，因此，當所述第二計數(shù)器計數(shù)30計數(shù)到511時，完成一幅圖像的采集，所述整幅圖像的數(shù)據(jù)也就儲存在所述靜態(tài)隨機存取存儲器4中。一幅圖像采集完畢后，從靜態(tài)隨機存取存儲器4中讀取數(shù)據(jù)，并送到圖像處理模塊312中，對圖像數(shù)據(jù)進行相應的數(shù)學運算，運算后的結(jié)果通過所述以太網(wǎng)控制器33上傳到工作站1，工作站I根據(jù)接收到的數(shù)據(jù)及時調(diào)整掃描參數(shù)。請參閱圖2，圖2是圖I所示的圖像處理模塊的結(jié)構(gòu)示意圖。所述圖像處理模塊312包括像素檢測模塊410，壞點插值模塊411，像素分塊模塊412，像素校正模塊413，偏置補償模塊414，多幅圖像緩沖模塊415，計算對比度和相位模塊416，歸ー化處理模塊417，擬合澤尼克系數(shù)模塊418，傳感器位置和波前尼克系數(shù)模塊419，擬合傳感器位置模塊420和波前重構(gòu)模塊421。所述像素檢測模塊410、壞點插值模塊411、像素分塊模塊412、像素校正模塊413、偏置補償模塊414、多幅圖像緩沖模塊415、計算對比度和相位模塊416、歸ー化處理模塊417、擬合澤尼克系數(shù)模塊418、傳感器位置和波前尼克系數(shù)模塊419依次連接，所述擬合傳感器位置模塊420連接于所述歸ー化處理模塊417、擬合澤尼克系數(shù)模塊418之間。所述波前重構(gòu)模塊421連接于所述擬合澤尼克系數(shù)模塊418、傳感器位置和波前尼克系數(shù)模塊419之間。所述圖像處理模塊312的各功能模塊通過Avalon_ST總線422互聯(lián)。由于圖像處理模塊312中，內(nèi)部各功能模塊之間是高速率的數(shù)據(jù)流，而且是點到點的數(shù)據(jù)流，所以圖像處理模塊315的內(nèi)部功能模塊之間完全可以采用Avalon_ST總線422互連，從而實現(xiàn)了高效的數(shù)據(jù)接ロ。Avalon_ST總線是專門實現(xiàn)高數(shù)據(jù)流的ー種交互架構(gòu)，它提供的數(shù)據(jù)接ロ較少，只需簡單的握手信號就可完成數(shù)據(jù)的收發(fā)，主要是用于點到點的數(shù)據(jù)流接ロ，更多的用在高數(shù)據(jù)通過率的模塊間。本發(fā)明的圖像處理模塊312的內(nèi)部各功能模塊采用Avalon_ST總線互聯(lián)，因此，本發(fā)明的圖像采集和處理系統(tǒng)的數(shù)據(jù)處理能力和實時性有大大的提高。所述圖像處理模塊312的功能實現(xiàn)，如果靠設計者用硬件描述語言實現(xiàn)圖像數(shù)據(jù)處理的功能，是ー項非常困難且耗時間的事情，因此，本發(fā)明利用DSP_Bu i I der和Mat I abエ具來實現(xiàn)相應的功能。DSP_BuiIder是專門用于實現(xiàn)復雜DSP的ー款工具,設計者可以利用DSP_Builder和Matlab工具構(gòu)建系統(tǒng)級的DSP系統(tǒng)。在Matlab/Simulink環(huán)境中，調(diào)用 DSP_Builder中數(shù)學運算模塊，構(gòu)建圖像處理模塊312的系統(tǒng)級模塊，利用Matlab強大的仿真功能完成系統(tǒng)的功能仿真，如果功能正確，調(diào)用DSP_Builder中的SignalCompile模塊，將系統(tǒng)級的模塊轉(zhuǎn)換成相應RTL級的硬件描述語言模塊。由于圖像處理模塊312涉及到大量復雜的數(shù)學運算，本發(fā)明的圖像采集和處理系統(tǒng)應用嵌入式軟核處理器35自定義指令的方式來實現(xiàn)硬件加速。自定義用戶指令實質(zhì)上就是讓嵌入式軟核處理器35實現(xiàn)由硬件邏輯電路實現(xiàn)的某種功能。所述硬件邏輯電路連接到所述嵌入式軟核處理器35的算木邏輯單元351上。對于所述嵌入式軟核處理器35的標準指令，所述嵌入式軟核處理器35使用算木邏輯單元351來完成相應的算術邏輯操作；對于自定義指令，則由自定義指令調(diào)用模塊350調(diào)用用戶自己建立的硬件邏輯來完成運算，如圖3所示。具體的，在DSP_Builder構(gòu)建圖像處理功能的基礎上，按照自定義指令設計的要求，把構(gòu)建的圖像處理功能模塊設置成自定義指令，S0PC_Builder工具會自動將圖像處理模塊集成到嵌入式軟核處理器35中。所述自定義指令包括驅(qū)動文件、功能文件以及Avalon接ロ，所述驅(qū)動文件由用戶自行編寫，以便嵌入式軟核處理器35能訪問此模塊。所述功能文件由DSP_Builder工具以及其提供的數(shù)字信號處理完成，所述Avalon接ロ由S0PC_Builder工具生成。通過S0PC_Builder編譯整個系統(tǒng)后,在生成的system, h文件中，關于圖像處理模塊312的宏定義如下#define ALT_IMAGE_PROCECESS_CUSTOM_INSTRUCTION_N 0X00000000.#define ALT_IMAGE_PROCECESS_CUSTOM_INSTRUCTION(A, B)_builtin_custom_inii.通過編寫驅(qū)動文件并根據(jù)system, h文件中的寄存器來訪問自定義的圖像處理模塊 312。本發(fā)明的圖像采集和處理系統(tǒng)應用嵌入式軟核處理器35自定義指令，自定義指令是基于嵌入式軟核處理器35片上可編程系統(tǒng)的ー個重要特征。嵌入式軟核處理器35自定義指令擴展了 CPU的指令集，提高對時間要求嚴格的軟件運行速度，因此提高了系統(tǒng)的整體性能。將圖像處理模塊312以自定義的指令嵌入到嵌入式軟核處理器35中，可以實現(xiàn)傳統(tǒng)處理器無法達到的最佳性能。在對數(shù)據(jù)處理速度要求比較高的場合，把由標準指令序列實現(xiàn)的核心功能變成由一條用戶定制的指令來實現(xiàn)，這樣可以明顯提高軟件的執(zhí)行效率?；谟布幚砟K的自定義指令可通過單個時鐘周期或多個時鐘周期的硬件算法操作完成原本十分復雜的處理任務。與現(xiàn)有技術相比，本發(fā)明的圖像采集和處理系統(tǒng)中，將圖像處理模塊312作為嵌入式軟核處理器35內(nèi)部指令以達到硬件加速目的，充分發(fā)揮了嵌入式軟核處理器35的優(yōu)勢。自定義指令是將ー個功能模塊用硬件來實現(xiàn)，并將此硬件嵌入到嵌入式軟核處理器35內(nèi)部作為ー個指令來使用，這樣的ー種自定義指令的方式對于系統(tǒng)硬件資源的復用以及產(chǎn)品的靈活性都有著非常大好處，進ー步的，本發(fā)明的圖像采集和處理系統(tǒng)同時采用了 Avalon_MM總線和Avalon_ST總線兩種數(shù)據(jù)傳輸架構(gòu)，即所述圖像處理模塊312的內(nèi)部功能模塊采用Avalon_ST總線數(shù)據(jù)交換架構(gòu)，而系統(tǒng)中的功能模塊間采用Avalon_MM總線傳輸架構(gòu)，充分的體現(xiàn)了控制 通路和數(shù)據(jù)通路分離的原則，充分的發(fā)揮了兩類片上總線的優(yōu)勢。本發(fā)明以DSP_BUilder和Matlab/Simulink為平臺，通過DSP_Builder和Matlab/Simulink提供的基本數(shù)據(jù)處理模塊(FFT，濾波模塊，Avalon_ST模塊)構(gòu)建圖像處理模塊的功能和仿真，圖像處理模塊的系統(tǒng)級的功能模塊搭建完成后并將其作為ー個自定義指令嵌入到所述嵌入式軟核處理器中，以被軟件調(diào)用，本發(fā)明的圖像采集和處理系統(tǒng)的性能有了很大的提高。本發(fā)明的圖像采集和處理系統(tǒng)基于FPGA的片上可編程系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的采集和處理，具有設計周期短，設計人員可以將大量的時間花在系統(tǒng)建模上，而不必為系統(tǒng)的細節(jié)設計花太多時間。SOPC系統(tǒng)具有可編程，模塊升級容易，通過DSP_BuiIder自動將各個模塊互連起來，用戶也可以自己設定中斷優(yōu)先級，異常復位地址，中斷地址。在數(shù)據(jù)處理要求比較高的場合，可以通過自定義指令，硬件加速等手段來實現(xiàn)硬件加速，從而很好的滿足系統(tǒng)設計要求。在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發(fā)明并不限于在說明書中所述的具體實施例。
權利要求
1.一種圖像采集和處理系統(tǒng)，包括圖像傳感器和現(xiàn)場可編程門陣列電路，所述現(xiàn)場可編程門陣列電路包括嵌入式軟核處理器和圖像處理模塊，所述圖像處理模塊用于處理所述圖像傳感器采集的圖像數(shù)據(jù)，所述嵌入式軟核處理器用于控制所述圖像傳感器和所述圖像處理模塊，其特征在于，所述圖像處理模塊是硬件描述語言模塊，所述圖像處理模塊以自定義指令的方式嵌入到所述嵌入式軟核處理器中。
2.如權利要求I所述的圖像采集和處理系統(tǒng)，其特征在于，調(diào)用DSP_BUilder中的數(shù)學運算模塊，構(gòu)建所述圖像處理模塊的系統(tǒng)級模塊，調(diào)用DSP_Builder中的SignalCompile模塊，將所述系統(tǒng)級的模塊轉(zhuǎn)換成RTL級的硬件描述語言模塊。
3.如權利要求I所述的圖像采集和處理系統(tǒng)，其特征在于，所述圖像處理模塊包括多個功能模塊，所述功能模塊之間通過Avalon_ST總線連接。
4.如權利要求3所述的圖像采集和處理系統(tǒng)，其特征在于，所述圖像處理模塊包括像素檢測模塊、壞點插值模塊、像素分塊模塊、像素校正模塊、偏置補償模塊、多副圖像緩沖模塊、計算對比度和相位模塊、歸一化處理模塊、擬合澤尼克系數(shù)模塊、傳感器位置和波前尼克系數(shù)模塊、擬合傳感器位置模塊和波前重構(gòu)模塊，所述圖像處理模塊包括像素檢測模塊、壞點插值模塊、像素分塊模塊、像素校正模塊、偏置補償模塊、多副圖像緩沖模塊、計算對比度和相位模塊、歸一化處理模塊、擬合澤尼克系數(shù)模塊、傳感器位置和波前尼克系數(shù)模塊依次連接，所述擬合傳感器位置模塊連接于所述歸一化處理模塊和擬合澤尼克系數(shù)模塊之間，所述波前重構(gòu)模塊連接于所述擬合澤尼克系數(shù)模塊、所述傳感器位置和波前尼克系數(shù)模塊之間。
5.如權利要求I所述的圖像采集和處理系統(tǒng)，其特征在于，所述嵌入式軟核處理器包括算術邏輯單元和自定義指令調(diào)用模塊，所述算術邏輯單元對所述嵌入式軟核處理器的標準指令進行算術邏輯運算，所述自定義指令調(diào)用模塊調(diào)用用戶自己建立的硬件邏輯對所述嵌入式軟核處理器的自定義指令進行運算。
6.如權利要求I所述的圖像采集和處理系統(tǒng)，其特征在于，所述自定義指令包括驅(qū)動文件、功能文件以及Avalon接口，所述驅(qū)動文件由用戶自行編寫，所述功能文件由DSP_Builder工具以及其提供的數(shù)字信號處理完成，所述Avalon接口由SOPC_Builder工具生成。
7.如權利要求I所述的圖像采集和處理系統(tǒng)，其特征在于，所述現(xiàn)場可編程門陣列電路還包括多個功能模塊，所述功能模塊與所述嵌入式軟核處理器之間通過Avalon_MM總線連接。
8.如權利要求7所述的圖像采集和處理系統(tǒng)，其特征在于，所述現(xiàn)場可編程門陣列電路還包括以太網(wǎng)接口控制器，所述嵌入式軟核處理器通過所述以太網(wǎng)接口控制器接收工作站發(fā)送的掃描指令和參數(shù)，所述圖像處理模塊對圖像數(shù)據(jù)的運算結(jié)果通過所述以太網(wǎng)接口控制器上傳到工作站。
9.如權利要求8所述的圖像采集和處理系統(tǒng)，其特征在于，所述現(xiàn)場可編程門陣列電路還包括 圖像控制器，用于根據(jù)所述嵌入式軟核處理器發(fā)送的指令驅(qū)動所述圖像傳感器； 第一計數(shù)器，所述第一計數(shù)器計數(shù)完畢，所述圖像傳感器完成一行圖像數(shù)據(jù)的采集； 第二計數(shù)器，所述第二計數(shù)器計數(shù)完畢，所述圖像傳感器完成一幅圖像數(shù)據(jù)的采集。
10.如權利要求I所述的圖像采集和處理系統(tǒng)，其特征在于，所述圖像采集和處理系統(tǒng)還包括靜態(tài)隨機存取存儲器和Flash存儲器，所述靜態(tài)隨機存取存儲器用于存放圖像數(shù)據(jù)和系統(tǒng)運行軟件，所述Flash存儲器用于存儲所述系統(tǒng)運行軟件編譯后的文件。
全文摘要
本發(fā)明涉及一種圖像采集和處理系統(tǒng)，包括圖像傳感器和現(xiàn)場可編程門陣列電路，所述現(xiàn)場可編程門陣列電路包括嵌入式軟核處理器和圖像處理模塊，所述圖像處理模塊用于處理所述圖像傳感器采集的圖像數(shù)據(jù)，所述嵌入式軟核處理器用于控制所述圖像傳感器和所述圖像處理模塊，所述圖像處理模塊是硬件描述語言模塊，所述圖像處理模塊以自定義指令的方式嵌入到所述嵌入式軟核處理器中。本發(fā)明的系統(tǒng)用嵌入式軟核處理器的硬件加速功能和兩種片上總線Avalon-MM和Avalon-ST總線的各自優(yōu)勢，在一個系統(tǒng)中，根據(jù)不同模塊的功能，采用兩種總線結(jié)構(gòu)，以達到優(yōu)化系統(tǒng)功能的目的。
文檔編號G06T1/00GK102831572SQ20111016498
公開日2012年12月19日 申請日期2011年6月17日 優(yōu)先權日2011年6月17日
發(fā)明者詹畢旺, 羅聞, 孫智超, 相恒偉 申請人:上海微電子裝備有限公司