專利名稱：一種安全可復(fù)用spi外圍接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種外圍串行總線SPI接口，尤其是一種安全可復(fù)用SPI外圍接口電路。
背景技術(shù)：
串行外設(shè)接口(Serial Peripheral hterface，SPI)總線最初是由 Motorola 公司推出的，后來交給0PENC0RES組織維護(hù)。SPI總線是一種全雙工、同步、串行數(shù)據(jù)接口標(biāo)準(zhǔn)總線，有Master和Slave兩種工作模式。與別的串行總線相比，它具有電路結(jié)構(gòu)簡單(只有四根接口線)、速度快等優(yōu)點(diǎn)，在集成電路飛速發(fā)展的近幾年應(yīng)用非常廣泛。大量的新型器件如IXD模塊、FLASH、EEPROM存儲器、數(shù)據(jù)輸入、輸出設(shè)備等都采用了 SPI接口。但是SPI 接口工作的時候，沒有應(yīng)答信號，并且數(shù)據(jù)在發(fā)送的時候無校驗(yàn)位，所以，要求主從器件必須完全符合S P I的時序要求，否則數(shù)據(jù)傳輸很容易出現(xiàn)錯誤。另外，隨著超大規(guī)模集成電路的發(fā)展趨勢SOC的設(shè)計(jì)方式成為主流。電路的復(fù)雜性以及快速完成設(shè)計(jì)、降低成本等要求，決定了系統(tǒng)級芯片的設(shè)計(jì)必須采用IP (Intellectual Property)復(fù)用的方法。在實(shí)際的設(shè)計(jì)中，提高IP的可復(fù)用性是當(dāng)前研究的熱點(diǎn)。SPI接口有主模式和從模式兩種工作模式，因此，為了給SoC設(shè)計(jì)和FPGA開發(fā)提供最大的靈活性，有必要設(shè)計(jì)一種可配置為主模式或從模式，可設(shè)置通信速率并能適用于不同傳輸模式的SPI外圍接口電路。

發(fā)明內(nèi)容
為了克服SPI協(xié)議數(shù)據(jù)傳輸安全性方面的不足，并提高SPI接口電路的可復(fù)用性， 本發(fā)明提供了一種安全可復(fù)用SPI外圍接口電路，能夠大大提高數(shù)據(jù)傳輸?shù)陌踩?，并提高了接口電路的可?fù)用性，降低了成本。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案為
一種安全可復(fù)用SPI外圍接口電路，包括以下常規(guī)外圍接口電路模塊數(shù)據(jù)緩沖器，用于緩沖接收數(shù)據(jù)Rx_FIF0和發(fā)送數(shù)據(jù)Tx_FIF0;中斷及DMA控制模塊，用于支持兩種不同的數(shù)據(jù)處理方式中斷方式和DMA方式；寄存器控制模塊，用于配置寄存器和各模塊間的時序控制；APB Slave接口模塊，用來基于APB總線跟CPU交互，實(shí)現(xiàn)接口電路寄存器的配置和工作狀態(tài)的讀?。粫r鐘分頻模塊，用于生成2-256任意分頻時鐘給外部器件，實(shí)現(xiàn)波特率的靈活配置。所使用的數(shù)據(jù)緩沖器由二塊8深度、8寬度的FIFO組成，其中一塊用于緩存接收數(shù)據(jù)Rx_FIF0，另外一塊用于緩存發(fā)送數(shù)據(jù)Tx_FIF0。寫操作是CPU配置寫入Tx_FIF0或接口電路發(fā)出DMA請求有DMA從片內(nèi)存儲器搬運(yùn)數(shù)據(jù)到Tx_FIF0，讀操作是CPU讀取Rx_FIF0 或者接口電路發(fā)出DMA請求有DMA從Rx_FIF0搬運(yùn)數(shù)據(jù)到片內(nèi)存儲器并發(fā)中斷給CPU。所使用的APB Slave接口模塊，支持32位的數(shù)據(jù)單元。所述一種安全可復(fù)用SPI外圍接口電路還包括命令解析模塊和安全傳輸模塊命令解析模塊，用于接口電路工作模式為從模式時，解析主機(jī)發(fā)送來的命令。安全傳輸模塊， 包括發(fā)送電路和接收電路兩部分，用于將傳輸數(shù)據(jù)進(jìn)行串/并，并/串轉(zhuǎn)換，利用CRC算法和ARQ技術(shù)保證傳輸數(shù)據(jù)的安全性。所述命令解析模塊在接口電路工作模式為從模式時，命令解析模塊可以解析主機(jī)發(fā)送來的命令，這些操作主要包括，清除接收FIFO或者發(fā)送FIFO中的數(shù)據(jù)，選擇DMA來作為數(shù)據(jù)交互的對象等，可以大大節(jié)省和CPU交互所需要的帶寬。作為一種優(yōu)選方案安全傳輸模塊采用的CRC算法為CRC-CCITT碼，其計(jì)算公式為G(X)=x16+X12+X5+1，其中χ為8位數(shù)據(jù)單元。循環(huán)冗余校驗(yàn)碼碼是一種效率極高的檢錯、糾錯碼，在數(shù)據(jù)通信領(lǐng)域中廣泛使用.考慮到SPI總線的特點(diǎn)，采用了生成多項(xiàng)式為G(x)=x16+x12+X5+I的CRC-CCITT碼，它可以檢驗(yàn)出所有的單位錯和雙位錯、奇數(shù)位錯、 長度含16位的突發(fā)錯、99. 997%的17位突發(fā)錯和99. 998%的18位或18位以上的錯誤， CRC-CCITT 碼失效的概率是 246=1. 528x10"5o進(jìn)一步，安全傳輸模塊采用的ARQ技術(shù)是ARQ技術(shù)中的停等式(stop-wait) ARQ， 如果發(fā)現(xiàn)傳輸錯誤，則進(jìn)行安全處理，重新輸入、輸出數(shù)據(jù)。停等式ARQ，發(fā)送方每發(fā)送一幀數(shù)據(jù)之后就必須停下來等待接收方的確認(rèn)返回，僅當(dāng)接收方確認(rèn)正確接收后再繼續(xù)發(fā)送下一數(shù)據(jù)幀。該方法優(yōu)點(diǎn)所需要的緩沖存儲空間最小。再進(jìn)一步，安全傳輸模塊包括發(fā)送電路和接收電路兩部分，發(fā)送電路包括并/串轉(zhuǎn)換電路，CRC編碼器；接收電路包括串/并轉(zhuǎn)換電路，CRC校驗(yàn)器，CRC編碼器。所述一種安全可復(fù)用SPI外圍接口電路支持主模式和從模式兩種工作模式；可以通過外部引腳msjiiode來進(jìn)行SPI兩種工作模式的切換，實(shí)現(xiàn)了端口和硬件資源的復(fù)用， 節(jié)省了成本，增強(qiáng)了該接口電路的兼容性。ms_mode=0，工作模式為主模式，可以與外部從機(jī)進(jìn)行通信。mS_mode=l，工作模式為從模式，可以與外部主機(jī)進(jìn)行通信。本發(fā)明的技術(shù)思路為此SPI接口電路有常規(guī)外圍接口電路模塊、命令解析模塊和安全傳輸模塊組成。其中常規(guī)外圍接口電路模塊包括數(shù)據(jù)緩沖器、中斷及DMA控制模塊、寄存器控制模塊、APB Slave接口模塊、時鐘分頻模塊。該電路支持主模式和從模式兩種工作模式；可以通過外部引腳msjiiode來進(jìn)行 SPI兩種工作模式的切換，實(shí)現(xiàn)了端口和硬件資源的復(fù)用，節(jié)省了成本，增強(qiáng)了該接口電路的兼容性。本發(fā)明的有益效果1、支持主從工作模式的切換，設(shè)置通信速率并能適用于不同傳輸模式的SPI外圍接口電路。2、增加了安全傳輸模塊，利用CRC算法和ARQ技術(shù)保證傳輸數(shù)據(jù)的安全性。3、從模式下，命令解析模塊可以解析主機(jī)發(fā)送來的命令，可以大大節(jié)省和 CPU交互所需要的帶寬。


圖1是本發(fā)明的安全可復(fù)用SPI外圍接口電路結(jié)構(gòu)框圖； 圖2 (a)是CPHA=O時SPI接口傳輸時序圖2 (b)是CPHA=I時SPI接口傳輸時序圖； 圖3是本發(fā)明的安全傳輸模塊發(fā)送電路框圖； 圖4是本發(fā)明的安全傳輸模塊接收電路框圖；圖5是本發(fā)明的安全傳輸模塊所用的CRC編碼器原理圖； 圖6是本發(fā)明的安全傳輸模塊所用的CRC校驗(yàn)器原理圖； 圖7是本發(fā)明的安全傳輸模塊所用串/并電路的原理圖； 圖8是本發(fā)明的安全傳輸模塊所用并/串電路的原理圖； 圖9是本發(fā)明的命令解析模塊的工作流程圖； 圖10(a)是本發(fā)明的APB Slave接口框圖； 圖10(b)是本發(fā)明的APB Slave接口模塊的寫時序圖； 圖10(c)是本發(fā)明的APB Slave接口模塊的讀時序圖。
具體實(shí)施例方式下面結(jié)合附圖對本發(fā)明作進(jìn)一步描述。參照圖1 圖10，一種安全可復(fù)用SPI外圍接口電路，包括以下常規(guī)外圍接口電路模塊數(shù)據(jù)緩沖器，用于緩沖接收數(shù)據(jù)Rx_FIF0和發(fā)送數(shù)據(jù)Tx_FIF0沖斷及DMA控制模塊， 用于通知CPU或者DMA發(fā)送或接收數(shù)據(jù)；寄存器控制模塊，用于配置寄存器和各模塊間的時序控制；APB Slave接口模塊，用來基于APB總線跟CPU交互，實(shí)現(xiàn)接口電路寄存器的配置和接口電路工作狀態(tài)的讀??；時鐘分頻模塊，用于生成2-256任意分頻時鐘給外部器件，實(shí)現(xiàn)波特率的靈活配置。安全傳輸模塊，包括發(fā)送電路和接收電路兩部分，利用CRC算法和 ARQ技術(shù)保證傳輸數(shù)據(jù)的安全性。命令解析模塊，用于接口電路工作模式為從模式時，解析主機(jī)發(fā)送來的命令，這些操作主要包括，清除接收FIFO或者發(fā)送FIFO中的數(shù)據(jù)，選擇DMA 來作為數(shù)據(jù)交互的對象等，可以大大節(jié)省和CPU交互所需要的帶寬。所述安全可復(fù)用SPI外圍接口電路支持主模式和從模式兩種工作模式；可以通過外部引腳msjiiode來進(jìn)行SPI兩種工作模式的切換，實(shí)現(xiàn)了端口和硬件資源的復(fù)用，節(jié)省了成本，增強(qiáng)了該接口電路的兼容性。mS_mOde=0，工作模式為主模式，可以與外部從機(jī)進(jìn)行通信。mS_mode=l，工作模式為從模式，可以與外部主機(jī)進(jìn)行通信。本發(fā)明的安全可復(fù)用SPI電路是基于APB總線的設(shè)備，用來與片外設(shè)備進(jìn)行串行通信，其結(jié)構(gòu)框圖如圖ι所示，其中msjiiode用來進(jìn)行SPI工作模式進(jìn)行切換的引腳，實(shí)現(xiàn)端口和硬件資源的復(fù)用，節(jié)省了成本。(l)mS_mOde=0，工作模式為主模式，可以與外部從機(jī)進(jìn)行通信。此時所使用到的引腳說明如下m_SSn是給外部從器件的片選信號(低電平有效)，m_sclk是給外部從器件的時鐘，m_mosi是主機(jī)輸出從機(jī)輸入數(shù)據(jù)線，m_miso是主機(jī)輸入從機(jī)輸出數(shù)據(jù)線。0)mS_mode=l，工作模式為從模式，可以與外部主機(jī)進(jìn)行通信。此時所使用到的引腳說明如下s_SSn是給外部主器件給出的片選信號(低電平有效)，s_sclk 是外部主器件給出的時鐘，s_mosi是主機(jī)輸出從機(jī)輸入數(shù)據(jù)線，s_miso是主機(jī)輸入從機(jī)輸出數(shù)據(jù)線。所述一種安全可復(fù)用SPI外圍接口電路為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時鐘極性和相位可以進(jìn)行配置，時鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果CPOL=O,串行同步時鐘的空閑狀態(tài)為低電平；如果CPOL=I,串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進(jìn)行數(shù)據(jù)傳輸。如果CPHA=O,在串行同步時鐘的第一個跳變沿(上升或下降)數(shù)據(jù)被采樣；如果 CPHA=I,在串行同步時鐘的第二個跳變沿(上升或下降)數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)時鐘相位和極性應(yīng)該一致。CPOL和CPHA的不同設(shè)置指定了不同的SPI模式，時鐘極性對傳輸格式?jīng)]有影響。改變時鐘極性只是改變了時鐘信號是在上升沿還是下降沿作用，然而時鐘相位的設(shè)置則決定了兩種完全不同的傳輸時序。如下表所示
SPIModeCPOLCPHAShiftSCKedgeCaptureSCKedge000FallingRising101RisingFalling210RisingFalling311FallingRising
A)CPHA=O and CPOL=O(Mode 0)and CPHA=O and CPOL=I (Mode 1)
CPHA=O時的時序如圖2 (a)所示。圖中分別給出了 CPOL = 0和CPOL = 1時的時序波形。B) CPHA=I and CPOL=O(Mode 2)and CPHA=Iand CPOL=I(Mode 3)
當(dāng)CPHA=I時SPI的傳輸時序如圖2 (b)所示，分別給出了 CPOL=O和CPOL=I時的時序波形。以下結(jié)合圖1的結(jié)構(gòu)框圖詳細(xì)說明主要部件的功能及結(jié)構(gòu)。時鐘分頻模塊可以產(chǎn)生2-256任意分頻的時鐘給片外器件，實(shí)現(xiàn)波特率的靈活配置，時鐘分頻模塊的偶分頻通過上升沿觸發(fā)的加法計(jì)數(shù)器實(shí)現(xiàn)，奇分頻通過下降沿觸發(fā)的加法計(jì)數(shù)器產(chǎn)生信號經(jīng)過或門實(shí)現(xiàn)。寄存器控制模塊用于配置寄存器和各模塊間的時序控制。中斷及DMA控制模塊中斷及DMA控制模塊支持兩種不同的數(shù)據(jù)處理模式中斷方式和DMA方式。中斷方式通過向處理器發(fā)起中斷請求，從而決定下一步動作；DMA方式由 DMA模塊控制數(shù)據(jù)在內(nèi)存和接口電路間的交換，而不需要處理器核的參與，有效提高了總線利用率。數(shù)據(jù)緩沖器數(shù)據(jù)緩沖器有二塊8深度、8寬度的FIFO組成，其中一塊用于緩存接收數(shù)據(jù)Rx_FIF0，另外一塊用于緩存發(fā)送數(shù)據(jù)Tx_FIF0。寫操作是CPU配置寫入Tx_FIF0或接口電路發(fā)出DMA請求有DMA從片內(nèi)存儲器搬運(yùn)數(shù)據(jù)到Tx_FIF0，讀操作是CPU讀取Rx_ FIFO或者接口電路發(fā)出DMA請求有DMA從Rx_FIF0搬運(yùn)數(shù)據(jù)到片內(nèi)存儲器并發(fā)中斷給CPU。安全傳輸模塊本發(fā)明的安全傳輸模塊包括發(fā)送電路和接收電路兩部分。安全傳輸模塊發(fā)送電路框圖如圖3所示，發(fā)送電路包括8位并/串轉(zhuǎn)換電路，CRC 編碼器；具體的工作流程為CPU配置寫入Tx_FIF0或接口電路發(fā)出DMA請求有DMA從片內(nèi)存儲器搬運(yùn)數(shù)據(jù)到Tx_FIF0，Tx_FIF0中的數(shù)據(jù)經(jīng)過安全傳輸模塊的發(fā)送電路后進(jìn)行傳輸， 在發(fā)送電路中，首先將Tx_FIF0的8位數(shù)據(jù)進(jìn)行并/串轉(zhuǎn)換電路轉(zhuǎn)換為串行數(shù)據(jù)，然后經(jīng)過 CRC編碼器進(jìn)行編碼后進(jìn)行發(fā)送。安全傳輸模塊接收電路框圖如圖4所示，接收電路包括串/并轉(zhuǎn)換電路，CRC校驗(yàn)器，CRC編碼器；具體的工作流程為外部串行數(shù)據(jù)的數(shù)據(jù)幀包括8位傳輸數(shù)據(jù)和16位 CRC碼，前8位傳輸數(shù)據(jù)送入CRC校驗(yàn)器進(jìn)行編碼，同時進(jìn)行串并轉(zhuǎn)換后送入CRC校驗(yàn)器進(jìn)行緩存，后16位CRC碼經(jīng)過串/并轉(zhuǎn)換電路轉(zhuǎn)換為并行數(shù)據(jù)后送入CRC校驗(yàn)器緩存，然后在CRC校驗(yàn)器中校驗(yàn)，如果校驗(yàn)正確，將數(shù)據(jù)送入Rx_FIF0，如果校驗(yàn)錯誤，返回CRC校驗(yàn)狀態(tài)碼，在停等式ARQ機(jī)制下重新輸出。安全傳輸模塊所用的CRC編碼器的原理圖如圖5所示，由3個異或門和15個D觸發(fā)器構(gòu)成。安全傳輸模塊的CRC校驗(yàn)器的原理圖如圖6所示。CRC校驗(yàn)器是為了數(shù)據(jù)傳輸?shù)恼_與否，實(shí)現(xiàn)CRC碼的校驗(yàn)功能，其包括兩個模塊，即CRC校驗(yàn)碼計(jì)算模塊和CRC碼比較模塊。CRC計(jì)算模塊同CRC編碼器一致，不再贅述。這里主要介紹一下CRC比較模塊。當(dāng)接收方接收到數(shù)據(jù)幀的CRC字節(jié)時，將其寫入比較器，一個16bit的寄存器，同時將CRC編碼器中的計(jì)算結(jié)果輸入CRC比較器，將兩個數(shù)據(jù)進(jìn)行異或運(yùn)算，檢驗(yàn)該數(shù)據(jù)包是否傳送出錯。 其工作過程為將接收到的數(shù)據(jù)存人接收緩存器，同時也送到CRC編碼器中進(jìn)行計(jì)算，當(dāng)一個數(shù)據(jù)包接收完畢后，CRC編碼器將生成的CRC校驗(yàn)碼送入比較器中，同時，接收緩存器也將收到的CRC碼送入比較器中，然后將兩個值進(jìn)行比較。如果內(nèi)容相同，說明信息傳送正確，清零出錯標(biāo)志位，將數(shù)據(jù)送入Rx_FIF0，如果校驗(yàn)錯誤，置位出錯標(biāo)志位，返回CRC校驗(yàn)狀態(tài)碼，在停等式ARQ機(jī)制下重新輸出。安全傳輸模塊所用串/并電路的原理圖如圖7所示，采用移位寄存器實(shí)現(xiàn)。串行數(shù)據(jù)在時鐘SCLK的同步下，逐位移入串行連接的D觸發(fā)器中鎖存，然后，這些數(shù)據(jù)在時鐘PCLK 的同步下被輸入到并行連接的輸出鎖存器中，完成串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換。安全傳輸模塊所用并/串轉(zhuǎn)換電路的原理圖如圖7所示，有8個首尾相連的D觸發(fā)器實(shí)現(xiàn)。并行數(shù)據(jù)在鎖存脈沖En的作用下，并行寫入8個D觸發(fā)器，然后這8個D觸發(fā)器首尾相連構(gòu)成一個移位鏈，在移位時鐘SClk的作用下，完成并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。命令解析模塊本發(fā)明的命令解析模塊的工作流程圖如圖9所示，其工作流程如圖所示，命令解析模塊可以解析主機(jī)發(fā)送來的命令，這些操作主要包括，清除接收FIFO或者發(fā)送FIFO中的數(shù)據(jù)，選擇MCU或者DMA來作為數(shù)據(jù)交互的對象等，可以大大節(jié)省和CPU 交互所需要的帶寬。該命令解析模塊可以通過CPU配置來屏蔽和開啟，增強(qiáng)了硬件的兼容性。APB Slave接口模塊用來基于APB總線跟CPU交互，實(shí)現(xiàn)接口電路寄存器的配置和接口電路工作狀態(tài)的讀取。APB主要用于低帶寬的周邊外設(shè)之間的連接，它的總線架構(gòu)不像AHB支持多個主模塊，在APB里面唯一的主模塊就是APB橋。其特性包括兩個時鐘周期傳輸；無需等待周期和回應(yīng)信號；控制邏輯簡單。本發(fā)明的APB Slave接口模塊框圖如圖10 (a)所示，包括四個控制信號PSEL，PADDR, PffRITE, PENABLE,另外還有時鐘信號PCLK， 復(fù)位信號PRESETn，讀數(shù)據(jù)信號PRDATA和寫數(shù)據(jù)信號PWDATA。本發(fā)明的APB Slave接口的寫時序如圖10 (b)所示，寫傳輸?shù)牡谝粋€時鐘周期為SETUP周期，第二個周期為ENABLE 周期。在寫傳輸?shù)腟ETUP周期地址、寫數(shù)據(jù)、寫信號和選擇信號在時鐘上升沿之后的全部改變。在寫傳輸?shù)腅NABLE周期，使能信號PENABLE信號生效，地址、數(shù)據(jù)和控制信號全都在整個ENABLE周期保持有效，傳輸在這個周期結(jié)束時完成。本發(fā)明的APB slave接口的寫時序如圖10 (c)所示，地址、寫、選擇和選通信號都和寫傳輸一樣。在讀傳輸?shù)那闆r下，從機(jī)必須在ENABLE周期提供數(shù)據(jù)，數(shù)據(jù)在ENABLE周期末尾的時鐘上升沿被采樣。綜上所述，本發(fā)明的安全可復(fù)用SPI接口電路有三方面的優(yōu)點(diǎn).第一方面，支持主從工作模式的切換，設(shè)置通信速率并能適用于不同傳輸模式的SPI外圍接口電路，并提高了接口電路的可復(fù)用性，降低了成本。第二方面，增加了安全傳輸模塊，利用CRC算法和ARQ 技術(shù)，能夠大大提高數(shù)據(jù)傳輸?shù)陌踩?。第三方面，從模式下，命令解析模塊可以解析主機(jī)發(fā)送來的命令，可以大大節(jié)省和CPU交互所需要的帶寬。
上述實(shí)施例用來解釋說明本發(fā)明，而不是對本發(fā)明進(jìn)行限制，在本發(fā)明的精神和權(quán)利要求的保護(hù)范圍內(nèi)，對本發(fā)明做出的任何修改和改變，都落入本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種安全可復(fù)用SPI外圍接口電路，包括數(shù)據(jù)緩沖器、中斷及DMA控制模塊、寄存器控制模塊、APB Slave接口模塊、時鐘分頻模塊、命令解析模塊和安全傳輸模塊，其特征在于數(shù)據(jù)緩沖器，用于緩沖接收數(shù)據(jù)Rx_FIF0和發(fā)送數(shù)據(jù)Tx_FIF0 ；中斷及DMA控制模塊， 用于支持兩種不同的數(shù)據(jù)處理方式中斷方式和DMA方式；寄存器控制模塊，用于配置寄存器和各模塊間的時序控制；APB Slave接口模塊，用來基于APB總線跟CPU交互，實(shí)現(xiàn)接口電路寄存器的配置和工作狀態(tài)的讀??；時鐘分頻模塊，用于生成2-256任意分頻時鐘給外部器件，實(shí)現(xiàn)波特率的靈活配置；命令解析模塊，用于接口電路工作模式為從模式時，解析主機(jī)發(fā)送來的命令；安全傳輸模塊，用于將傳輸數(shù)據(jù)進(jìn)行串/并，并/串轉(zhuǎn)換，利用CRC算法和ARQ技術(shù)保證傳輸數(shù)據(jù)的安全性。
2.根據(jù)權(quán)利要求1所述的一種安全可復(fù)用SPI外圍接口電路，其特征在于所述的數(shù)據(jù)緩沖器由二塊8深度、8寬度的FIFO組成，其中一塊用于緩存接收數(shù)據(jù)Rx_FIF0，另外一塊用于緩存發(fā)送數(shù)據(jù)Tx_FIF0 ；寫操作是CPU配置寫入Tx_FIF0或接口電路發(fā)出DMA請求有 DMA從片內(nèi)存儲器搬運(yùn)數(shù)據(jù)到Tx_FIF0，讀操作是CPU讀取Rx_FIF0或者接口電路發(fā)出DMA 請求有DMA從Rx_FIF0搬運(yùn)數(shù)據(jù)到片內(nèi)存儲器并發(fā)中斷給CPU。
3.根據(jù)權(quán)利要求1所述的一種安全可復(fù)用SPI外圍接口電路，其特征在于所述的APB Slave接口模塊，支持32位的數(shù)據(jù)單元。
4.根據(jù)權(quán)利要求1所述的一種安全可復(fù)用SPI外圍接口電路，其特征在于安全傳輸模塊采用的CRC算法為CRC-CCITT碼，其計(jì)算公式為G (χ) =χ16+χ12+χ5+1，其中χ為8位數(shù)據(jù)單元。
5.根據(jù)權(quán)利要求1所述的一種安全可復(fù)用SPI外圍接口電路，其特征在于安全傳輸模塊采用的ARQ技術(shù)是ARQ技術(shù)中的停等式ARQ，如果發(fā)現(xiàn)傳輸錯誤，則進(jìn)行安全處理，重新輸入、輸出數(shù)據(jù)；所述的停等式ARQ，發(fā)送方每發(fā)送一幀數(shù)據(jù)之后就必須停下來等待接收方的確認(rèn)返回，僅當(dāng)接收方確認(rèn)正確接收后再繼續(xù)發(fā)送下一數(shù)據(jù)幀。
6.根據(jù)權(quán)利要求1所述的一種安全可復(fù)用SPI外圍接口電路，其特征在于所述的安全傳輸模塊包括發(fā)送電路和接收電路兩部分，發(fā)送電路包括并/串轉(zhuǎn)換電路和CRC編碼器； 接收電路包括串/并轉(zhuǎn)換電路、CRC校驗(yàn)器和CRC編碼器。
7.根據(jù)權(quán)利要求1所述的一種安全可復(fù)用SPI外圍接口電路，其特征在于該電路支持主模式和從模式兩種工作模式；可通過外部引腳msjiiode來進(jìn)行SPI兩種工作模式的切換，實(shí)現(xiàn)了端口和硬件資源的復(fù)用，mS_mOde=0，工作模式為主模式，可以與外部從機(jī)進(jìn)行通信;mS_mode=l，工作模式為從模式，可以與外部主機(jī)進(jìn)行通信。
全文摘要
本發(fā)明公開了一種安全可復(fù)用SPI外圍接口電路。本發(fā)明中的數(shù)據(jù)緩沖器，用于緩沖接收數(shù)據(jù)和發(fā)送數(shù)據(jù)；中斷及DMA控制模塊，用于支持兩種不同的數(shù)據(jù)處理方式中斷方式和DMA方式；寄存器控制模塊，用于配置寄存器和各模塊間的時序控制；APBSlave接口模塊，用來基于APB總線跟CPU交互；時鐘分頻模塊，用于生成2-256任意分頻時鐘給外部器件，實(shí)現(xiàn)波特率的靈活配置；命令解析模塊，用于接口電路工作模式為從模式時，解析主機(jī)發(fā)送來的命令；安全傳輸模塊，用于將傳輸數(shù)據(jù)進(jìn)行串/并，并/串轉(zhuǎn)換，利用CRC算法和ARQ技術(shù)保證傳輸數(shù)據(jù)的安全性。本發(fā)明支持主從工作模式的切換，保證了傳輸數(shù)據(jù)的安全性。
文檔編號G06F13/32GK102231143SQ201110184858
公開日2011年11月2日 申請日期2011年7月4日 優(yōu)先權(quán)日2011年7月4日
發(fā)明者嚴(yán)軍, 吳新榕, 沈海斌 申請人:浙江大學(xué)