專利名稱：一種實(shí)現(xiàn)濾波器數(shù)?；旌向?yàn)證的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種實(shí)現(xiàn)數(shù)?；旌闲图呻娐夫?yàn)證的方法。
背景技術(shù)：
隨著混合信號SoC設(shè)計(jì)日益復(fù)雜，包括模擬、射頻和數(shù)字模塊的集成驗(yàn)證能力需求增加。為實(shí)現(xiàn)完整意義上的系統(tǒng)級驗(yàn)證，需要采用SPICE、射頻仿真器、混合信號仿真器等多重仿真器的組合。每種仿真驗(yàn)證方法各有優(yōu)缺點(diǎn)，舉例如下。I.傳統(tǒng)晶體管級SPICE仿真器具有精確的仿真性能，但由于容量和速度限制，通常只適用于模塊級電路設(shè)計(jì)。 2. AMS提供了較寬泛的應(yīng)用，可能魚和熊掌兼得。對于有經(jīng)驗(yàn)的數(shù)?；旌向?yàn)證工程師來說，可能實(shí)現(xiàn)在一定范圍內(nèi)保證仿真速度，同時保證仿真的精確性。但對于數(shù)?；旌闲盘栃酒到y(tǒng)級仿真來說，仿真速度仍然很可能達(dá)不到要求。3.完全的數(shù)字模型對于精確性沒有保證，可應(yīng)用于檢查一些信號之間的連接。由上述現(xiàn)有技術(shù)的描述可以看出，上述數(shù)模混合驗(yàn)證方法在保證模擬信號仿真精確性的同時，則仿真速度不能滿足系統(tǒng)級驗(yàn)證需求；反之，數(shù)字模型代替模擬組件的做法提高了仿真速度，但又缺失了模擬信號的仿真過程。另外，對于SDADC濾波器驗(yàn)證來說，模擬組件之間的信號連接為模擬信號，需要連續(xù)時間變量用于代替電氣信號進(jìn)行仿真驗(yàn)證。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)所存在的問題，本發(fā)明的目的是提供一種實(shí)現(xiàn)數(shù)模混合型集成電路的驗(yàn)證方法，犧牲掉部分模擬信號仿真的精確性，用以換取系統(tǒng)級仿真所需要的更快的仿真速度，以解決現(xiàn)有技術(shù)中所存在的系統(tǒng)級驗(yàn)證復(fù)雜，時間長，無法收斂的問題。同時保證了模擬驗(yàn)證組件內(nèi)部或模擬組件之間連接信號為連續(xù)時間變量，可部分仿真模擬組件功能。由于本發(fā)明在系統(tǒng)級驗(yàn)證中用功能相同的數(shù)字模型替換掉模擬仿真模型，避免在仿真中調(diào)用模擬仿真引擎，大大提高了仿真速度。同時，完全數(shù)字仿真保證了系統(tǒng)級驗(yàn)證中使用驗(yàn)證方法學(xué)中所有驗(yàn)證方法。比如約束隨機(jī)驗(yàn)證激勵，功能覆蓋率和代碼覆蓋率分析統(tǒng)計(jì)，以及斷言描述。這些方法的使用可以加速驗(yàn)證過程的收斂，保證驗(yàn)證功能完備，提高驗(yàn)證效率。本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的本發(fā)明提供了一種實(shí)現(xiàn)Delta-Sigma濾波器系統(tǒng)級數(shù)?；旌向?yàn)證的方法，通過驗(yàn)證語言System Verilog的浮點(diǎn)型數(shù)據(jù)代替模擬或電氣仿真量,構(gòu)建模擬組件數(shù)模轉(zhuǎn)換模塊DA、通道選擇模塊DeMux、解通道信號選擇模塊Mux、DS-Modulator、Delta-Sigma濾波器、自動檢查模塊Monitor，其中DA將數(shù)字信號轉(zhuǎn)換為模擬信號，并將轉(zhuǎn)換后的模擬信號IP、IN作為DeMux的輸入
信號；
DeMux根據(jù)Delta-Sigma濾波器的通道選擇配置，將DA輸出的模擬信號IP、IN通過不同通道傳輸；Mux根據(jù)Del ta_S i gma濾波器的通道選擇配置,將DeMux輸出的信號按照所選擇的通道接收，通道選擇后的IP和IN信號作為D-S Modulator輸入信號；D-S Modulator將輸入的模擬信號IP，IN轉(zhuǎn)換為數(shù)字單比特的比特流作為Delta-Sigma濾波器的輸入信號；
Delta-Sigma濾波器為DUT，完成D-S Modulator輸出數(shù)字比特流數(shù)字信號位寬的轉(zhuǎn)變，輸出的數(shù)字信號的有效位可配置；Monitor根據(jù)不同抽樣率和有效數(shù)據(jù)位配置信息比對數(shù)據(jù)，對DA輸入的數(shù)字信號與Delta-Sigma濾波器輸出的數(shù)字信號進(jìn)行比較，確認(rèn)濾波器輸出數(shù)據(jù)正確與否。


圖I為本發(fā)明中Delat-Sigma濾波器驗(yàn)證環(huán)境。圖2為本發(fā)明中D-S Modulator的System Verilog實(shí)現(xiàn)仿真波形圖。
具體實(shí)施方案本發(fā)明的核心是使用驗(yàn)證語言System Verilog的real型數(shù)據(jù)(浮點(diǎn)型數(shù)據(jù))代替模擬信號，構(gòu)建模擬組件模型，實(shí)現(xiàn)Delat-Sigma濾波器的系統(tǒng)級混合信號驗(yàn)證。本發(fā)明較完全數(shù)字信號仿真更具精確性，同時系統(tǒng)級仿真速度更快。同時，可應(yīng)用System Verilog約束隨機(jī)激勵，覆蓋率統(tǒng)計(jì)和斷言描述等驗(yàn)證方法。本發(fā)明所述的方法的具體實(shí)現(xiàn)如圖I所示，具體為通過驗(yàn)證語言System Verilog的浮點(diǎn)型數(shù)據(jù)代替模擬或電氣仿真量，構(gòu)建模擬組件數(shù)模轉(zhuǎn)換模塊DA、通道選擇模塊DeMux、解通道信號選擇模塊Mux、DS-Modulator,Delta-Sigma濾波器、自動檢查模塊Monitor,其中DA將數(shù)字信號轉(zhuǎn)換為模擬信號，并將轉(zhuǎn)換后的模擬信號IP、IN作為DeMux的輸入
信號;DeMux根據(jù)Delta-Sigma濾波器的通道選擇配置，將DA輸出的模擬信號IP、IN通過不同通道傳輸，支持單端AINO通道傳輸模式、單端AINl通道傳輸模式、單端AIN2通道傳輸模式、單端AIN3通道傳輸模式、差分AIN0-AIN1傳輸模式和差分AIN2-AIN3傳輸模式。如果選擇單端AINO通道傳輸模式，AINO通道傳輸信號為(IP-IN);如果選擇單端AINl通道傳輸模式，AINl通道傳輸信號為(IP-IN);如果選擇單端AIN2通道傳輸模式，AIN2通道傳輸信號為(IP-IN);如果選擇單端AIN3通道傳輸模式，AIN3通道傳輸信號為(IP-IN);如果選擇差分AIN0-AIN1傳輸模式，IP信號通過AINO通道傳輸，IN信號通過AINl通道傳輸；如果選擇差分AIN2-AIN3傳輸模式，IP信號通過AIN2通道傳輸，IN信號通過AIN3通道傳輸。Mux根據(jù)Delta-Sigma濾波器的通道選擇配置,將DeMux輸出的信號按照所選擇的通道接收，當(dāng)通道選擇單端AINO通道時，Mux輸出IP信號為AINO通道傳輸信號，Mux輸出IN信號為GND ;當(dāng)通道選擇單端AINl通道時，Mux輸出IP信號為AINl通道傳輸信號，Mux輸出IN信號為GND ;當(dāng)通道選擇單端AIN2通道時，Mux輸出IP信號為AIN2通道傳輸信號，Mux輸出IN信號為GND ;當(dāng)通道選擇單端AIN3通道時，Mux輸出IP信號為AIN3通道傳輸信號，Mux輸出IN信號為GND ;當(dāng)通道選擇差分AINO與AINl通道時，Mux輸出IP信號為AINO通道傳輸信號，Mux輸出IN信號為AINl通道傳輸信號；當(dāng)通道選擇差分AIN2與AIN3通道時，Mux輸出IP信號為AIN2通道傳輸信號，Mux輸出IN信號為AIN3通道傳輸信號。通道選擇后的IP和IN信號作為D-S Modulator輸入信號；D-S Modulator將輸入的模擬信號IP，IN轉(zhuǎn)換為數(shù)字單比特的比特流作為Delta-Sigma濾波器的輸入信號；算法模型為差分方程，η值以時鐘上升沿作為數(shù)字采樣點(diǎn)，函數(shù)描述模擬量驗(yàn)證語言System Verilog的浮點(diǎn)型數(shù)據(jù)代替；Delta-Sigma濾波器為DUT，完成D-S Modulator輸出數(shù)字比特流數(shù)字信號位寬的轉(zhuǎn)變，輸出的數(shù)字信號的有效位可配置； Monitor根據(jù)不同抽樣率和有效數(shù)據(jù)位配置信息比對數(shù)據(jù)，對DA輸入的數(shù)字信號與Delta-Sigma濾波器輸出的數(shù)字信號進(jìn)行比較，確認(rèn)濾波器輸出數(shù)據(jù)正確與否。DA輸入數(shù)據(jù)位寬為15比特，Delta-Sigma濾波器輸出精度支持8比特有效，9比特有效，10比特有效四種比特位寬模式。如果Delta-Sigma濾波器精度為8比特，則取值DA輸入高8比特和Delta-Sigma濾波器輸出數(shù)字量低8比特進(jìn)行比較。如果Delta-Sigma濾波器精度為9比特，則取值DA輸入高9比特和Delta-Sigma濾波器輸出數(shù)字量低9比特進(jìn)行比較。如果Delta-Sigma濾波器精度為10比特，則取值DA輸入高10比特和Delta-Sigma濾波器輸出數(shù)字量低10比特進(jìn)行比較。如果Delta-Sigma濾波器精度為12比特，則取值DA輸入高12比特和Delta-Sigma濾波器輸出數(shù)字量全部12比特進(jìn)行比較。附圖中的圖I描述了各個組件集成的驗(yàn)證系統(tǒng)。DA主要功能為數(shù)字信號到模擬信號轉(zhuǎn)換，將15比特輸入數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換為模擬量(IP-IN)，作為Mux的輸入信號。DeMux主要功能為通道選擇，將DA輸出信號(IP-IN)放在不同通道上傳輸。根據(jù)Delta-Sigma濾波器(DUT)通道選擇(SCH[2:0])配置，將DA輸出模擬量通過選擇通道傳輸。通道選擇分為單端輸出和差分輸出模式。其中，SCH[2:0]配置為3’ b000 3’ bOll為單端輸出模式，SCH[2:0]配置為3’ bl00 3’ blOl為差分輸出模式。即當(dāng)SCH[2:0]配置為3，b000, (IP-IN)信號通過AINO通道傳輸；當(dāng)SCH[2:0]配置為3，b001, (IP-IN)信號通過AINl通道傳輸；當(dāng)SCH[2:0]配置為3’ b010, (IP-IN)信號通過AIN2通道傳輸；當(dāng)SCH[2:0]配置為3，bOll, (IP-IN)信號通過AIN3通道傳輸；當(dāng)SCH[2:0]配置為3，bl00，IP信號通過AINO通道傳輸，IN信號通過AINl通道傳輸；當(dāng)SCH[2:0]配置為3’blOl，IP信號通過AIN2通道傳輸，IN信號通過AIN3通道傳輸。AINO AIN3作為承載模擬信號通道，將模擬信號送給DeMux作信號選擇。Mux主要功能為解通道信號選擇，將Mux輸出信號按照選擇通道接收。根據(jù)Delta-Sigma濾波器(DUT)通道選擇(SCH[2:0])配置，選擇AINO AINl通道接收模擬信號。通道選擇分為單端輸入和差分輸入模式。其中，SCH[2:0]配置為3’ b000 3’ bOll為單端輸入模式，SCH[2:0]配置為3’ bl00 3’ blOl為差分輸入模式。即當(dāng)SCH[2:0]配置為3，b000，選擇IP端輸入為ΑΙΝ0，IN端輸入為GND ;當(dāng)SCH[2:0]配置為3，b001，選擇IP端輸入為AIN1，IN端輸入為GND;當(dāng)SCH[2:0]配置為3’b010，選擇IP端輸入為AIN2，IN端輸入為GND ;當(dāng)SCH[2:0]配置為3’ bOll，選擇IP端輸入為AIN3，IN端輸入為GND ；當(dāng)SCH[2:0]配置為3’ bl00，選擇IP端輸入為ΑΙΝ0，IN端輸入為AINl ;當(dāng)SCH[2:0]配置為3’ blOl，選擇IP端輸入為AIN2，IN端輸入為AIN3。通道選擇后的IP，IN信號作為D-SModulator輸入信號。D-S Modulator主要功能為將輸入模擬信號IP，IN轉(zhuǎn)換為離散比特流。附圖中的圖2描述了 D-S Modulator驗(yàn)證組件實(shí)現(xiàn)波形圖。D-S Modulator算法實(shí)現(xiàn)如下描述
I I ( n ) = Il(n-l) + (Vin(n-l)-Vf(n_l))*Kl ；
(1)I 2 ( η ) = I2(n-1)+Il(n-1)*K2-Vf(n-1)*0.5*K2;
(2)如果(12(η) > = 0),貝丨J Vf (η) = Vref ；如果(12 (η) < 0),貝丨J Vf (η) = -Vref ；
(3)如果(12(η) > = 0)，則 DS_0UT (η) = I ;如果(12 (η) < 0)，則 DS_0UT (η) = 0 ； (4)其中，Kl = O. 125 ；K2 = 0. 5 ；Vref = 3. 3 ；11(1)=0.01;12(1)=0.01;Vf(I) = Vref ；DS_0UT(1) = 0 ；根據(jù)算法描述，驗(yàn)證語言System Verilog設(shè)計(jì)實(shí)現(xiàn)D_S Modulator模擬組件。舉例如表I所示輸入VIN模擬量為正弦波形，在η = I 9分別輸出0，0. 707，1,0. 707，0，-0.707，-1，-0.707和O。針對每個VIN(n-l)輸入值，根據(jù)表達(dá)式(I)計(jì)算出Il(n)，根據(jù)表達(dá)式(2)計(jì)算出I2(n)，以及判斷條件(3)計(jì)算出當(dāng)前Vf (η)，最后，根據(jù)判斷條件(4)可計(jì)算出當(dāng)前數(shù)字比特值。在η = I 9的數(shù)字比特輸出值構(gòu)成D-S Modulator的輸出比特流。表1D-S Modulator 模塊
η= I η=2 η=3 η=4 η=5 η=6 η=7 η=8 η=9VIN ~0 0.707 0.707 O-0.707-0.707
11(η)οΓο -0.4025 -0.7266 -0.1891 -0.5132 0.3118 -0.1891 0.0984 -0.402512(η)οΓο 0 81 -0.2163 0.2454-0.2617 0.3067 -0.3624 0.3681 -0.4077Vf (η)3^3 3 3^373 3^33^3
dso O IOI~0 O O根據(jù)以上描述算法模型，每個時鐘上升沿可作為當(dāng)前η值采樣點(diǎn)，每一個η值當(dāng)前對應(yīng)數(shù)字比特流dso可根據(jù)當(dāng)前η值計(jì)算12 (η)得出。由于DA驗(yàn)證組件與Delta-Sigma濾波器實(shí)現(xiàn)誤差，自動檢查模塊只比對DA輸入數(shù)據(jù)與SDADC濾波器輸出數(shù)據(jù)的高位，低兩比特忽略不計(jì)。另外，DA輸入數(shù)據(jù)位寬為15比特，根據(jù)抽樣率與有效比特位配置不同，自動檢查 模塊比對數(shù)據(jù)比特位有所差別。如果Delta-Sigma濾波器精度為8比特，則取值DA輸入和AD輸出數(shù)字量低8比特進(jìn)行比較。如果Delta-Sigma濾波器精度為9比特，則取值DA輸入和AD輸出數(shù)字量低9比特進(jìn)行比較。如果Delta-Sigma濾波器精度為10比特，則取值DA輸入和AD輸出數(shù)字量低10比特進(jìn)行比較。如果Delta-Sigma濾波器精度為12比特，則取值DA輸入和AD輸出數(shù)字量低12比特進(jìn)行比較。
權(quán)利要求
1.一種實(shí)現(xiàn)Delta-Sigma濾波器數(shù)?；旌向?yàn)證的系統(tǒng),通過驗(yàn)證語言System Verilog的浮點(diǎn)型數(shù)據(jù)代替模擬或電氣仿真量，構(gòu)建模擬組件數(shù)模轉(zhuǎn)換模塊DA、通道選擇模塊DeMux>解通道信號選擇模塊Mux、DS-Modulator> Delta-Sigma濾波器、自動檢查模塊Monitor,其中 DA將數(shù)字信號轉(zhuǎn)換為模擬信號，并將轉(zhuǎn)換后的模擬信號IP、IN作為DeMux的輸入信號; DeMux根據(jù)Delta-Sigma濾波器的通道選擇配置，將DA輸出的模擬信號IP、IN通過不同通道傳輸； Mux根據(jù)Delta-Sigma濾波器的通道選擇配置，將DeMux輸出的信號按照所選擇的通道接收，通道選擇后的IP和IN信號作為D-S Modulator輸入信號； D-S Modulator將輸入的模擬信號IP，IN轉(zhuǎn)換為數(shù)字單比特的比特流作為Delta-Sigma濾波器的輸入信號； Delta-Sigma濾波器為DUT，完成D-S Modulator輸出數(shù)字比特流數(shù)字信號位寬的轉(zhuǎn)變，輸出的數(shù)字信號的有效位可配置； Monitor根據(jù)不同抽樣率和有效數(shù)據(jù)位配置信息比對數(shù)據(jù)，對DA輸入的數(shù)字信號與Delta-Sigma濾波器輸出的數(shù)字信號進(jìn)行比較，確認(rèn)濾波器輸出數(shù)據(jù)正確與否。
2.如權(quán)利要求I所述的系統(tǒng)，其特征在于通道選擇配置分為單端輸出模式和差分輸出模式。
全文摘要
本發(fā)明涉及一種實(shí)現(xiàn)Sigma-Delta濾波器數(shù)模混合系統(tǒng)級驗(yàn)證的方法。本發(fā)明的核心是使用驗(yàn)證語言System Verilog的real型數(shù)據(jù)(浮點(diǎn)型數(shù)據(jù))代替模擬或電氣仿真變量，構(gòu)建模擬組件模型與驗(yàn)證環(huán)境，實(shí)現(xiàn)Sigma-Delta濾波器的混合信號驗(yàn)證。real型數(shù)據(jù)為連續(xù)變化數(shù)據(jù)，與模擬信號相像；但仿真時間為離散變量，所以基于real型數(shù)據(jù)變量仿真仍屬于離散事件變化。使用real型數(shù)據(jù)仿真只調(diào)用數(shù)字仿真器，仿真速度較快。
文檔編號G06F17/50GK102955871SQ20111025501
公開日2013年3月6日 申請日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者楊曉坤 申請人:北京中電華大電子設(shè)計(jì)有限責(zé)任公司