專(zhuān)利名稱(chēng)：基于fpga的通用波束形成裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及陣列信號(hào)處理技術(shù)，特別涉及多種波束形成技術(shù)在FPGA中高效實(shí)現(xiàn)的一種通用結(jié)構(gòu)。
背景技術(shù)：
波束形成作為陣列信號(hào)處理領(lǐng)域的一個(gè)重要分支，它的應(yīng)用涉及雷達(dá)、聲納、通信、地震勘探、射電天文以及醫(yī)學(xué)診斷等多種國(guó)民經(jīng)濟(jì)和軍事應(yīng)用領(lǐng)域。波束形成的含義是指在特定的方向上形成主波束用來(lái)產(chǎn)生有用的期望信號(hào)，它是一個(gè)空域?yàn)V波的處理系統(tǒng)。 系統(tǒng)接收到的空域信號(hào)通常會(huì)受到噪聲或干擾源的污染，如果干擾信號(hào)和期望信號(hào)處在相同的頻帶，僅用時(shí)域?yàn)V波器是無(wú)法將信號(hào)和干擾區(qū)分開(kāi)的，不過(guò)，期望信號(hào)和干擾信號(hào)通常是來(lái)自不同方位的波束，所以可以用空域?yàn)V波器進(jìn)行區(qū)分。早期的波束形成主要是相對(duì)于窄帶信號(hào)而言的，但隨著陣列信號(hào)處理應(yīng)用的范圍越來(lái)越廣，遇到了許多寬帶信號(hào)處理問(wèn)題，如通信信號(hào)、地震信號(hào)、語(yǔ)音信號(hào)以及聲納信號(hào)等，另外，雷達(dá)為了獲得距離分辨力和激勵(lì)出目標(biāo)的其他的特征也要求發(fā)射寬帶信號(hào)。同時(shí)，多波束形成在實(shí)際應(yīng)用中也具有重要價(jià)值，通過(guò)多波束形成可以形成多個(gè)主瓣方向，接收不同方向的信號(hào)，也可以檢測(cè)出較大能量信號(hào)的入射方向。波束形成裝置通常使用通用處理器或數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。自從DSP芯片問(wèn)世以來(lái)，因?yàn)槠涓咝阅艿蛢r(jià)格的優(yōu)勢(shì)，所以在信號(hào)處理領(lǐng)域中的應(yīng)用非常廣泛。DSP適于實(shí)現(xiàn)算法中結(jié)構(gòu)復(fù)雜的部分，如求逆矩陣。DSP芯片運(yùn)算速度較快、尋址方式靈活、通信機(jī)制強(qiáng)。但是，在寬帶情況下，對(duì)速度要求極高，DSP無(wú)法滿(mǎn)足如此高速的信號(hào)處理要求。用 FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)來(lái)實(shí)現(xiàn)高速數(shù)字信號(hào)處理也是近年來(lái)的一個(gè)趨勢(shì)。首先，F(xiàn)PGA 的內(nèi)部結(jié)構(gòu)使其能進(jìn)行并行操作和流水線(xiàn)處理，尤其在進(jìn)行多相濾波、FFT(快速傅立葉變換)等乘、加重復(fù)性運(yùn)算時(shí)，該特點(diǎn)使“高速”成為可能，相比DSP，F(xiàn)PGA更適用于實(shí)現(xiàn)算法中計(jì)算量大、實(shí)時(shí)性要求高的部分，最新推出的FPGA中還集成了大量面向計(jì)算密集應(yīng)用的 DSP、塊狀RAM(隨機(jī)存儲(chǔ)器)硬核以及用于高速串行通信的RocketIO GTP收發(fā)器單元。目前在FPGA中實(shí)現(xiàn)波束形成算法這個(gè)領(lǐng)域還處于起步階段。有一些成果是對(duì)波束形成算法在FPGA中實(shí)現(xiàn)的探索性研究，但是都是單獨(dú)對(duì)應(yīng)窄帶波束形成、寬帶波束形成、多波束形成中的一種?，F(xiàn)有技術(shù)的波束形成器基本結(jié)構(gòu)，一般包括數(shù)據(jù)預(yù)處理單元、權(quán)系數(shù)向量生成單元、加權(quán)求和單元、數(shù)據(jù)結(jié)果處理單元以及控制單元等部分?？刂茊卧鶕?jù)特定的波束形成模式生成輸入數(shù)據(jù)向量與權(quán)系數(shù)向量，經(jīng)過(guò)加權(quán)求和單元進(jìn)行加權(quán)求和后通過(guò)數(shù)據(jù)結(jié)果處理單元輸出波束形成數(shù)據(jù)，用于產(chǎn)生特定波束形狀。這種只能產(chǎn)生某種特定波束形成數(shù)據(jù)的+波束形成裝置，不能適應(yīng)需要多種波束形成數(shù)據(jù)的應(yīng)用場(chǎng)合。如何構(gòu)造一個(gè)通用結(jié)構(gòu)，在最小資源和功耗的條件下，使之能夠同時(shí)滿(mǎn)足窄帶波束形成、寬帶波束形成、多波束形成的要求，且能被靈活配置和控制，還沒(méi)有一個(gè)實(shí)際的解決方案
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題，就是針對(duì)現(xiàn)有技術(shù)波束形成裝置只能進(jìn)行單一形狀的波束形成，通用性不強(qiáng)的缺點(diǎn)，提供一種基于FPGA的通用波束形成裝置。本發(fā)明解決所述技術(shù)問(wèn)題，采用的技術(shù)方案是，基于FPGA的通用波束形成裝置， 包括數(shù)據(jù)預(yù)處理單元、權(quán)系數(shù)向量生成單元、加權(quán)求和單元、數(shù)據(jù)結(jié)果處理單元和控制單元；所述數(shù)據(jù)預(yù)處理單元，用于對(duì)M路輸入數(shù)據(jù)向量進(jìn)行預(yù)處理，其輸出數(shù)據(jù)連接到加權(quán)求和單元；所述權(quán)系數(shù)向量生成單元，用于存儲(chǔ)波束形成的權(quán)系數(shù)向量，在一個(gè)時(shí)鐘周期內(nèi)， 輸出M個(gè)權(quán)系數(shù)，構(gòu)成一組系數(shù)向量，并依次輸出到加權(quán)求和單元；所述加權(quán)求和單元，包括乘法器、加法器；用于完成M路輸入數(shù)據(jù)向量與M個(gè)權(quán)系數(shù)的加權(quán)運(yùn)算，若M路輸入數(shù)據(jù)向量為Xl，x2, ... , xM，M個(gè)權(quán)系數(shù)向量為Wl，w2, ... , %，輸
M
出為y，則γζΣ^ ；其輸出數(shù)據(jù)連接數(shù)據(jù)結(jié)果處理單元；
i=l所述數(shù)據(jù)結(jié)果處理單元，用于對(duì)加權(quán)求和單元輸出的數(shù)據(jù)進(jìn)行處理，輸出波束形成數(shù)據(jù)；所述控制單元，用于完成輸入數(shù)據(jù)向量與權(quán)系數(shù)向量的同步生成、其它單元的控制、波束形成模式的參數(shù)設(shè)置；其特征在于所述數(shù)據(jù)預(yù)處理單元包括由緩存器和運(yùn)算器串聯(lián)構(gòu)成的M路數(shù)據(jù)處理通道，所述緩存器和運(yùn)算器是否接入通道由控制單元根據(jù)設(shè)置的波束形成模式的參數(shù)進(jìn)行控制；所述數(shù)據(jù)結(jié)果處理單元包括由緩存器和反運(yùn)算器構(gòu)成的數(shù)據(jù)處理通道，所述緩存器和反運(yùn)算器是否接入通道由控制單元根據(jù)設(shè)置的波束形成模式的參數(shù)進(jìn)行控制；所述控制單元通過(guò)多路選擇器控制緩存器、運(yùn)算器和反運(yùn)算器是否接入；M為陣列中陣元數(shù)量。所述緩存器緩存深度可以根據(jù)不同波束形成模式動(dòng)態(tài)設(shè)置。所述權(quán)系數(shù)向量生成單元分組存儲(chǔ)波束形成的權(quán)系數(shù)向量，其存儲(chǔ)深度可以根據(jù)不同波束形成模式動(dòng)態(tài)設(shè)置。所述緩存器為FIFO緩存器。運(yùn)算器為DFT運(yùn)算器，所述反運(yùn)算器為IDFT運(yùn)算器。本發(fā)明的有益效果是，利用一個(gè)通用結(jié)構(gòu)產(chǎn)生各種波束形成數(shù)據(jù)，控制靈活，提高了系統(tǒng)的信號(hào)處理能力，有利于系統(tǒng)的功能擴(kuò)展和升級(jí)。同時(shí)，使用通用波束形成結(jié)構(gòu)可以縮短開(kāi)發(fā)周期，節(jié)約成本。


圖1為本發(fā)明結(jié)構(gòu)框圖；圖2為數(shù)據(jù)預(yù)處理單元和數(shù)據(jù)結(jié)果處理單元內(nèi)部結(jié)構(gòu)示意圖；圖3為實(shí)施例1窄帶模式下的波束形成器原理圖；圖4為實(shí)施例2寬帶模式下的波束形成器原理圖；圖5為實(shí)施例3多波束模式下的波束形成器原理圖。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案。本發(fā)明的基于FPGA的通用波束形成裝置結(jié)構(gòu)如圖1所示，包括數(shù)據(jù)預(yù)處理單元 1、加權(quán)求和單元2、權(quán)系數(shù)向量生成單元3、數(shù)據(jù)結(jié)果處理單元4、控制單元5及多路選擇器 10。圖2示出了數(shù)據(jù)預(yù)處理單元和數(shù)據(jù)結(jié)構(gòu)處理單元的結(jié)構(gòu)示意圖，圖中緩存器11采用 FIFO緩存器，也稱(chēng)為先進(jìn)先出緩存器，簡(jiǎn)記為FIFO ；運(yùn)算器12采用FFT運(yùn)算器，即快速傅立葉變換運(yùn)算器，可以進(jìn)行離散傅立葉變換(DFT)，簡(jiǎn)記為DFT ；反運(yùn)算器42采用相應(yīng)的反離散傅立葉變換運(yùn)算器，進(jìn)行反離散傅立葉變換，簡(jiǎn)記為IDFT。圖2中各功能單元功能描述如下數(shù)據(jù)預(yù)處理單元1包括FIFO緩存器11、DFT運(yùn)算器12、多路選擇器10，通過(guò)對(duì)多路選擇器10的控制，可以根據(jù)需要將輸入數(shù)據(jù)緩存、分塊，或作DFT處理，輸出數(shù)據(jù)供下級(jí)加權(quán)求和單元使用。權(quán)系數(shù)向量生成單元3，用于存儲(chǔ)波束形成的權(quán)系數(shù)向量，在一個(gè)時(shí)鐘周期內(nèi)，輸出適應(yīng)某種主波束指向的M個(gè)特定權(quán)系數(shù)，構(gòu)成一組權(quán)系數(shù)向量，分組存儲(chǔ)并依次輸出到加權(quán)求和單元。M為陣列中陣元數(shù)量，下同。加權(quán)求和單元2包括乘法器、加法器，該單元完成各輸入數(shù)據(jù)向量與各支路權(quán)系數(shù)向量的加權(quán)運(yùn)算。若輸入數(shù)據(jù)向量為X1, X2,..., XM，輸入系數(shù)向量為W1, 2，. . .，％，輸出
M
為y，則計(jì)算公式為^y = Zn。
i=l數(shù)據(jù)結(jié)果處理單元4包括FIFO緩存器11、IDFT反運(yùn)算器42、多路選擇器10，通過(guò)對(duì)多路選擇器10的控制，可以根據(jù)需要將輸入數(shù)據(jù)緩存、分塊，或作IDFT處理?？刂颇K5(圖2中未示出)，完成數(shù)據(jù)向量與權(quán)系數(shù)向量的同步生成、多路選擇器 10的控制、各種波束形成模式的參數(shù)設(shè)置。實(shí)施例1本例用基于FPGA的通用波束形成裝置構(gòu)成窄帶波束形成器。窄帶波束形成的基本原理是:M個(gè)陣元接收的信號(hào)作為M階空域?yàn)V波器的輸入，濾波器權(quán)向量可表示為W= [W1 W2 L wM]τ，角度為q的平面波s (η)入射到陣列上，不考慮接收機(jī)噪聲的影響，此時(shí)陣列接收信號(hào)為x(n) =a(q)S(n)，其中a(q)為任意陣列流型。則濾波器的輸出為y(n) =wHx(n) =wHa (q) s (η)，通過(guò)改變?yōu)V波器的權(quán)向量w，可改變輸出信號(hào)的幅度或使某些方向的信號(hào)通過(guò)，而抑制其它方向的信號(hào)。在窄帶工作模式下，波束形成器如圖3所示。其中各功能單元功能描述如下數(shù)據(jù)預(yù)處理單元1中，控制單元通過(guò)多路選擇器10，將FIFO緩存器11、DFT運(yùn)算器12旁路，信號(hào)不經(jīng)過(guò)FIFO緩存和DFT處理，直接輸出給加權(quán)求和單元2。權(quán)系數(shù)向量生成單元3，生成M個(gè)特定的權(quán)系數(shù)，構(gòu)成一組權(quán)系數(shù)向量。加權(quán)求和單元2，包括乘法器、加法器，該單元完成支路數(shù)據(jù)與支路權(quán)系數(shù)的加權(quán)運(yùn)算。若輸入數(shù)據(jù)向量為Xl，X2,...，XM，輸入權(quán)系數(shù)向量為Wl，《2，...，％，輸出為y，則計(jì)算公式為
權(quán)利要求
1.基于FPGA的通用波束形成裝置，包括數(shù)據(jù)預(yù)處理單元、權(quán)系數(shù)向量生成單元、加權(quán)求和單元、數(shù)據(jù)結(jié)果處理單元和控制單元；所述數(shù)據(jù)預(yù)處理單元，用于對(duì)M路輸入數(shù)據(jù)向量進(jìn)行預(yù)處理，其輸出數(shù)據(jù)連接到加權(quán)求和單元；所述權(quán)系數(shù)向量生成單元，用于存儲(chǔ)波束形成的權(quán)系數(shù)向量，在一個(gè)時(shí)鐘周期內(nèi)，輸出 M個(gè)權(quán)系數(shù)，構(gòu)成一組系數(shù)向量，并依次輸出到加權(quán)求和單元；所述加權(quán)求和單元，包括乘法器、加法器；用于完成M路輸入數(shù)據(jù)向量與M個(gè)權(quán)系數(shù)的加權(quán)運(yùn)算，若M路輸入數(shù)據(jù)向量為Xl，x2，...，xM，M個(gè)權(quán)系數(shù)向量為Wl，w2，...，％，輸出為My，則^ =其輸出數(shù)據(jù)連接數(shù)據(jù)結(jié)果處理單元；i=l所述數(shù)據(jù)結(jié)果處理單元，用于對(duì)加權(quán)求和單元輸出的數(shù)據(jù)進(jìn)行處理，輸出波束形成數(shù)據(jù)；所述控制單元，用于完成輸入數(shù)據(jù)向量與權(quán)系數(shù)向量的同步生成、其它單元的控制、波束形成模式的參數(shù)設(shè)置； 其特征在于所述數(shù)據(jù)預(yù)處理單元包括由緩存器和運(yùn)算器串聯(lián)構(gòu)成的M路數(shù)據(jù)處理通道，所述緩存器和運(yùn)算器是否接入通道由控制單元根據(jù)設(shè)置的波束形成模式的參數(shù)進(jìn)行控制；所述數(shù)據(jù)結(jié)果處理單元包括由緩存器和反運(yùn)算器構(gòu)成的數(shù)據(jù)處理通道，所述緩存器和反運(yùn)算器是否接入通道由控制單元根據(jù)設(shè)置的波束形成模式的參數(shù)進(jìn)行控制； 所述控制單元通過(guò)多路選擇器控制緩存器、運(yùn)算器和反運(yùn)算器是否接入； M為陣列中陣元數(shù)量。
2.根據(jù)權(quán)利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述緩存器緩存深度可以根據(jù)不同波束形成模式動(dòng)態(tài)設(shè)置。
3.根據(jù)權(quán)利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述權(quán)系數(shù)向量生成單元分組存儲(chǔ)波束形成的權(quán)系數(shù)向量，其存儲(chǔ)深度可以根據(jù)不同波束形成模式動(dòng)態(tài)設(shè)置。
4.根據(jù)權(quán)利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述緩存器為 FIFO緩存器。
5.根據(jù)權(quán)利要求1所述的基于FPGA的通用波束形成裝置，其特征在于所述運(yùn)算器為 DFT運(yùn)算器，所述反運(yùn)算器為IDFT運(yùn)算器。
全文摘要
本發(fā)明涉及陣列信號(hào)處理技術(shù)。本發(fā)明針對(duì)現(xiàn)有技術(shù)波束形成裝置只能進(jìn)行單一形狀的波束形成，通用性不強(qiáng)的缺點(diǎn)，公開(kāi)了一種基于FPGA的通用波束形成裝置。本發(fā)明的基于FPGA的通用波束形成裝置，包括數(shù)據(jù)預(yù)處理單元1、加權(quán)求和單元2、權(quán)系數(shù)向量生成單元3、數(shù)據(jù)結(jié)果處理單元4、控制單元5及多路選擇器10。本發(fā)明通過(guò)多路選擇器控制緩存器、運(yùn)算器和反運(yùn)算器是否接入，從而控制輸出的波束形成數(shù)據(jù)，能夠?qū)崿F(xiàn)窄帶波束、寬帶波束和多波束輸出。本發(fā)明利用一個(gè)通用結(jié)構(gòu)產(chǎn)生各種波束形成數(shù)據(jù)，控制靈活，提高了系統(tǒng)的信號(hào)處理能力，有利于系統(tǒng)的功能擴(kuò)展和升級(jí)。同時(shí)，使用通用波束形成結(jié)構(gòu)可以縮短開(kāi)發(fā)周期，節(jié)約成本。
文檔編號(hào)G06F9/46GK102435989SQ20111027748
公開(kāi)日2012年5月2日 申請(qǐng)日期2011年9月19日 優(yōu)先權(quán)日2011年9月19日
發(fā)明者何子述, 安琦, 李會(huì)勇, 梁福坤, 王學(xué)斌, 王波, 莫啟旭, 謝菊蘭, 賈可新 申請(qǐng)人:東莞市奧萊克電子有限公司, 電子科技大學(xué)