專(zhuān)利名稱(chēng)：64點(diǎn)fft計(jì)算器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字信號(hào)處理技術(shù)，具體來(lái)說(shuō)，涉及一種免乘法運(yùn)算64點(diǎn)FFT計(jì)
ο
背景技術(shù)：
離散傅里葉變換(Discrete Fourier Transform, DFT)是數(shù)字信號(hào)處理領(lǐng)域中的基本變換，具有非常重要的理論意義和實(shí)際應(yīng)用價(jià)值。但由于其計(jì)算量太大，在相當(dāng)長(zhǎng)的時(shí)間里并沒(méi)有真正地得到應(yīng)用。直到1965年，庫(kù)利(J. W. Cooley)和圖基(J. W. Tukey)提出
了一種計(jì)算DFT的高速有效算法--決速傅里葉變換(Fast Fourier Transform，F(xiàn)FT)，使
DFT的計(jì)算量大大降低，才使DFT在實(shí)際中真正得到了廣泛應(yīng)用。目前，F(xiàn)FT技術(shù)已廣泛應(yīng)用于通信、圖像處理、信息系統(tǒng)、控制和儀表、地質(zhì)勘探、航空航天、生物醫(yī)學(xué)等領(lǐng)域。其中，在無(wú)線通信領(lǐng)域，F(xiàn)FT 作為正交頻分復(fù)用(Orthogonal Frequency Division Multiplexing, OFDM)技術(shù)實(shí)現(xiàn)過(guò)程中調(diào)制和解調(diào)的解決方案，越來(lái)越受到人們的重視。OFDM技術(shù)由于其高帶寬、抗干擾能力強(qiáng)的特性，已成為了人們解決無(wú)線信道環(huán)境下高速率數(shù)據(jù)傳輸問(wèn)題的首選方案之一。而在OFDM技術(shù)實(shí)現(xiàn)的過(guò)程中，調(diào)制和解調(diào)是最關(guān)鍵、最難的問(wèn)題的之一，調(diào)制和解調(diào)裝置性能的好壞將直接影響到OFDM系統(tǒng)的整體性能。因此，OFDM技術(shù)的快速發(fā)展及廣泛應(yīng)用極大地促進(jìn)了人們對(duì)高性能的FFT計(jì)算裝置的硬件實(shí)現(xiàn)方案的研究。其中， 在芯片級(jí)設(shè)計(jì)FFT計(jì)算裝置，不僅自由度大，也能很好地滿足具體系統(tǒng)的時(shí)序需求，因此成為了一種快速發(fā)展的趨勢(shì)。目前已有不少針對(duì)OFDM系統(tǒng)的FFT計(jì)算裝置的實(shí)現(xiàn)方法，但大多采用傳統(tǒng)的基-2或基-4FFT算法，不僅蝶形單元的級(jí)聯(lián)級(jí)數(shù)多，而且需耗費(fèi)大量的乘法器，這樣造成了所設(shè)計(jì)的FFT計(jì)算裝置在運(yùn)算速度、硬件資源利用率等方面存在不足之處， 與高性能OFDM系統(tǒng)的要求尚存在一些差距。

發(fā)明內(nèi)容
針對(duì)以上的不足，本發(fā)明提供了一種免乘法運(yùn)算64點(diǎn)FFT計(jì)算器，它不但滿足了 OFDM系統(tǒng)高速實(shí)時(shí)處理的需求，而且達(dá)到了低功耗、低資源占用率的系統(tǒng)級(jí)芯片的設(shè)計(jì)目的。本發(fā)明的64點(diǎn)FFT計(jì)算器包括用于輸入數(shù)據(jù)的緩存，以及為第一級(jí)8點(diǎn)FFT運(yùn)算子模塊準(zhǔn)備所需數(shù)據(jù)的數(shù)據(jù)輸入模塊；用于對(duì)數(shù)據(jù)輸入模塊輸出的數(shù)據(jù)順序進(jìn)行8組8 點(diǎn)的第一次8點(diǎn)FFT運(yùn)算的第一級(jí)8點(diǎn)FFT運(yùn)算子模塊；用于將第一級(jí)8點(diǎn)FFT運(yùn)算子模塊的處理結(jié)果與對(duì)應(yīng)的旋轉(zhuǎn)因子相乘的乘法功能模塊；用于對(duì)乘法功能模塊運(yùn)算后的數(shù)據(jù)進(jìn)行緩存，并進(jìn)行順序調(diào)整，為第二級(jí)8點(diǎn)FFT運(yùn)算子模塊準(zhǔn)備所需數(shù)據(jù)的內(nèi)部數(shù)據(jù)緩存模塊；用于對(duì)內(nèi)部數(shù)據(jù)緩存模塊輸出的數(shù)據(jù)順序進(jìn)行8組8點(diǎn)的第二次8點(diǎn)FFT運(yùn)算的第二級(jí)8點(diǎn)FFT運(yùn)算子模塊；用于對(duì)第二級(jí)8點(diǎn)FFT運(yùn)算子模塊輸出的數(shù)據(jù)進(jìn)行順序調(diào)整，并輸出的數(shù)據(jù)輸出模塊；用于產(chǎn)生各個(gè)功能模塊的使能信號(hào)，分別對(duì)數(shù)據(jù)輸入模塊、第一級(jí)8點(diǎn) FFT運(yùn)算子模塊、乘法功能模塊、內(nèi)部數(shù)據(jù)緩存模塊、第二級(jí)8點(diǎn)FFT運(yùn)算子模塊和數(shù)據(jù)輸出模塊之間的數(shù)據(jù)傳輸和信號(hào)傳輸進(jìn)行控制的主控制模塊。所述數(shù)據(jù)輸入模塊的數(shù)據(jù)以串行形式輸入并進(jìn)行存儲(chǔ)，直到一組8點(diǎn)數(shù)據(jù)準(zhǔn)備完畢后才送入到第一級(jí)8點(diǎn)FFT運(yùn)算子模塊。所述數(shù)據(jù)輸入模塊和數(shù)據(jù)輸出模塊均采用57個(gè)寄存器組實(shí)現(xiàn)。所述第一級(jí)8點(diǎn)FFT運(yùn)算子模塊和第二級(jí)8點(diǎn)FFT運(yùn)算子模塊均采用基-2FFT的三級(jí)流水線結(jié)構(gòu)。所述乘法功能模塊將第一級(jí)8點(diǎn)FFT運(yùn)算子模塊的處理結(jié)果與對(duì)應(yīng)的旋轉(zhuǎn)因子相乘的操作均采用移位加操作來(lái)代替實(shí)現(xiàn)。所述內(nèi)部數(shù)據(jù)緩存模塊采用64個(gè)寄存器組實(shí)現(xiàn)。本發(fā)明64點(diǎn)FFT計(jì)算器的有益效果(1)與旋轉(zhuǎn)因子的乘法操作沒(méi)有采用任何乘法器，均采用固定的移位加處理方式來(lái)實(shí)現(xiàn)，既節(jié)省了旋轉(zhuǎn)因子的存儲(chǔ)空間，減小了芯片的面積，又省略了復(fù)雜的旋轉(zhuǎn)因子讀取操作，降低了芯片的功耗；(2)對(duì)64點(diǎn)FFT運(yùn)算涉及的所有旋轉(zhuǎn)因子進(jìn)行了分類(lèi)處理，采用8種并行的乘法子功能模塊在一個(gè)周期內(nèi)完成一組8點(diǎn)數(shù)據(jù)與對(duì)應(yīng)旋轉(zhuǎn)因子的相乘，提高了運(yùn)算速度；(3)第一級(jí)8點(diǎn)FFT運(yùn)算子模塊和第二級(jí)8點(diǎn)FFT運(yùn)算子模塊采用了流水線技術(shù)， 可實(shí)現(xiàn)數(shù)據(jù)的連續(xù)實(shí)時(shí)處理，也提高了數(shù)據(jù)處理的速度。


圖1為本發(fā)明64點(diǎn)FFT計(jì)算器的功能框架圖；圖2為本發(fā)明的8點(diǎn)FFT運(yùn)算子模塊的結(jié)構(gòu)原理圖；圖3為本發(fā)明乘法功能模塊結(jié)構(gòu)原理圖；圖4為本發(fā)明乘法功能子模塊結(jié)構(gòu)原理圖；圖5為本發(fā)明乘法功能模塊的移位加處理方式的流程示例圖；圖6為基2-FFT的算法示意圖。
具體實(shí)施例方式本發(fā)明的目的是設(shè)計(jì)一種免乘法運(yùn)算的64點(diǎn)FFT計(jì)算裝置，既要滿足OFDM系統(tǒng)高速實(shí)時(shí)處理的需求，又要達(dá)到低功耗、低資源占用率的系統(tǒng)級(jí)芯片的設(shè)計(jì)目的。本發(fā)明所基于的技術(shù)原理如下FFT的運(yùn)算過(guò)程主要包括乘法和加法這兩種運(yùn)算，從硬件實(shí)現(xiàn)的角度來(lái)看，乘法運(yùn)算占用的硬件資源更多，對(duì)運(yùn)算速度影響更大，因此，必須選擇一個(gè)乘法運(yùn)算相對(duì)較少的FFT算法，對(duì)于64點(diǎn)FFT，若按傳統(tǒng)的基_2算法的6級(jí)級(jí)聯(lián)方式，在除去一些等于1的特殊因子(不需要乘法)后，所需的乘法次數(shù)為98次。序列 χ (η)的 N 點(diǎn) FFTX (k)為
權(quán)利要求
1.一種64點(diǎn)FFT計(jì)算器，其特征在于，它包括用于輸入數(shù)據(jù)的緩存，以及為第一級(jí)8點(diǎn)FFT運(yùn)算子模塊準(zhǔn)備所需數(shù)據(jù)的數(shù)據(jù)輸入模塊；用于對(duì)數(shù)據(jù)輸入模塊輸出的數(shù)據(jù)順序進(jìn)行8組8點(diǎn)的第一次8點(diǎn)FFT運(yùn)算的第一級(jí)8 點(diǎn)FFT運(yùn)算子模塊；用于將第一級(jí)8點(diǎn)FFT運(yùn)算子模塊的處理結(jié)果與對(duì)應(yīng)的旋轉(zhuǎn)因子相乘的乘法功能模塊；用于對(duì)乘法功能模塊運(yùn)算后的數(shù)據(jù)進(jìn)行緩存，并進(jìn)行順序調(diào)整，為第二級(jí)8點(diǎn)FFT運(yùn)算子模塊準(zhǔn)備所需數(shù)據(jù)的內(nèi)部數(shù)據(jù)緩存模塊；用于對(duì)內(nèi)部數(shù)據(jù)緩存模塊輸出的數(shù)據(jù)順序進(jìn)行8組8點(diǎn)的第二次8點(diǎn)FFT運(yùn)算的第二級(jí)8點(diǎn)FFT運(yùn)算子模塊；用于對(duì)第二級(jí)8點(diǎn)FFT運(yùn)算子模塊輸出的數(shù)據(jù)進(jìn)行順序調(diào)整，并輸出的數(shù)據(jù)輸出模塊；用于產(chǎn)生各個(gè)功能模塊的使能信號(hào)，分別對(duì)數(shù)據(jù)輸入模塊、第一級(jí)8點(diǎn)FFT運(yùn)算子模塊、乘法功能模塊、內(nèi)部數(shù)據(jù)緩存模塊、第二級(jí)8點(diǎn)FFT運(yùn)算子模塊和數(shù)據(jù)輸出模塊之間的數(shù)據(jù)傳輸和信號(hào)傳輸進(jìn)行控制的主控制模塊。
2.根據(jù)權(quán)利要求1所述的64點(diǎn)FFT計(jì)算器，其特征在于，所述數(shù)據(jù)輸入模塊的數(shù)據(jù)以串行形式輸入并進(jìn)行存儲(chǔ)，直到一組8點(diǎn)數(shù)據(jù)準(zhǔn)備完畢后才送入到第一級(jí)8點(diǎn)FFT運(yùn)算子模塊。
3.根據(jù)權(quán)利要求2所述的64點(diǎn)FFT計(jì)算器，其特征在于，所述數(shù)據(jù)輸入模塊和數(shù)據(jù)輸出模塊均采用57個(gè)寄存器組實(shí)現(xiàn)。
4.根據(jù)權(quán)利要求3所述的64點(diǎn)FFT計(jì)算器，其特征在于，所述第一級(jí)8點(diǎn)FFT運(yùn)算子模塊和第二級(jí)8點(diǎn)FFT運(yùn)算子模塊均采用基-2FFT的三級(jí)流水線結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的64點(diǎn)FFT計(jì)算器，其特征在于，所述乘法功能模塊將第一級(jí) 8點(diǎn)FFT運(yùn)算子模塊的處理結(jié)果與對(duì)應(yīng)的旋轉(zhuǎn)因子相乘的操作均采用移位加操作來(lái)代替實(shí)現(xiàn)。
6.根據(jù)權(quán)利要求4所述的64點(diǎn)FFT計(jì)算器，其特征在于，所述內(nèi)部數(shù)據(jù)緩存模塊采用 64個(gè)寄存器組實(shí)現(xiàn)。
全文摘要
本發(fā)明公開(kāi)了一種64點(diǎn)FFT計(jì)算器，它包括用于輸入數(shù)據(jù)的緩存，以及為下一個(gè)模塊準(zhǔn)備所需數(shù)據(jù)的數(shù)據(jù)輸入模塊；用于對(duì)數(shù)據(jù)輸入模塊輸出的數(shù)據(jù)順序進(jìn)行第一次8點(diǎn)FFT運(yùn)算的第一級(jí)8點(diǎn)FFT運(yùn)算子模塊；用于將第一級(jí)8點(diǎn)FFT運(yùn)算的處理結(jié)果與對(duì)應(yīng)的旋轉(zhuǎn)因子相乘的乘法功能模塊；用于對(duì)乘法功能模塊運(yùn)算后的數(shù)據(jù)進(jìn)行緩存，并進(jìn)行順序調(diào)整，為下一個(gè)模塊準(zhǔn)備所需數(shù)據(jù)的內(nèi)部數(shù)據(jù)緩存模塊；用于對(duì)內(nèi)部數(shù)據(jù)緩存模塊輸出的數(shù)據(jù)進(jìn)行第二次8點(diǎn)FFT運(yùn)算的第二級(jí)8點(diǎn)FFT運(yùn)算子模塊；用于對(duì)第二級(jí)8點(diǎn)FFT運(yùn)算子模塊輸出的數(shù)據(jù)進(jìn)行順序調(diào)整，并輸出的數(shù)據(jù)輸出模塊；用于產(chǎn)生各個(gè)功能模塊的使能信號(hào)，對(duì)各功能模塊的數(shù)據(jù)傳輸和信號(hào)傳輸進(jìn)行控制的主控制模塊。
文檔編號(hào)G06F17/14GK102364456SQ20111031741
公開(kāi)日2012年2月29日 申請(qǐng)日期2011年10月18日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者劉沛釗, 徐廣健, 徐永鍵, 易慧子, 陸許明 申請(qǐng)人:廣州晶銳信息技術(shù)有限公司