專利名稱：一種可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可逆容錯(cuò)乘法器，尤其涉及一種可以線檢測電路中錯(cuò)誤的可逆容錯(cuò)乘法器。
背景技術(shù)：
乘法是數(shù)值計(jì)算和數(shù)據(jù)分析中最常用的運(yùn)算之一。許多高級(jí)運(yùn)算如平方、指數(shù)等都與其有關(guān)。乘法器是電子技術(shù)領(lǐng)域的基礎(chǔ)電路，廣泛應(yīng)用于數(shù)字信號(hào)處理和數(shù)字電路系統(tǒng)設(shè)計(jì)中。但是傳統(tǒng)的乘法器存在一些不足，比如傳統(tǒng)乘法器的不可逆性導(dǎo)致計(jì)算過程中信息位的丟失，能耗較大。
Landauer指出，傳統(tǒng)的數(shù)字電路中常用的與門、異或門等這些不可逆的門構(gòu)造的電路在運(yùn)行過程中，不可避免的會(huì)產(chǎn)生能量的損耗。每一位信息的丟失對(duì)應(yīng)KT*Ln2焦耳的熱量產(chǎn)生，其中K是波爾茲曼常量，T是絕對(duì)溫度，在室溫下，雖然能量的散失很少，但是在計(jì)算過程中消耗的總能量同信息位丟失的數(shù)目成正比的，在大規(guī)模集成電路中，帶來的能耗損失直接會(huì)導(dǎo)致功耗急劇增加，同時(shí)大量的熱量產(chǎn)生也會(huì)使系統(tǒng)變得更不穩(wěn)定。Bennett 證明了如果計(jì)算是以可逆的方式進(jìn)行，就會(huì)產(chǎn)生KT*Ln2的能量消耗。但是只有當(dāng)系統(tǒng)由全部由可逆邏輯門構(gòu)成時(shí)，才能夠?qū)崿F(xiàn)可逆計(jì)算。
Deutsch證明了量子邏輯門均為通用邏輯門，而量子邏輯門具備可逆操作的特性， 滿足可逆計(jì)算的要求，其通過級(jí)聯(lián)的方式可以綜合設(shè)計(jì)量子邏輯電路，量子電路由于其特殊的結(jié)構(gòu)性，不存在信息位的丟失和電能與熱能的轉(zhuǎn)換，從而從根本上解決了傳統(tǒng)不可逆邏輯電路的熱耗問題。發(fā)明內(nèi)容
技術(shù)問題
本發(fā)明要解決的技術(shù)問題是提供一種可在線錯(cuò)誤檢測的四位可逆容錯(cuò)乘法器，其通過將構(gòu)造乘法器電路中所用的普通門替換成具有奇偶保持特性的可逆邏輯門，最后使整個(gè)電路也具有奇偶保持特性，并對(duì)電路進(jìn)行在線錯(cuò)誤檢測，構(gòu)造具有在線錯(cuò)誤檢測能力的可逆容錯(cuò)乘法器。
技術(shù)方案
為了解決上述的技術(shù)問題，本發(fā)明的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器包括四位可逆容錯(cuò)乘法器電路和檢測電路，其中，所述的檢測電路包括輸入信號(hào)復(fù)制電路、輸出信號(hào)復(fù)制電路、輸入信號(hào)異或和電路、輸出信號(hào)異或和電路和錯(cuò)誤檢測器；其中，輸入信號(hào)復(fù)制電路的第一部分輸出信號(hào)經(jīng)過四位可逆容錯(cuò)乘法器電路輸入輸出信號(hào)復(fù)制電路，輸入信號(hào)復(fù)制電路的第二部分輸出信號(hào)輸入輸入信號(hào)異或和電路；輸出信號(hào)復(fù)制電路的輸出信號(hào)一部分輸入輸出信號(hào)異或和電路，另一部分作為所述乘法器的輸出信號(hào)；輸入信號(hào)異或和電路和輸出信號(hào)異或和電路輸出信號(hào)輸入所述的錯(cuò)誤檢測器，檢測器得到電路錯(cuò)誤信號(hào)。
更進(jìn)一步地，所述的錯(cuò)誤檢測器為奇偶校驗(yàn)器，其實(shí)際上為一個(gè)re門，其第一比特的輸入為乘法器所有輸入信號(hào)的異或和，第二比特的輸入為乘法器所有輸出信號(hào)的異或和。通過re的異或作用后，實(shí)時(shí)檢測re門的第二比特輸出，若輸出為1，則乘法器部分出現(xiàn)問題，以此達(dá)到對(duì)錯(cuò)誤進(jìn)行實(shí)時(shí)檢測。
所述的四位可逆容錯(cuò)乘法器電路包括輸入變量生成電路、乘法器輸出電路，以及起復(fù)制作用的若干個(gè)具有奇偶保持特性的容錯(cuò)F2G門。其中，所述的輸入變量生成電路由 16個(gè)具有奇偶保持能力的容錯(cuò)FRG門、12個(gè)F2G門級(jí)聯(lián)構(gòu)成，F(xiàn)2G門主要起到信號(hào)的復(fù)制， F2G的輸出作為FRG門的輸入，F(xiàn)RG主要是對(duì)輸入信號(hào)進(jìn)行與運(yùn)算，同時(shí)也完成對(duì)部分信號(hào)的復(fù)制操作；乘法器輸出電路由8個(gè)可逆全加器電路和4個(gè)可逆半加器電路構(gòu)成，所述的可逆全加器電路由2個(gè)具有奇偶保持特性的容錯(cuò)MIG門級(jí)聯(lián)構(gòu)成，其中第一個(gè)MIG門的第一和第二比特作為加法器兩個(gè)信號(hào)的輸入位，第三和第四比特的輸入都設(shè)置為常量0。第一個(gè) MIG門的第一比特輸出作為第二個(gè)MIG門的第四比特的輸入，第一個(gè)MIG門的第二比特輸出作為第二個(gè)MIG門的第一比特的輸入，第一個(gè)MIG門的第三比特輸出作為第二個(gè)MIG門的第三比特的輸入。第二個(gè)MIG門的第二比特輸入為全加器對(duì)應(yīng)的前一位進(jìn)位輸出；所述的可逆半加器電路由1個(gè)具有奇偶保持特性的容錯(cuò)MIG門構(gòu)成，其中MIG門的第一和第二比特作為加法器兩個(gè)信號(hào)的輸入位，第三和第四比特的輸入都設(shè)置為常量0。第二比特輸出為對(duì)應(yīng)的和，第三比特輸出為進(jìn)位位的輸出。
更進(jìn)一步地，所述的輸入信號(hào)復(fù)制電路和輸出信號(hào)復(fù)制電路分別由至少兩個(gè)相互獨(dú)立的對(duì)輸入端的信號(hào)進(jìn)行復(fù)制的re門成，其中，每個(gè)re門的第一個(gè)輸入比特為需要被復(fù)制的信號(hào)，而第二輸入比特設(shè)置為常量0，在re門的兩個(gè)輸出比特端得到兩組完全相同的信號(hào)。
輸入信號(hào)異或和電路和輸出信號(hào)異或和電路亦由至少兩個(gè)re門相互級(jí)聯(lián)構(gòu)成， 對(duì)其輸入端的所有輸入信號(hào)進(jìn)行異或和運(yùn)算。以四個(gè)re門組成的信號(hào)異或和電路為例，其中第一個(gè)re門的兩個(gè)輸入比特為 ， ，然后第一個(gè)re門的第二輸出比特作為第二個(gè)re門的第一比特的輸入，而第二個(gè)re門的第二比特輸入則為 。后面以此按照這種方式級(jí)聯(lián)， 最后一個(gè)re門的第二比特的輸入位最后一個(gè)有用信號(hào)知，信號(hào)通過此電路后能夠得到了所有信號(hào)的異或和。
有益效果
本發(fā)明的可在線錯(cuò)誤檢測的四位可逆容錯(cuò)乘法器進(jìn)行了基于可逆邏輯門的設(shè)計(jì)， 避免了電路時(shí)因?yàn)橛?jì)算過程中邏輯信息位的丟失而產(chǎn)生的能量損耗，大大降低了系統(tǒng)能耗，提高了系統(tǒng)的穩(wěn)定性。


圖1(a)是TO門示意圖；(b)是F2G門示意圖2是FRG門示意圖
圖3是可逆半加器電路示意圖4是可逆全加器電路示意圖5是信號(hào)異或和電路示意圖6是信號(hào)復(fù)制電路示意圖7是輸入向量生成電路示意圖8是乘法器輸出電路示意圖9是四位可逆容錯(cuò)乘法器原理圖10本發(fā)明一個(gè)實(shí)施例的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本發(fā)明的技術(shù)方案進(jìn)行進(jìn)一步說明。
如圖9所示，本實(shí)施例的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器為四位可逆容錯(cuò)乘法器。電路主要由檢測電路和四位可逆容錯(cuò)乘法器電路構(gòu)成。其中四位可逆容錯(cuò)乘法器電路由輸入信號(hào)生成電路和乘法器輸出電路組成。通過前一級(jí)的輸入信號(hào)生成電路對(duì)初始輸入的兩組四位數(shù)據(jù)進(jìn)行相應(yīng)操作，將產(chǎn)生的信號(hào)輸入到乘法器輸出電路中，通過乘法器輸出電路得到最終乘法器結(jié)果。所述的檢測電路由信號(hào)復(fù)制電路，輸入信號(hào)異或和電路、輸出信號(hào)異或和電路以及奇偶校驗(yàn)器構(gòu)成，主要是在對(duì)四位可逆容錯(cuò)乘法器的輸入以及輸出變量分別進(jìn)行異或和運(yùn)算后，所得到的兩個(gè)信號(hào)作為奇偶校驗(yàn)器的輸入，通過奇偶校驗(yàn)器進(jìn)行錯(cuò)誤檢測，其通過對(duì)兩個(gè)信號(hào)異或和電路的輸出結(jié)果進(jìn)行處理，檢驗(yàn)兩個(gè)信號(hào)是否相同，若不同則說明乘法器本身了出現(xiàn)問題。
在四位可逆容錯(cuò)乘法器中，如圖7所示，輸入變量生成電路為一可逆電路，其由16 個(gè)FRG門(如圖2所示)和12個(gè)F2G門(如圖1(b)所示)構(gòu)成，其中F2G門主要完成對(duì)信號(hào)的復(fù)制操作，F(xiàn)RG門完成對(duì)信號(hào)的與運(yùn)算操作。其工作原理如下數(shù)字電路中乘法器的實(shí)質(zhì)是進(jìn)行加法運(yùn)算，是由多個(gè)加法器構(gòu)成的，但是作為加法器部分的輸入輸出變量不是最初的輸入輸出信號(hào)，而是由輸入信號(hào)經(jīng)過與運(yùn)算操作才能得到所需信號(hào)，繼而進(jìn)行加法器運(yùn)算。其中表1列舉的就是實(shí)現(xiàn)乘法器功能所需的加法器輸入變量。
表1可逆4位乘法器變量真值表
權(quán)利要求
1.一種可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，包括四位可逆容錯(cuò)乘法器電路和檢測電路，其中，所述的檢測電路包括輸入信號(hào)復(fù)制電路、輸出信號(hào)復(fù)制電路、輸入信號(hào)異或和電路、輸出信號(hào)異或和電路和錯(cuò)誤檢測器；其中，輸入信號(hào)復(fù)制電路的第一部分輸出信號(hào)經(jīng)過四位可逆容錯(cuò)乘法器電路輸入輸出信號(hào)復(fù)制電路，輸入信號(hào)復(fù)制電路的第二部分輸出信號(hào)輸入輸入信號(hào)異或和電路；輸出信號(hào)復(fù)制電路的輸出信號(hào)一部分輸入輸出信號(hào)異或和電路，另一部分作為所述乘法器的輸出信號(hào)；輸入信號(hào)異或和電路和輸出信號(hào)異或和電路輸出信號(hào)輸入所述的錯(cuò)誤檢測器，檢測器得到電路錯(cuò)誤信號(hào)。
2.如權(quán)利要求1所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的錯(cuò)誤檢測器為奇偶校驗(yàn)器。
3.如權(quán)利要求3所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的奇偶校驗(yàn)器為一個(gè)re門。
4.如權(quán)利要求ι所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的四位可逆容錯(cuò)乘法器電路包括輸入變量生成電路、乘法器輸出電路，以及起復(fù)制作用的至少一個(gè)具有奇偶保持特性的容錯(cuò)F2G門。
5.如權(quán)利要求4所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的輸入變量生成電路由16個(gè)具有奇偶保持能力的容錯(cuò)FRG門、12個(gè)F2G門級(jí)聯(lián)構(gòu)成。
6.如權(quán)利要求4所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的乘法器輸出電路由8個(gè)可逆全加器電路和4個(gè)可逆半加器電路構(gòu)成。
7.如權(quán)利要求6所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的可逆全加器電路由2個(gè)具有奇偶保持特性的容錯(cuò)MIG門級(jí)聯(lián)構(gòu)成。
8.如權(quán)利要求6所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的可逆半加器電路由1個(gè)具有奇偶保持特性的容錯(cuò)MIG門構(gòu)成。
9.如權(quán)利要1所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的輸入信號(hào)復(fù)制電路和輸出信號(hào)復(fù)制電路分別由至少兩個(gè)相互獨(dú)立的對(duì)輸入端的信號(hào)進(jìn)行復(fù)制的 FG門成。
10.如權(quán)利要1所述的可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，其特征在于，所述的輸入信號(hào)異或和電路和輸出信號(hào)異或和電路由至少兩個(gè)re門相級(jí)聯(lián)構(gòu)成，對(duì)其輸入端的所有輸入信號(hào)進(jìn)行異或和運(yùn)算。
全文摘要
本發(fā)明公開了一種可在線錯(cuò)誤檢測的可逆容錯(cuò)乘法器，包括四位可逆容錯(cuò)乘法器電路和檢測電路，其中，所述的檢測電路包括輸入信號(hào)復(fù)制電路、輸出信號(hào)復(fù)制電路、輸入信號(hào)異或和電路、輸出信號(hào)異或和電路和錯(cuò)誤檢測器；其中，輸入信號(hào)復(fù)制電路的兩部分輸出信號(hào)分別輸入輸出信號(hào)復(fù)制電路和輸入信號(hào)異或和電路；輸出信號(hào)復(fù)制電路的輸出信號(hào)一部分輸入輸出信號(hào)異或和電路，另一部分作為所述乘法器的輸出信號(hào)；輸入信號(hào)異或和電路和輸出信號(hào)異或和電路輸出信號(hào)輸入所述的錯(cuò)誤檢測器，檢測器得到電路錯(cuò)誤信號(hào)。本發(fā)明進(jìn)行了基于可逆邏輯門的設(shè)計(jì)，避免了電路時(shí)因?yàn)橛?jì)算過程中邏輯信息位的丟失而產(chǎn)生的能量損耗，大大降低了系統(tǒng)能耗，提高了系統(tǒng)的穩(wěn)定性。
文檔編號(hào)G06F7/523GK102520905SQ20111041390
公開日2012年6月27日 申請(qǐng)日期2011年12月12日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者周影輝, 張培喜, 張砦, 王友仁 申請(qǐng)人:南京航空航天大學(xué)