專利名稱：可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)、集成電路陣列結(jié)構(gòu)及控制模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體涉及ー種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)、集成電路陣列結(jié)構(gòu)及函數(shù)復(fù)用控制模塊、存儲(chǔ)同步控制模塊。
背景技術(shù)：
如圖1所示為現(xiàn)有技術(shù)中ー種基于可重構(gòu)算子的陣列結(jié)構(gòu)100，該陣列結(jié)構(gòu)100 包括算術(shù)類可重構(gòu)算子101、路徑類可重構(gòu)算子102、調(diào)度類可重構(gòu)算子103、DSP類可重構(gòu)算子104、存儲(chǔ)類可重構(gòu)算子105和分布在所述可重構(gòu)算子模塊周圍的多個(gè)輸入輸出接ロ 106。通過輸入輸出接ロ 106將實(shí)現(xiàn)某種特定功能的配置信息加載到該陣列結(jié)構(gòu)中，對(duì)該陣列結(jié)構(gòu)中的可重構(gòu)算子的連接關(guān)系和各個(gè)可重構(gòu)算子實(shí)現(xiàn)的功能進(jìn)行配置，使該陣列結(jié)構(gòu)實(shí)現(xiàn)所述的某種特定功能。圖示中的陣列結(jié)構(gòu)100具有良好的規(guī)整性和通用性。其中，規(guī)整性是指陣列結(jié)構(gòu)中的可重構(gòu)算子模塊由有限的幾類可重構(gòu)算子組成，各類可重構(gòu)算子之間按照統(tǒng)ー的方式進(jìn)行通信，統(tǒng)ー的方式進(jìn)行布局，比如所有可重構(gòu)算子采用按照類型以列為單位，分布式交叉排列的布局方式。通用性是指該陣列結(jié)構(gòu)能夠像CPU等處理器一祥支持多種應(yīng)用的實(shí)現(xiàn)需求，而不是針對(duì)ー個(gè)或幾個(gè)應(yīng)用而特定開發(fā)的系統(tǒng)。規(guī)整性和通用性使用戶只需要改變加載到陣列結(jié)構(gòu)中的配置信息即可以使陣列結(jié)構(gòu)滿足實(shí)現(xiàn)不同應(yīng)用的需求，使陣列結(jié)構(gòu)具有良好的編程性和擴(kuò)展性。然而，該陣列系統(tǒng)中不能實(shí)現(xiàn)函數(shù)復(fù)用和存儲(chǔ)同歩。函數(shù)復(fù)用是指有的函數(shù)體有多組輸入?yún)?shù)，但是在同一時(shí)刻只能讓ー組參數(shù)輸入該函數(shù)體執(zhí)行運(yùn)算，待所有的運(yùn)算都完成并且需要輸出的運(yùn)算結(jié)果都輸出之后，另ー組輸入?yún)?shù)才可以輸入該函數(shù)體進(jìn)行運(yùn)算，即這些輸入?yún)?shù)有先后之分。因此需要一個(gè)控制単元，對(duì)向該函數(shù)體提供輸入?yún)?shù)的多選器進(jìn)行控制，使該多選器能夠選擇正確的數(shù)據(jù)送入該函數(shù)體作為運(yùn)算參數(shù)。存儲(chǔ)同步是指有的存儲(chǔ)單元的數(shù)據(jù)來源(生產(chǎn)者)和去向(消費(fèi)者)是不同的執(zhí)行體，并且整個(gè)系統(tǒng)在運(yùn)行過程中對(duì)該存儲(chǔ)單元需要進(jìn)行多次讀寫操作。在時(shí)間上，生產(chǎn)者和消費(fèi)者是同時(shí)執(zhí)行的，為了不讓這兩者之間發(fā)生沖突，即對(duì)于該存儲(chǔ)單元不發(fā)生讀寫錯(cuò)誤。需要使用控制單元，以保證在同一時(shí)刻，對(duì)于該存儲(chǔ)單元的讀或者寫操作不會(huì)同時(shí)發(fā)生。

發(fā)明內(nèi)容
本發(fā)明要解決的主要技術(shù)問題是提供一種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)和集成電路陣列結(jié)構(gòu)，實(shí)現(xiàn)函數(shù)復(fù)用控制和存儲(chǔ)同步控制的功能。為解決上述技術(shù)問題，本發(fā)明提供一種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，包括接ロ模塊、 控制模塊和功能模塊，其中所述接ロ模塊，包括用于輸入數(shù)據(jù)的數(shù)據(jù)輸入接ロ，以及用于輸出數(shù)據(jù)的數(shù)據(jù)輸出接ロ ；所述控制模塊，與所述數(shù)據(jù)輸入接ロ連接，接收控制信息并根據(jù)所述控制信息生成控制信號(hào)，所述控制信號(hào)發(fā)送給所述功能模塊；所述功能模塊，分別與所述接ロ模塊、控制模塊連接，用于從數(shù)據(jù)輸入接ロ接收數(shù)據(jù)，并根據(jù)控制信號(hào)確定是否判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；如果確定判斷，則判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；如果接收的數(shù)據(jù)滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件，則根據(jù)所述控制信號(hào)執(zhí)行函數(shù)復(fù)用控制或者存儲(chǔ)同步控制中的ー種操作，然后將數(shù)據(jù)輸出到數(shù)據(jù)輸出接ロ。一實(shí)施例中，所述控制信息包括用于確定所述功能模塊實(shí)現(xiàn)的具體功能的配置信息以及作為所述功能模塊實(shí)現(xiàn)具體功能時(shí)的執(zhí)行條件的判斷數(shù)據(jù)信息；所述接ロ模塊還包括配置信息傳輸鏈接ロ ；所述控制模塊包括存儲(chǔ)單元和邏輯控制単元；所述配置信息經(jīng)所述配置信息傳輸鏈接ロ輸入到所述存儲(chǔ)単元存儲(chǔ)；所述邏輯控制單元調(diào)用所述配置信息并接收從所述數(shù)據(jù)輸入接ロ輸入的判斷數(shù)據(jù)，根據(jù)所述配置信息和判斷數(shù)據(jù)生成所述控制信號(hào)。一實(shí)施例中，所述功能模塊包括一個(gè)調(diào)度功能類可重構(gòu)調(diào)度算子以及至少ー個(gè)邏輯運(yùn)算類可重構(gòu)調(diào)度算子；所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子的輸入與所述數(shù)據(jù)輸入接ロ相連接，用于接收一路或多路數(shù)據(jù)的有效標(biāo)識(shí)信息并進(jìn)行邏輯運(yùn)算從而判斷接收的數(shù)據(jù)是否全部同時(shí)有效；所述調(diào)度功能類可重構(gòu)調(diào)度算子的輸入與所有邏輯運(yùn)算類可重構(gòu)調(diào)度算子的輸出連接，用于根據(jù)配置信息將所有與其連接的邏輯運(yùn)算類可重構(gòu)調(diào)度算子的輸入數(shù)據(jù)進(jìn)行運(yùn)算，實(shí)現(xiàn)函數(shù)復(fù)用控制或存儲(chǔ)同步控制中的ー種操作。一實(shí)施例中，所述邏輯控制單元與所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子連接，用于向所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子輸出所述控制信號(hào)，所述控制信號(hào)確定所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子是否判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；所述邏輯控制單元與所述調(diào)度功能類可重構(gòu)調(diào)度算子相連接，用于向所述調(diào)度功能類可重構(gòu)調(diào)度算子輸出所述控制信號(hào)，所述控制信號(hào)確定所述調(diào)度功能類可重構(gòu)調(diào)度算子執(zhí)行函數(shù)復(fù)用控制操作或者存儲(chǔ)同步控制操作中的ー種操作。一實(shí)施例中，所述判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件包括判斷接收的數(shù)據(jù)是否全部有效。一實(shí)施例中，所述判斷接收的數(shù)據(jù)是否全部有效包括所述接收的數(shù)據(jù)均包含1 字節(jié)的有效標(biāo)識(shí)信息，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子對(duì)所有輸入數(shù)據(jù)的1字節(jié)的有效標(biāo)識(shí)信息進(jìn)行按位與操作。一實(shí)施例中，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子為按位與邏輯運(yùn)算類可重構(gòu)調(diào)度算子。一實(shí)施例中，所述調(diào)度功能類可重構(gòu)調(diào)度算子和邏輯運(yùn)算類可重構(gòu)調(diào)度算子均為可重構(gòu)調(diào)度算子。 一實(shí)施例中，所述接ロ模塊還包括配置時(shí)鐘接ロ単元、電源接ロ単元、地接ロ単元中的一種或至少ー種以上。 本發(fā)明還公開了ー種集成電路陣列結(jié)構(gòu)，包括可重構(gòu)算術(shù)算子、可重構(gòu)路徑算子、 可重構(gòu)調(diào)度算子和可重構(gòu)存儲(chǔ)算子，其中所述可重構(gòu)調(diào)度算子為上述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)中的可重構(gòu)調(diào)度算子。
ー種函數(shù)復(fù)用控制模塊，包括輸入數(shù)據(jù)選擇器、函數(shù)體以及上述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，所述可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)與數(shù)據(jù)選擇器連接，數(shù)據(jù)選擇器與函數(shù)體連接， 所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子判斷函數(shù)形式參數(shù)是否全部有效，如果全部有效，則功能模塊處理邏輯運(yùn)算類可重構(gòu)調(diào)度算子的運(yùn)算結(jié)果，然后輸出控制信號(hào)給輸入數(shù)據(jù)選擇器， 數(shù)據(jù)選擇器執(zhí)行數(shù)據(jù)選擇操作，發(fā)送一組形式參數(shù)給函數(shù)體進(jìn)行運(yùn)算。一種存儲(chǔ)同步控制模塊，包括阻塞功能的路徑類算子、函數(shù)體以及上述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，所述可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)與阻塞功能的路徑類算子連接，阻塞功能的路徑類算子與函數(shù)體連接，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子判斷函數(shù)形式參數(shù)是否全部有效，如果全部有效并且存儲(chǔ)器的讀或?qū)懝δ苋靠捎脜?，功能模塊處理邏輯運(yùn)算類可重構(gòu)調(diào)度算子的運(yùn)算結(jié)果，然后輸出控制信號(hào)給阻塞功能的路徑類算子，阻塞功能的路徑類算子啟動(dòng)函數(shù)體進(jìn)行函數(shù)運(yùn)算。與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例公開的可重構(gòu)調(diào)度算子的陣列結(jié)構(gòu)和集成電路陣列結(jié)構(gòu)，能夠?qū)崿F(xiàn)函數(shù)復(fù)用控制和存儲(chǔ)同步控制的功能，提高了對(duì)數(shù)據(jù)流的控制能力和控制效率，同時(shí)節(jié)約了電路資源。


圖1為現(xiàn)有技術(shù)中ー種基于可重構(gòu)算子的陣列結(jié)構(gòu)；圖2為本發(fā)明實(shí)施例提供的一種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)；圖3為本發(fā)明實(shí)施例提供的邏輯運(yùn)算類可重構(gòu)調(diào)度算子工作原理圖；圖4為本發(fā)明實(shí)施例提供的ー種函數(shù)復(fù)用控制模塊示意圖；圖5為本發(fā)明實(shí)施例提供的一種存儲(chǔ)同步控制模塊示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)ー步的詳細(xì)描述。請(qǐng)參閱圖2所示，圖2為本發(fā)明實(shí)施例提供的一種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)200， 其包括接ロ模塊201、控制模塊202和功能模塊203。其中，接ロ模塊201包括用于輸入數(shù)據(jù)的數(shù)據(jù)輸入接ロ 2011，以及用于輸出數(shù)據(jù)的數(shù)據(jù)輸出接ロ 2012。邏輯控制模塊202，與數(shù)據(jù)輸入接ロ 2011連接，用于接收控制信息井根據(jù)控制信息生成控制信號(hào)，所述控制信號(hào)發(fā)送給所述功能模塊203。功能模塊203，分別與接ロ模塊201、控制模塊202連接，用于從數(shù)據(jù)輸入接ロ 2011 接收數(shù)據(jù)，并根據(jù)控制信號(hào)確定是否判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；如果確定判斷，則判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；如果接收的數(shù)據(jù)滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件，則根據(jù)所述控制信號(hào)執(zhí)行函數(shù)復(fù)用控制或者存儲(chǔ)同步控制中的ー種操作，然后將數(shù)據(jù)輸出到數(shù)據(jù)輸出接ロ 2012。其中，判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件包括 判斷接收的數(shù)據(jù)是否全部有效。進(jìn)ー步的，接ロ模塊201還包括配置信息傳輸鏈接ロ 2013，本實(shí)施例中控制信息包括用于確定功能模塊203實(shí)現(xiàn)的具體功能的配置信息以及作為功能模塊203實(shí)現(xiàn)具體功能時(shí)的執(zhí)行條件的判斷數(shù)據(jù)信息。進(jìn)ー步的，邏輯控制模塊202包括存儲(chǔ)單元2021和邏輯控制単元2022。配置信息經(jīng)所述配置信息傳輸鏈接ロ輸入到存儲(chǔ)單元2021存儲(chǔ)。邏輯控制単元2022調(diào)用配置信息并接收從所述數(shù)據(jù)輸入接ロ 2011輸入的判斷數(shù)據(jù)，根據(jù)所述配置信息和判斷數(shù)據(jù)生成控制信號(hào)。功能模塊203根據(jù)配置信息執(zhí)行不同的功能，可實(shí)現(xiàn)的功能包括函數(shù)復(fù)用控制和存儲(chǔ)同步控制。請(qǐng)參閱圖2所示，功能模塊203包括一個(gè)調(diào)度功能類可重構(gòu)調(diào)度算子2031以及至少ー個(gè)邏輯運(yùn)算類可重構(gòu)調(diào)度算子2032，邏輯運(yùn)算類可重構(gòu)調(diào)度算子2032的輸入與接ロ 模塊201的數(shù)據(jù)輸入接ロ 2011相連接，用于接收一路或多路數(shù)據(jù)的有效標(biāo)識(shí)信息并進(jìn)行邏輯運(yùn)算從而判斷接收的數(shù)據(jù)是否全部同時(shí)有效。優(yōu)選的，邏輯運(yùn)算類可重構(gòu)調(diào)度算子2032 為按位與(ANDNV)邏輯運(yùn)算類可重構(gòu)調(diào)度算子?？芍貥?gòu)調(diào)度算子之間、可重構(gòu)調(diào)度算子與其他類可重構(gòu)算子之間數(shù)據(jù)通信的協(xié)議為握手協(xié)議，即每個(gè)數(shù)據(jù)都包含1字節(jié)的有效標(biāo)識(shí)信息(valid)和1字節(jié)的消費(fèi)反饋信息 ack。當(dāng)valid為1吋，表示該數(shù)據(jù)有效，可參與運(yùn)算，當(dāng)valid為0吋，該數(shù)據(jù)無效，不可參與運(yùn)算；當(dāng)ack為1吋，表示該數(shù)據(jù)被消費(fèi)掉，即已經(jīng)參與過某個(gè)運(yùn)算，否則該數(shù)據(jù)沒有被消費(fèi)掉，即仍在等待參與某個(gè)運(yùn)算?？芍貥?gòu)算子在當(dāng)前時(shí)鐘周期內(nèi)是否要輸出結(jié)果是由其當(dāng)前輸入數(shù)據(jù)是否有效，且上次生產(chǎn)的數(shù)據(jù)是否被消費(fèi)決定的，必須是輸入數(shù)據(jù)有效且輸出數(shù)據(jù)被消費(fèi)，即輸入數(shù)據(jù)valid為高且輸出數(shù)據(jù)的ack也為高，否則不輸出結(jié)果。這樣保證了數(shù)據(jù)傳輸過程中的正確性，同時(shí)無需集中的同步控制単元，系統(tǒng)具有較好的擴(kuò)展性。如圖3所示，301為其他類型的可重構(gòu)算子，例如算木類、DSP類等等。302為執(zhí)行邏輯運(yùn)算功能的邏輯運(yùn)算類可重構(gòu)調(diào)度算子。301輸入到302的是其輸出數(shù)據(jù)的valid信號(hào)，位寬1字節(jié)，302最多能連接若干的301的valid信號(hào)。302將所有輸入的valid信號(hào)進(jìn)行邏輯與運(yùn)算，判斷是否所有的valid信號(hào)都為1，也即是判斷是否所有的301的輸出數(shù)據(jù)都為有效，若全部有效，則邏輯運(yùn)算類可重構(gòu)調(diào)度算子302輸出1字節(jié)的高電平，否則邏輯運(yùn)算類可重構(gòu)調(diào)度算子輸出1字節(jié)低電平。調(diào)度功能類可重構(gòu)調(diào)度算子2031的輸入與所有邏輯運(yùn)算類可重構(gòu)調(diào)度算子2032 的輸出連接，用于根據(jù)配置信息將所有與其連接的邏輯運(yùn)算類可重構(gòu)調(diào)度算子的輸入數(shù)據(jù)進(jìn)行運(yùn)算，實(shí)現(xiàn)函數(shù)復(fù)用控制或存儲(chǔ)同步控制中的ー種操作。請(qǐng)參閱圖2所示，邏輯控制単元與邏輯運(yùn)算類可重構(gòu)調(diào)度算子連接，用于向所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子輸出控制信號(hào)，控制信號(hào)確定邏輯運(yùn)算類可重構(gòu)調(diào)度算子是否判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件。邏輯控制単元還與調(diào)度功能類可重構(gòu)調(diào)度算子相連接，用于向調(diào)度功能類可重構(gòu)調(diào)度算子輸出控制信號(hào)，控制信號(hào)確定調(diào)度功能類可重構(gòu)調(diào)度算子執(zhí)行函數(shù)復(fù)用控制操作或者存儲(chǔ)同步控制操作中的ー種操作。其中判斷接收的數(shù)據(jù)是否全部有效包括接收的數(shù)據(jù)均包含1字節(jié)的有效標(biāo)識(shí)信息，邏輯運(yùn)算類可重構(gòu)調(diào)度算子對(duì)所有輸入數(shù)據(jù)的1字節(jié)的有效標(biāo)識(shí)信息進(jìn)行按位與操作。本發(fā)明實(shí)施例公開的可重構(gòu)調(diào)度算子的陣列結(jié)構(gòu)，能夠?qū)崿F(xiàn)函數(shù)復(fù)用控制和存儲(chǔ)同步控制的功能，提高了對(duì)數(shù)據(jù)流的控制能力和控制效率，同時(shí)節(jié)約了電路資源。根據(jù)上述可重構(gòu)調(diào)度算子的陣列結(jié)構(gòu)，本發(fā)明還公開了ー種集成電路陣列結(jié)構(gòu)， 包括可重構(gòu)算術(shù)算子、可重構(gòu)路徑算子、可重構(gòu)調(diào)度算子和可重構(gòu)存儲(chǔ)算子，其中所述可重構(gòu)調(diào)度算子為上述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)中的可重構(gòu)調(diào)度算子。請(qǐng)參閱圖4所示，圖4為本發(fā)明實(shí)施例提供的ー種函數(shù)復(fù)用控制模塊，包括輸入數(shù)據(jù)選擇器、函數(shù)體、多路數(shù)據(jù)分發(fā)器以及可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)與輸入數(shù)據(jù)選擇器連接，輸入數(shù)據(jù)選擇器與函數(shù)體連接，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子判斷函數(shù)體的多組形式參數(shù)是否分別有效，如果至少有一組有效，則功能模塊處理邏輯運(yùn)算類可重構(gòu)調(diào)度算子的運(yùn)算結(jié)果，然后輸出控制信號(hào)給輸入數(shù)據(jù)選擇器，輸入數(shù)據(jù)選擇器執(zhí)行數(shù)據(jù)選擇操作，發(fā)送一組形式參數(shù)給函數(shù)體進(jìn)行運(yùn)算。每組運(yùn)算返回值的有效標(biāo)識(shí)信息都發(fā)送到所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子并進(jìn)行處理，處理的結(jié)果發(fā)送給功能模塊， 功能模塊根據(jù)此結(jié)果向多路數(shù)據(jù)分發(fā)器發(fā)送控制信號(hào)，使其進(jìn)行返回值分發(fā)操作。請(qǐng)參閱圖5所示，圖5為本發(fā)明實(shí)施例提供的一種存儲(chǔ)同步控制模塊，包括存儲(chǔ)單元、執(zhí)行阻塞功能的路徑類算子、函數(shù)體以及可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)與阻塞功能的路徑類算子連接，阻塞功能的路徑類算子與函數(shù)體連接，邏輯運(yùn)算類可重構(gòu)調(diào)度算子判斷函數(shù)體的形式參數(shù)是否全部有效，如果全部有效并且存儲(chǔ)器的讀和寫功能全部可用吋，功能模塊處理邏輯運(yùn)算類可重構(gòu)調(diào)度算子的運(yùn)算結(jié)果，然后輸出控制信號(hào)給阻塞功能的路徑類算子，阻塞功能的路徑類算子啟動(dòng)進(jìn)行函數(shù)運(yùn)算。當(dāng)所有的函數(shù)返回值都有效，且所有需要寫入存儲(chǔ)單元的中間變量都有效，即除存儲(chǔ)寫入操作外所有操作均運(yùn)行完成吋，再延時(shí)至少ー個(gè)周期供寫入存儲(chǔ)單元的操作。待寫入操作完成之后，功能模塊發(fā)送鎖存信號(hào)給存儲(chǔ)単元，使其讀和寫操作均不可用，等待下一次調(diào)度操作。以上內(nèi)容是結(jié)合具體的實(shí)施方式對(duì)本發(fā)明所作的進(jìn)ー步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對(duì)于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，包括接ロ模塊、控制模塊和功能模塊， 其中所述接ロ模塊包括用于輸入數(shù)據(jù)的第一數(shù)據(jù)輸入接ロ、第二數(shù)據(jù)輸入接ロ以及用于輸出數(shù)據(jù)的數(shù)據(jù)輸出接ロ；所述控制模塊與所述第一數(shù)據(jù)輸入接ロ連接，接收控制信息并將所述控制信息發(fā)送給所述功能模塊；所述功能模塊分別與所述第二數(shù)據(jù)輸入接ロ、數(shù)據(jù)輸出接口和控制模塊連接，用于從第二數(shù)據(jù)輸入接ロ接收數(shù)據(jù)，并根據(jù)控制模塊輸出的控制信息確定執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制，并輸出控制信號(hào)至數(shù)據(jù)輸出接ロ。
2.根據(jù)權(quán)利要求1所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，所述控制信息包括配置信息和判斷數(shù)據(jù)；所述配置信息用于控制功能模塊實(shí)現(xiàn)函數(shù)復(fù)用控制運(yùn)算功能或存儲(chǔ)同步控制運(yùn)算功能，所述判斷數(shù)據(jù)用于控制功能模塊判斷實(shí)現(xiàn)具體運(yùn)算功能時(shí)的執(zhí)行條件。
3.根據(jù)權(quán)利要求2所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，所述功能模塊包括一個(gè)調(diào)度功能類可重構(gòu)調(diào)度算子以及至少ー個(gè)邏輯運(yùn)算類可重構(gòu)調(diào)度算子，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子的輸入與所述第二數(shù)據(jù)輸入接ロ相連接，用于接收一路或多路數(shù)據(jù)；所述控制模塊從第一數(shù)據(jù)輸入接ロ接收判斷數(shù)據(jù)，并將根據(jù)判斷數(shù)據(jù)生成的控制信息輸出到邏輯運(yùn)算類可重構(gòu)調(diào)度算子，控制邏輯運(yùn)算類可重構(gòu)調(diào)度算子對(duì)接收的一路或多路數(shù)據(jù)進(jìn)行邏輯運(yùn)算；所述接ロ模塊還包括配置信息傳輸鏈接ロ，所述控制模塊從配置信息傳輸鏈接ロ接收配置信息，將根據(jù)配置信息生成的控制信息輸出到調(diào)度功能類可重構(gòu)調(diào)度算子， 控制調(diào)度功能類可重構(gòu)調(diào)度算子執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制功能。
4.根據(jù)權(quán)利要求3所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，所述控制模塊包括存儲(chǔ)單元和邏輯控制単元；所述配置信息經(jīng)所述第一數(shù)據(jù)輸入接ロ 輸入到所述存儲(chǔ)単元存儲(chǔ)；所述邏輯控制單元從所述存儲(chǔ)單元讀取所述配置信息。
5.根據(jù)權(quán)利要求1所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，所述判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件包括判斷接收的數(shù)據(jù)是否全部有效。
6.根據(jù)權(quán)利要求5所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，所述判斷接收的數(shù)據(jù)是否有效包括所述接收的數(shù)據(jù)均包含1字節(jié)的有效標(biāo)識(shí)信息，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子對(duì)所有輸入數(shù)據(jù)的1字節(jié)的有效標(biāo)識(shí)信息進(jìn)行按位與操作。
7.根據(jù)權(quán)利要求1至6任一項(xiàng)所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，其特征在干，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子為按位與邏輯運(yùn)算類可重構(gòu)調(diào)度算子。
8.ー種集成電路陣列結(jié)構(gòu)，其特征在干，包括可重構(gòu)算術(shù)算子、可重構(gòu)路徑算子、可重構(gòu)調(diào)度算子和可重構(gòu)存儲(chǔ)算子，其中所述可重構(gòu)調(diào)度算子為權(quán)利要求1至6任一項(xiàng)所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)中的可重構(gòu)調(diào)度算子。
9.ー種函數(shù)復(fù)用控制模塊，其特征在干，包括輸入數(shù)據(jù)選擇器、函數(shù)體、多路數(shù)據(jù)分發(fā)器以及權(quán)利要求1至6任一項(xiàng)所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，所述可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)與輸入數(shù)據(jù)選擇器連接，輸入數(shù)據(jù)選擇器與函數(shù)體連接，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子判斷函數(shù)體的多組形式參數(shù)是否分別有效，如果至少有一組有效，則功能模塊處理邏輯運(yùn)算類可重構(gòu)調(diào)度算子的運(yùn)算結(jié)果，然后輸出控制信號(hào)給輸入數(shù)據(jù)選擇器，輸入數(shù)據(jù)選擇器執(zhí)行數(shù)據(jù)選擇操作，發(fā)送一組形式參數(shù)給函數(shù)體進(jìn)行運(yùn)算；每組運(yùn)算返回值的有效標(biāo)識(shí)信息都發(fā)送到所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子并進(jìn)行處理，處理的結(jié)果發(fā)送給功能模塊，功能模塊根據(jù)二次結(jié)果向所述多路數(shù)據(jù)分發(fā)器發(fā)送控制信號(hào)，使其進(jìn)行返回值分發(fā)操作。
10. 一種存儲(chǔ)同步控制模塊，其特征在干，包括存儲(chǔ)單元、阻塞功能的路徑類算子、函數(shù)體以及權(quán)利要求1至6任一項(xiàng)所述的可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)，所述可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)與阻塞功能的路徑類算子連接，所述阻塞功能的路徑類算子與函數(shù)體連接，所述邏輯運(yùn)算類可重構(gòu)調(diào)度算子判斷函數(shù)體的形式參數(shù)是否全部有效，如果全部有效并且存儲(chǔ)器的讀或?qū)懝δ苋靠捎脜迹δ苣K處理邏輯運(yùn)算類可重構(gòu)調(diào)度算子的運(yùn)算結(jié)果，然后輸出控制信號(hào)給所述阻塞功能的路徑類算子，所述阻塞功能的路徑類算子啟動(dòng)進(jìn)行函數(shù)運(yùn)算； 當(dāng)所有的函數(shù)返回值都有效，且所有需要寫入存儲(chǔ)單元的中間變量都有效，即除存儲(chǔ)寫入操作外所有操作均運(yùn)行完成吋，再延時(shí)至少ー個(gè)周期供寫入存儲(chǔ)單元的操作；待寫入操作完成之后，功能模塊發(fā)送鎖存信號(hào)給存儲(chǔ)単元，使其讀和寫操作均不可用，等待下一次調(diào)度操作。
全文摘要
本發(fā)明公開了一種可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)和集成電路陣列結(jié)構(gòu)，其中可重構(gòu)調(diào)度算子陣列結(jié)構(gòu)包括接口模塊、控制模塊和功能模塊，其中功能模塊，分別與接口模塊、控制模塊連接，用于從數(shù)據(jù)輸入接口接收數(shù)據(jù)，并根據(jù)控制信號(hào)確定是否判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；如果確定判斷，則判斷接收的數(shù)據(jù)是否滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件；如果接收的數(shù)據(jù)滿足執(zhí)行函數(shù)復(fù)用控制或存儲(chǔ)同步控制的條件，則根據(jù)所述控制信號(hào)執(zhí)行函數(shù)復(fù)用控制或者存儲(chǔ)同步控制中的一種操作。本發(fā)明實(shí)施例公開的可重構(gòu)調(diào)度算子的陣列結(jié)構(gòu)能夠?qū)崿F(xiàn)函數(shù)復(fù)用控制和存儲(chǔ)同步控制的功能，提高了對(duì)數(shù)據(jù)流的控制能力和控制效率。
文檔編號(hào)G06F15/76GK102567281SQ20111042297
公開日2012年7月11日 申請(qǐng)日期2011年12月16日 優(yōu)先權(quán)日2011年12月16日
發(fā)明者吳承昊, 張興, 王新安, 藍(lán)晶, 雍珊珊, 龍曉波 申請(qǐng)人:北京大學(xué)深圳研究生院