專(zhuān)利名稱：一種基于vpx總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明公開(kāi)了一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，尤其屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域。
背景技術(shù)：
20世紀(jì)60年代以來(lái)，隨著計(jì)算機(jī)和信息技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)應(yīng)運(yùn)而生并得到疾速發(fā)展。該技術(shù)廣泛應(yīng)用于雷達(dá)、電子對(duì)抗、通信、軟件無(wú)線電、圖象處理、地震地質(zhì)信號(hào)分析等多種應(yīng)用領(lǐng)域。在實(shí)際應(yīng)用中，能夠運(yùn)行復(fù)雜靈活的處理算法和具備大數(shù)據(jù)量的傳輸處理能力已成為數(shù)字信號(hào)處理系統(tǒng)穩(wěn)定運(yùn)行的前提，而系統(tǒng)的強(qiáng)固性、實(shí)時(shí)性、體積、功耗等因素也至關(guān)重要?，F(xiàn)有的嵌入式系統(tǒng)平臺(tái)多米用PCI (Peripheral Component Interconnection,周邊兀件擴(kuò)展接口)總線或 CPCI (Compact Peripheral Component Interconnect,緊湊型周邊元件擴(kuò)展接口)總線設(shè)計(jì)，由于PCI總線在多塵、潮濕、振動(dòng)的環(huán)境條件下接插件處易氧化或堵塞而接觸不良，使可靠性很難保證。CPCI雖然在可靠性上有所改善，但其傳輸速率受到限制。如今，基于VPX總線的強(qiáng)固型軍事系統(tǒng)平臺(tái)，有著很好的前景，VPX集穩(wěn)定性和卓越的EMC (電磁兼容)于一體；同時(shí)還通過(guò)冷卻整合方案支持更廣泛的操作溫度范圍。其采用最新的接插件技術(shù)以及高速串行結(jié)構(gòu)技術(shù)，兼容PCIe、RapidIO (PCIe、RapidIO均為高速串行總線協(xié)議的一種)等總線，能解決帶寬不夠、數(shù)據(jù)吞吐不夠的問(wèn)題，可進(jìn)行大容量、 高速率的數(shù)字信號(hào)處理，提高了處理器和芯片的計(jì)算密度。VPX將這些功能集于6U (尺寸 233. 35mm*160mm)體積，特別適合在惡劣環(huán)境中實(shí)現(xiàn)可靠性能的新式的實(shí)時(shí)系統(tǒng)。在處理器的數(shù)據(jù)處理能力方面，單單以提高系統(tǒng)主頻為手段，已越來(lái)越不能滿足當(dāng)今飛速發(fā)展的數(shù)字信號(hào)處理要求，目前，計(jì)算機(jī)和嵌入式處理器行業(yè)的一項(xiàng)標(biāo)準(zhǔn)做法是在滿足功耗要求的前提下，增加處理器內(nèi)核實(shí)現(xiàn)并行處理來(lái)獲得系統(tǒng)性能的提升，這也使未來(lái)IC產(chǎn)業(yè)通用性變得極其重要。面對(duì)未來(lái)創(chuàng)新應(yīng)用所帶來(lái)的嚴(yán)峻挑戰(zhàn)，系統(tǒng)需要更多靈活可編程的DSP核(數(shù)字信號(hào)處理器)，并增加優(yōu)化的可編程的協(xié)處理器。多核平臺(tái)最大的優(yōu)勢(shì)體現(xiàn)在功耗和芯片面積上，在同樣高速率大數(shù)據(jù)量的處理能力下，所需的功耗和芯片面積會(huì)更小。多核平臺(tái)的另一優(yōu)勢(shì)則體現(xiàn)在執(zhí)行效率方面，多顆內(nèi)核集成到單芯片上，片內(nèi)時(shí)鐘交換遠(yuǎn)比在一個(gè)單板上的多個(gè)DSP之間的級(jí)聯(lián)快得多，可以1/2主頻的速率進(jìn)行數(shù)據(jù)交換，因此，帶來(lái)了更快的數(shù)據(jù)信號(hào)處理。同時(shí)多核DSP的片內(nèi)和片外的大存儲(chǔ)容量也使得DSP處理性能得到迅速提聞。

發(fā)明內(nèi)容
本發(fā)明提供了一種具有傳輸帶寬高、體積小、功耗低和基于VPX總線的高速、高性能多核DSP陣列信號(hào)處理平臺(tái)。該平臺(tái)還具有并行處理能力強(qiáng)大，可同時(shí)實(shí)現(xiàn)定、浮點(diǎn)運(yùn)算，體積小、功耗低，高速對(duì)外口靈活等優(yōu)點(diǎn)。
為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明的技術(shù)方案是
一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，包括供電系統(tǒng)和板卡，供電系統(tǒng)設(shè)置在板卡上，還包括設(shè)置在板卡上的第一至第五運(yùn)算處理單元，所述第一運(yùn)算處理單元內(nèi)設(shè)置有可編程邏輯器件FPGA和四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存DDR2，第二至第五運(yùn)算處理單元內(nèi)均分別設(shè)置有通用處理器和八倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存DDR3 ;第一運(yùn)算處理單元與第二至第五運(yùn)算處理單元通過(guò)EMIF16總線聯(lián)接并完成數(shù)據(jù)交互；第二至第五運(yùn)算處理單元之間通過(guò)EMIF16總線聯(lián)接并完成數(shù)據(jù)交互；第二與第五運(yùn)算處理單元之間還通過(guò)HYPERLINK總線聯(lián)接并實(shí)現(xiàn)數(shù)據(jù)交互；第三與第四運(yùn)算處理單元之間還通過(guò) HYPERLINK總線聯(lián)接并實(shí)現(xiàn)數(shù)據(jù)交互。本發(fā)明還包括前面板、通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、 接插件、千兆網(wǎng)口和調(diào)試器接口，所述板卡為6U標(biāo)準(zhǔn)結(jié)構(gòu)，供電系統(tǒng)通過(guò)接插件經(jīng)電源轉(zhuǎn)換芯片轉(zhuǎn)換后，分別為通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口提供電源，通用處理器分別與可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、 千兆網(wǎng)口和調(diào)試器接口相連，可編程邏輯器件FPGA分別與通用處理器、SWITCH開(kāi)關(guān)、存儲(chǔ)器、接插件和調(diào)試器接口相連，SWITCH開(kāi)關(guān)與通用處理器和可編程邏輯器件FPGA相連，存儲(chǔ)器分別與通用處理器、可編程邏輯器件FPGA相連，千兆網(wǎng)口與通用處理器相連，調(diào)試器接口與通用處理器和可編程邏輯器件FPGA相連，所述前面板開(kāi)有7個(gè)開(kāi)孔，分別為I組LED 指示燈，4個(gè)網(wǎng)口、I個(gè)復(fù)位按鈕、I個(gè)用于調(diào)試的調(diào)試口，LED指示燈連接到FPGA上，4個(gè)網(wǎng)口分別連接到4個(gè)通用處理器，復(fù)位按鈕經(jīng)復(fù)位芯片連接到FPGA，調(diào)試口通過(guò)JTAG接口與通用處理器和可編程邏輯器件FPGA相連。本發(fā)明所述通用處理器為8核DSP TMS320C6678，所述接插件為5個(gè)。本發(fā)明還包括設(shè)置在板卡上的導(dǎo)熱冷板，所述導(dǎo)熱冷板與板卡之間還設(shè)置有硅脂填充層。本發(fā)明還包括板卡上的固定孔，定位銷(xiāo)、起拔器、鎖緊裝置，所述定位銷(xiāo)、起拔器、 鎖緊裝置經(jīng)固定孔固定在印制板上。本發(fā)明所述的板卡為高速板卡，所述接插件為高速高密接插件。本發(fā)明的硬件結(jié)構(gòu)如下包括前面板、通用處理器、可編程邏輯器件FPGA、SWITCH 開(kāi)關(guān)、存儲(chǔ)器、接插件、千兆網(wǎng)口和調(diào)試器接口，高速板卡為6U標(biāo)準(zhǔn)結(jié)構(gòu)，還包括前面板、通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、高速高密接插件、千兆網(wǎng)口和調(diào)試器接口，供電系統(tǒng)用于將高速高密接插件的電源通過(guò)轉(zhuǎn)換芯片后，提供給通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口，通用處理器通過(guò)EMIF接口、RapidIO 接口 \PCIe 接口、DDR3 \I2C\SPI 接口、SGMII 接口、JTAG 接口分別與可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口相連，可編程邏輯器件FPGA通過(guò)EMIF接口、PCIe接口、DDR2接口、RocketIO接口、JTAG接口分別與通用處理器、SWITCH 開(kāi)關(guān)、存儲(chǔ)器、高速高密接插件和調(diào)試器接口相連，SWITCH開(kāi)關(guān)通過(guò)RocketIO接口和PCIe 接口與通用處理器和可編程邏輯器件FPGA相連，存儲(chǔ)器通過(guò)DDR3 \I2C\SPI接口、DDR2接口分別與通用處理器、可編程邏輯器件FPGA相連，高速高密接插件包含供電接口、PCIe接口、RapidIO接口、RocketIO接口，千兆網(wǎng)口通過(guò)SGMII接口與通用處理器相連，調(diào)試器接口通過(guò)JTAG接口與通用處理器和可編程邏輯器件FPGA相連，所述前面板開(kāi)有7個(gè)開(kāi)孔，分別為I組LED指示燈，4個(gè)網(wǎng)口、I個(gè)復(fù)位按鈕、I個(gè)用于調(diào)試的調(diào)試口，LED指示燈連接到 FPGA上，4個(gè)網(wǎng)口分別連接到4個(gè)通用處理器，復(fù)位按鈕經(jīng)復(fù)位芯片連接到FPGA，調(diào)試口通過(guò)JTAG接口與通用處理器和可編程邏輯器件FPGA相連。本發(fā)明的有益效果體現(xiàn)在
I)、本發(fā)明所涉及的是一種基于VPX總線的高速、高性能多核DSP陣列信號(hào)處理平臺(tái)， 該平臺(tái)采用I片低功耗、高性能XILINX VIRTEX-6系列FPGA XC6VLX130T和4片可實(shí)現(xiàn)定、 浮點(diǎn)運(yùn)算、高性能TI C66XX系列多核DSP TMS320C6678，共32個(gè)DSP硬核，以及IDT的高速串行SWITCH開(kāi)關(guān)80H和89H系列。使其具有強(qiáng)大的運(yùn)算處理能力，能滿足數(shù)字信號(hào)處理系統(tǒng)對(duì)各種算法復(fù)雜度、實(shí)時(shí)性的要求，提高了數(shù)字信號(hào)處理系統(tǒng)的處理速度。2)、數(shù)據(jù)傳輸接口采用RocketI0\RapidI0\PCIe等高速串行通信技術(shù)，F(xiàn)PGA和DSP 的高速串行通信協(xié)議，大幅度提高了數(shù)據(jù)交換帶寬。3)、通過(guò)FPGA的內(nèi)部交換網(wǎng)絡(luò)和PCIe\RapidI0的SWITCH開(kāi)關(guān)，實(shí)現(xiàn)靈活的拓?fù)浣Y(jié)構(gòu)，可用于構(gòu)建不同的信號(hào)處理系統(tǒng)，能滿足不同應(yīng)用對(duì)信號(hào)處理能力的要求，便于系統(tǒng)升級(jí)維護(hù)、縮短研制周期、降低研制成本。4)、該模塊對(duì)外接口為標(biāo)準(zhǔn)的VITA46 (—種VPX總線的規(guī)范標(biāo)準(zhǔn))接口，具有較強(qiáng)的通用性。5)、提供完備的平臺(tái)底層驅(qū)動(dòng)函數(shù)接口，方便應(yīng)用層的設(shè)計(jì)開(kāi)發(fā)。首先，供電部分使用MAXM公司的MAX8686和TI公司的TPS51100、TPS74401供電。電源模塊均滿足90%-110%范圍內(nèi)工作的電源適應(yīng)性要求。其次，通用處理器選用TI最新推出的8核DSP TMS320C6678，C6678是基于其最新DSP系列器件TMS320C66X之上，采用8個(gè)1.25GHz DSP內(nèi)核構(gòu)建而成，并在單個(gè)器件上完美集成了 320 GMAC(每秒執(zhí)行320 G次定點(diǎn)運(yùn)算)與160 GFLOP (每秒執(zhí)行160 G次浮點(diǎn)運(yùn)算)定點(diǎn)及浮點(diǎn)性能，核間通信可以1/2主頻的速率進(jìn)行數(shù)據(jù)交換，從而使用戶不僅能整合多個(gè)DSP以縮小板級(jí)空間并降低成本，同時(shí)還能減少整體的功耗要求。高速板卡上4顆TMS320C6678，共32核其高速的核間通信和器件間通信，可輕易實(shí)現(xiàn)并行運(yùn)算處理。板載32核處理器，克服了現(xiàn)有的數(shù)字信號(hào)處理平臺(tái)傳輸帶寬低、體積大、功耗大的問(wèn)題。 第三，可編程邏輯器件使用XILINX公司的Virtex-6系列芯片XC6VLX130T。 Virtex-6 FPGA (現(xiàn)場(chǎng)可編程門(mén)陣列)系列比前一代產(chǎn)品功耗降低多達(dá)50%，成本降低多達(dá) 20%。第四，SWITCH器件使用IDT公司的80H和89H系列，用于RapidIO的網(wǎng)絡(luò)交互和 PCIe的網(wǎng)絡(luò)交互。第五，存儲(chǔ)器有DDR3 SDRAM(八倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存)、DDR2 SDRAM(四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存)、FLASH (非易失存儲(chǔ)器)和EEPROM (電可擦可編程只讀存儲(chǔ)器)器件。DDR3芯片選用三星的H5TQ2G系列，4片拼接，存儲(chǔ)容量為1GB。DDR2片選用鎂光的MT47H系列，存儲(chǔ)容量為1Gb。FLASH芯片選用鎂光的N25Q系列的NOR FLASH,存儲(chǔ)容量為128Mb ο第六，高密接插件共有5個(gè)在高速印制板上的位號(hào)是XP0-XP2、XP5-XP6, XPO提供模塊的+5V和+12V電源，XPl提供4路模塊間相互通信的高速PCIe端口，XP2提供FPGA的4路高速RocketIO端口，XP5提供16路模塊間相互通信的高速RapidIO端口，XP6提供FPGA的4路高速PCIe端口。第七，前面板有7個(gè)開(kāi)孔，分別為I組LED指示燈，4個(gè)網(wǎng)口、I個(gè)復(fù)位按鈕、I個(gè)調(diào)試口用于調(diào)試和其它系統(tǒng)聯(lián)調(diào)。其中LED指示燈連接到FPGA上用于狀態(tài)指示便于調(diào)試和系統(tǒng)狀態(tài)指示；網(wǎng)口用于與計(jì)算機(jī)或其它有網(wǎng)口的板卡進(jìn)行數(shù)據(jù)通訊；復(fù)位按鈕為板卡手動(dòng)復(fù)位；調(diào)試口包含DSP的JTAG (邊界掃描口)、FPGA的JTAG和DSP的UART (串口)。第八，導(dǎo)熱冷板蓋在高速板卡上，用硅脂填充與芯片間的縫隙，使得芯片充分與冷板接觸，便于散熱。第九，起拔器、定位銷(xiāo)、鎖緊裝置通過(guò)固定孔固定在高速印制板上，方便模塊的插拔、防插反、和增強(qiáng)模塊牢固性。第十，將高速板卡劃分為5個(gè)運(yùn)算處理單元。其工作方式如下
第一運(yùn)算處理單元包括一片XILINX的VIRTEX-6系列的XC6VLX130T FPGAU28MB的 DDR2、128Mb的PROM (可編程只讀存儲(chǔ)器)；
第二至第五運(yùn)算處理單元每個(gè)包括一片TI的8核C66XX系列的TMS320C6678通用處理器、2GB的DDR3 SDRAM、一路千兆網(wǎng)口、128Mb的NOR FLASH( 一種非易失存儲(chǔ)器)、128KB 的 EEPROM。第一運(yùn)算處理單元的128Mb的PROM可以實(shí)現(xiàn)至少4個(gè)版本的FPGA程序加載。每個(gè)版本的加載控制是通過(guò)向FPGA內(nèi)部寄存器寫(xiě)值來(lái)完成的。第一運(yùn)算處理單元可以通過(guò) DSP的EMIF16(16位部存儲(chǔ)器接口)接口，實(shí)現(xiàn)與其它四個(gè)運(yùn)算處理單元的數(shù)據(jù)交互，同時(shí)運(yùn)算的中間處理結(jié)果可以在DDR2中進(jìn)行數(shù)據(jù)緩存。第二至第五運(yùn)算處理單元每個(gè)單元的TMS320C6678通用處理器芯片通過(guò)EMIF16 200Mhz總線，用于數(shù)據(jù)傳輸和尋址；存儲(chǔ)器DDR3 SDRAM掛接在通用處理器的DDR總線上，用于數(shù)據(jù)緩存及片外程序的運(yùn)行；通用處理器的加載方式有兩種，一種為I2C接口通過(guò) EEPROM加載程序，另一種為SPI 口通過(guò)NOR FLASH加載程序。 模塊內(nèi)部運(yùn)算處理單元之間的數(shù)據(jù)交互方式，第一運(yùn)算處理單元與其它運(yùn)算處理單元的數(shù)據(jù)交互通過(guò)EMIF16 200Mhz總線完成。模塊內(nèi)部運(yùn)算處理單元之間的數(shù)據(jù)交互方式，第二至第五運(yùn)算處理單元之間的數(shù)據(jù)交互也通過(guò)EMIF16 200Mhz總線完成，同時(shí)第二與第五運(yùn)算處理單元之間還通過(guò) HYPERLINK (一種總線協(xié)議)進(jìn)行數(shù)據(jù)交互，第三與第四運(yùn)算處理單元之間還通過(guò)HYPERLINK 進(jìn)行數(shù)據(jù)交互，HYPERLINK總線速率為50Gb。模塊之間的數(shù)據(jù)交互形式為高速串行通道RoCketI0\RapidI0\PCIe、千兆以太網(wǎng)、RS232 (—種串口協(xié)議)、GPI0(通用輸入/輸出管腳)、I2C (—種串行總線協(xié)議)、SMBUS (系統(tǒng)管理總線)。高速串行通道RocketI0\RapidI0\PCIe，XPl提供4路模塊間相互通信的高速 PCIe端口，由PCIe SWITCH芯片提供，該SWITCH芯片可以通過(guò)配置不同模式選擇外部端口與FPGA互連還是與DSP互連。XP2提供4路模塊間相互通信的高速RocketIO端口，由 FPGA提供。XP5提供16路模塊間相互通信的高速RapidIO端口，，由RapidIO SWITCH芯片提供，該SWITCH芯片可以通過(guò)配置不同模式選擇外部端口與哪個(gè)DSP互連，由DSP提供。 XP6提供4路模塊間相互通信的高速PCIe端口，由FPGA提供。
本發(fā)明可實(shí)現(xiàn)的典型數(shù)據(jù)流有3條，第I條數(shù)據(jù)流為待處理數(shù)據(jù)通過(guò)VPX接插件的高速總線接口送到第一至第五運(yùn)算處理單元，進(jìn)行數(shù)據(jù)處理，處理后的數(shù)據(jù)通過(guò)千兆網(wǎng)傳給主機(jī)I,由主機(jī)實(shí)現(xiàn)顯示等功能。第2條數(shù)據(jù)流為待處理數(shù)據(jù)通過(guò)VPX接插件的高速總線接口送到第一至第五運(yùn)算處理單元，進(jìn)行數(shù)據(jù)處理，處理后的數(shù)據(jù)通過(guò)高速總線接口傳給主機(jī)2，由主機(jī)實(shí)現(xiàn)顯示等功能。第3條數(shù)據(jù)流為外部主機(jī)通過(guò)千兆網(wǎng)，將待處理數(shù)據(jù)送到第一至第五運(yùn)算處理單元，進(jìn)行數(shù)據(jù)處理，處理后的數(shù)據(jù)通過(guò)高速總線接口傳給主機(jī)2。第I條典型數(shù)據(jù)流，采集的待處理數(shù)據(jù)在幀頭加入地址信息，指示DSP的標(biāo)號(hào)，通過(guò)RockeIO接口送入信號(hào)處理平臺(tái)的FPGA，解析出地址信息，并通過(guò)EMIF接口將數(shù)據(jù)分別送入相應(yīng)的C6678，C6678將數(shù)據(jù)緩存到DDR3 SDRAM，在操作系統(tǒng)支持下利用8個(gè)核分別完成FFT運(yùn)算。4個(gè)運(yùn)算單元并行處理后的計(jì)算結(jié)果通過(guò)以太網(wǎng)接口傳輸?shù)街鳈C(jī)進(jìn)行上位機(jī)顯示。系統(tǒng)連續(xù)工作，上位機(jī)顯示界面動(dòng)態(tài)刷新顯示。該數(shù)據(jù)流的特點(diǎn)是利用以太網(wǎng)的特點(diǎn)，可實(shí)現(xiàn)遠(yuǎn)程顯示。第2條典型數(shù)據(jù)流，采集的待處理數(shù)據(jù)在幀頭加入地址信息，指示DSP的標(biāo)號(hào)，通過(guò)RockeIO接口送入信號(hào)處理平臺(tái)的FPGA，解析出地址信息，并通過(guò)EMIF接口將數(shù)據(jù)分別送入相應(yīng)的C6678，C6678將數(shù)據(jù)緩存到DDR3 SDRAM，在操作系統(tǒng)支持下利用8個(gè)核分別完成FFT運(yùn)算。4個(gè)運(yùn)算單元并行處理后的計(jì)算結(jié)果通過(guò)PCIe接口傳輸?shù)街鳈C(jī)進(jìn)行上位機(jī)顯示。系統(tǒng)連續(xù)工作，上位機(jī)顯示界面動(dòng)態(tài)刷新顯示。第3條典型數(shù)據(jù)流，可通過(guò)遠(yuǎn)程互聯(lián)網(wǎng)，將待處理數(shù)據(jù)在幀頭加入地址信息，指示 DSP的標(biāo)號(hào)，通過(guò)RockeIO接口送入信號(hào)處理平臺(tái)的FPGA，解析出地址信息，并通過(guò)EMIF接口將數(shù)據(jù)分別送入相應(yīng)的C6678，C6678將數(shù)據(jù)緩存到DDR3 SDRAM，在操作系統(tǒng)支持下利用 8個(gè)核分別完成FFT運(yùn)算。4個(gè)運(yùn)算單元并行處理后的計(jì)算結(jié)果通過(guò)PCIe接口傳輸?shù)街鳈C(jī)進(jìn)行上位機(jī)顯示。系統(tǒng)連續(xù)工作，上位機(jī)顯示界面動(dòng)態(tài)刷新顯示。該數(shù)據(jù)流的特點(diǎn)是利用以太網(wǎng)的特點(diǎn)，可實(shí)現(xiàn)遠(yuǎn)程數(shù)據(jù)的處理。本發(fā)明中的簡(jiǎn)稱
EMIF, 一種總線接口標(biāo)準(zhǔn)，外部存儲(chǔ)器接口。RapidIO，一種高速串行總線協(xié)議標(biāo)準(zhǔn)。16路RapidIO接口。數(shù)據(jù)總帶寬可達(dá) 320Gbps ;4 路 RocketIO 接口。數(shù)據(jù)帶寬可達(dá) 26 Gbps ；
PCI,Peripheral Component Interconnection 的縮寫(xiě)，即周邊兀件擴(kuò)展接口。8路PCIe 接口。PCIe支持PCIe GEN2，數(shù)據(jù)帶寬可達(dá)40 Gbps ；
千兆以太網(wǎng)，該接口通過(guò)TMS320C6678的SGMII接口與超高速以太網(wǎng)絡(luò)收發(fā)器(GPHY) 互連實(shí)現(xiàn)千兆以太網(wǎng)接口。RS232，指串口的一種協(xié)議標(biāo)準(zhǔn)。RS232，該接口通過(guò)TMS320C6678的UART接口實(shí)現(xiàn)，信號(hào)定義在調(diào)試口上，通過(guò)調(diào)試口與PC機(jī)相連，實(shí)現(xiàn)數(shù)據(jù)交互。GPI0，通用輸入/輸出管腳。GPI0，該接口由CPLD (復(fù)雜可編程邏輯器件)實(shí)現(xiàn)， 通過(guò)高密接插件實(shí)現(xiàn)模塊間的數(shù)據(jù)交互。I2C，一種串行總線協(xié)議。SMBUS，一種系統(tǒng)管理總線。I2C、SMBUS,接口由FPGA實(shí)現(xiàn)，通過(guò)高密接插件實(shí)現(xiàn)模塊間的數(shù)據(jù)交互。VPX總線，是一種總線標(biāo)準(zhǔn)。VITA46，一種VPX總線的規(guī)范標(biāo)準(zhǔn)。
CPCI,Compact Peripheral Component Interconnect 的縮寫(xiě)，即緊湊型周邊兀件擴(kuò)展接口。
EMC，電磁兼容。
PCIe，一種高速串行總線協(xié)議標(biāo)準(zhǔn)。
RocketIO, 一種高速總線協(xié)議標(biāo)準(zhǔn)。
HYPERLINK, 一種高速總線協(xié)議標(biāo)準(zhǔn)。
6U, 一種標(biāo)準(zhǔn)的板卡尺寸，233. 35mm*160mm。
Switch器件,指開(kāi)關(guān)器件。
DDR3 SDRAM, 一種存儲(chǔ)器類(lèi)型，八倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存。
DDR2 SDRAM，一種存儲(chǔ)器類(lèi)型，四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存。
FLASH，指非易失存儲(chǔ)器。
NOR FLASH，非易失存儲(chǔ)器的一種。
EEPR0M,電可擦可編程只讀存儲(chǔ)器。
JTAG，指邊界掃描口。
UART，指串口。
CPLD，復(fù)雜可編程邏輯器件。
FPGA，可編程邏輯器件。


圖I是本發(fā)明的方框示意圖2是本發(fā)明的數(shù)據(jù)流向圖。
具體實(shí)施方式

實(shí)施例I
一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，包括供電系統(tǒng)和板卡，供電系統(tǒng)設(shè)置在板卡上，還包括設(shè)置在板卡上的第一至第五運(yùn)算處理單元，所述第一運(yùn)算處理單元內(nèi)設(shè)置有可編程邏輯器件FPGA和四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存DDR2，第二至第五運(yùn)算處理單元內(nèi)均分別設(shè)置有通用處理器和八倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存DDR3 ;第一運(yùn)算處理單元與第二至第五運(yùn)算處理單元通過(guò)EMIF16總線聯(lián)接并完成數(shù)據(jù)交互；第二至第五運(yùn)算處理單元之間通過(guò)EMIF16總線聯(lián)接并完成數(shù)據(jù)交互；第二與第五運(yùn)算處理單元之間還通過(guò)HYPERLINK總線聯(lián)接并實(shí)現(xiàn)數(shù)據(jù)交互；第三與第四運(yùn)算處理單元之間還通過(guò) HYPERLINK總線聯(lián)接并實(shí)現(xiàn)數(shù)據(jù)交互。還包括前面板、通用處理器、可編程邏輯器件FPGA、 SWITCH開(kāi)關(guān)、存儲(chǔ)器、接插件、千兆網(wǎng)口和調(diào)試器接口，所述板卡為6U標(biāo)準(zhǔn)結(jié)構(gòu)，供電系統(tǒng)通過(guò)接插件經(jīng)電源轉(zhuǎn)換芯片轉(zhuǎn)換后，分別為通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口提供電源，通用處理器分別與可編程邏輯器件FPGA、 SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口相連，可編程邏輯器件FPGA分別與通用處理器、SWITCH開(kāi)關(guān)、存儲(chǔ)器、接插件和調(diào)試器接口相連，SWITCH開(kāi)關(guān)與通用處理器和可編程邏輯器件FPGA相連，存儲(chǔ)器分別與通用處理器、可編程邏輯器件FPGA相連，千兆網(wǎng)口與通用處理器相連，調(diào)試器接口與通用處理器和可編程邏輯器件FPGA相連，通用處理器通過(guò)EMIF接口、RapidIO 接口 \PCIe 接口、DDR3 \I2C\SPI 接口、SGMII 接口、JTAG 接口分別與可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口相連，可編程邏輯器件FPGA通過(guò)EMIF接口、PCIe接口、DDR2接口、RocketIO接口、JTAG接口分別與通用處理器、SWITCH 開(kāi)關(guān)、存儲(chǔ)器、高速高密接插件和調(diào)試器接口相連，SWITCH開(kāi)關(guān)通過(guò)RocketIO接口和PCIe 接口與通用處理器和可編程邏輯器件FPGA相連，存儲(chǔ)器通過(guò)DDR3 \I2C\SPI接口、DDR2接口分別與通用處理器、可編程邏輯器件FPGA相連，高速高密接插件包含供電接口、PCIe接口、RapidIO接口、RocketIO接口，千兆網(wǎng)口通過(guò)SGMII接口與通用處理器相連，調(diào)試器接口通過(guò)JTAG接口與通用處理器和可編程邏輯器件FPGA相連，所述前面板開(kāi)有7個(gè)開(kāi)孔， 分別為I組LED指示燈，4個(gè)網(wǎng)口、I個(gè)復(fù)位按鈕、I個(gè)用于調(diào)試的調(diào)試口，LED指示燈連接到FPGA上，4個(gè)網(wǎng)口分別連接到4個(gè)通用處理器，復(fù)位按鈕經(jīng)復(fù)位芯片連接到FPGA，調(diào)試口通過(guò)JTAG接口與通用處理器和可編程邏輯器件FPGA相連。所述通用處理器為8核DSP TMS320C6678，所述接插件為5個(gè)。還包括設(shè)置在板卡上的導(dǎo)熱冷板，所述導(dǎo)熱冷板與板卡之間還設(shè)置有硅脂填充層。還包括板卡上的固定孔，定位銷(xiāo)、起拔器、鎖緊裝置，所述定位銷(xiāo)、起拔器、鎖緊裝置經(jīng)固定孔固定在印制板上。本發(fā)明所述的板卡為高速板卡,所述接插件為高速高密接插件，印制板為高速印制板。實(shí)施例2
基于VPX總線的信號(hào)處理平臺(tái)，包括高速板卡、面板、導(dǎo)熱冷板、定位銷(xiāo)、起拔器、鎖緊裝置部件。高速板卡為6U標(biāo)準(zhǔn)結(jié)構(gòu)，板上包含供電部分，通用處理器部分、可編程邏輯器件、SWITCH器件、存儲(chǔ)器、高速高密接插件、千兆網(wǎng)口、調(diào)試器接口。供電部分使用MAXIM公司的MAX8686和TI公司的TPS51100、TPS74401供電。電源模塊均滿足90%-110%范圍內(nèi)工作的電源適應(yīng)性要求。通用處理器選用TI最新推出的8核DSP TMS320C6678, C6678是基于其最新DSP系列器件TMS320C66X之上，采用8個(gè)1.25GHz DSP內(nèi)核構(gòu)建而成，并在單個(gè)器件上完美集成了 320 GMAC與160 GFLOP定點(diǎn)及浮點(diǎn)性能，從而使用戶不僅能整合多個(gè)DSP以縮小板級(jí)空間并降低成本，同時(shí)還能減少整體的功耗要求。高速板卡上4顆 TMS320C6678，共32核其高速的核間通信和器件間通信，可實(shí)現(xiàn)并行運(yùn)算處理。可編程邏輯器件使用XILINX公司的VIRTEX-6系列芯片XC6VLX130T。Virtex-6 FPGA系列比前一代產(chǎn)品功耗降低多達(dá)50%，成本降低多達(dá)20%。SWITCH器件使用IDT公司的80H和89H系列， 用于RapidIO的網(wǎng)絡(luò)交互和PCIe的網(wǎng)絡(luò)交互。存儲(chǔ)器有DDR3 SDRAM、DDR2 SDRAM、FLASH 和EEPROM器件。DDR3芯片選用三星的H5TQ2G系列，4片拼接，存儲(chǔ)容量為1GB。DDR2片選用鎂光的MT47H系列，存儲(chǔ)容量為1Gb。FLASH芯片選用鎂光的N25Q系列的NOR FLASH,存儲(chǔ)容量為128Mb。高密接插件共有5個(gè)在高速印制板上的位號(hào)是XP0-XP2、XP5-XP6, XPO 提供模塊的+5V和+12V電源，XPl提供4路模塊間相互通信的高速PCIe端口，XP2提供 FPGA的4路高速RocketIO端口，XP5提供16路模塊間相互通信的高速RapidIO端口， XP6提供FPGA的4路高速PCIe端口。前面板有6個(gè)開(kāi)孔，分別為I組LED指示燈，4個(gè)網(wǎng)口、I個(gè)復(fù)位按鈕、I個(gè)調(diào)試口用于調(diào)試和其它系統(tǒng)聯(lián)調(diào)。其中LED指示燈連接到FPGA上用于狀態(tài)指示便于調(diào)試和系統(tǒng)狀態(tài)指示；網(wǎng)口用于與計(jì)算機(jī)或其它有網(wǎng)口的板卡進(jìn)行數(shù)據(jù)通訊；復(fù)位按鈕為板卡手動(dòng)復(fù)位；調(diào)試口包含DSP的JTAG、FPGA的JTAG和DSP的UART。 散熱冷板蓋在高速板卡上，用硅脂填充與芯片間的縫隙，使得芯片充分與冷板接觸，便于散熱。起拔器、定位銷(xiāo)、鎖緊裝置通過(guò)固定孔固定在高速印制板上，方便模塊的插拔、防插反、和增強(qiáng)模塊牢固性。高速板卡可分為5個(gè)運(yùn)算處理單元。第一運(yùn)算處理單元包括一片 XILINX 的 VIRTEX-6 系列的 XC6VLX130T FPGAU28MB 的 DDR2，型號(hào)為鎂光的 MT47H128M、 128Mb的PR0M，型號(hào)為XCF128XFT ;第二 第五運(yùn)算處理單元每個(gè)包括一片TI的8核C66XX 系列的TMS320C6678通用處理器、2GB的DDR3 SDRAM,型號(hào)為H5TQ2G63、一路千兆網(wǎng)口，型號(hào)為 MARVELL 的 88E1111、128Mb 的 NOR FLASH 型號(hào)為 N25Q128A、128KB 的 EEPR0M,型號(hào)為 24AA1025T。第一運(yùn)算處理單元的128Mb的PROM可以實(shí)現(xiàn)至少4個(gè)版本的FPGA程序加載。 每個(gè)版本的加載控制是通過(guò)向FPGA內(nèi)部寄存器寫(xiě)值來(lái)完成的。第一運(yùn)算處理單元可以通過(guò)DSP的EMIF16接口，實(shí)現(xiàn)與其它四個(gè)運(yùn)算處理單元的數(shù)據(jù)交互，同時(shí)運(yùn)算的中間處理結(jié)果可以在DDR2中進(jìn)行數(shù)據(jù)緩存。第二 第五運(yùn)算處理單元每個(gè)單元的TMS320C6678通用處理器芯片通過(guò)EMIF16 200Mhz總線，用于數(shù)據(jù)傳輸和尋址；存儲(chǔ)器DDR3 SDRAM掛接在通用處理器的DDR總線上，用于數(shù)據(jù)緩存及片外程序的運(yùn)行；通用處理器的加載方式有兩種，一種為I2C接口通過(guò)EEPROM加載程序，另一種為SPI 口通過(guò)NOR FLASH加載程序。模塊內(nèi)部運(yùn)算處理單元之間的數(shù)據(jù)交互方式，第一運(yùn)算處理單元與其它運(yùn)算處理單元的數(shù)據(jù)交互通過(guò)EMIF16 200Mhz總線完成。模塊內(nèi)部運(yùn)算處理單元之間的數(shù)據(jù)交互方式，第二 第五運(yùn)算處理單元之間的數(shù)據(jù)交互也通過(guò)EMIF16 200Mhz總線完成，同時(shí)第二與第五運(yùn)算處理單元之間還通過(guò)HYPERLINK進(jìn)行數(shù)據(jù)交互，第三與第四運(yùn)算處理單元之間還通過(guò) HYPERLINK進(jìn)行數(shù)據(jù)交互，HYPERLINK總線速率為50Gb。模塊之間的數(shù)據(jù)交互形式有6種 高速串行通道RocketI0\RapidI0\PCIe、千兆以太網(wǎng)、RS232、GPIO、I2C、SMBUS0高速串行通道RocketI0\RapidI0\PCIe，XPl提供4路模塊間相互通信的高速PCIe端口，由PCIe SWITCH芯片提供，該SWITCH芯片可以通過(guò)配置不同模式選擇外部端口與FPGA互連還是與 DSP互連。XP2提供4路模塊間相互通信的高速RocketIO端口，由FPGA提供。XP5提供16 路模塊間相互通信的高速RapidIO端口，，由RapidIO SWITCH芯片提供，該SWITCH芯片可以通過(guò)配置不同模式選擇外部端口與哪個(gè)DSP互連，由DSP提供。XP6提供4路模塊間相互通信的高速PCIe端口，由FPGA提供。16路RapidIO接口。數(shù)據(jù)總帶寬可達(dá)320Gbps ; 8路PCIe接口。PCIe支持PCIe GEN2，數(shù)據(jù)帶寬可達(dá)40 Gbps ;4路RocketIO接口。數(shù)據(jù)帶寬可達(dá)26 Gbps ;千兆以太網(wǎng)，該接口通過(guò)TMS320C6678的SGMII接口與超高速以太網(wǎng)絡(luò)收發(fā)器互連實(shí)現(xiàn)千兆以太網(wǎng)接口。RS232，該接口通過(guò)TMS320C6678的UART接口實(shí)現(xiàn)，信號(hào)定義在調(diào)試口上，通過(guò)調(diào)試口與PC機(jī)相連，實(shí)現(xiàn)數(shù)據(jù)交互。GPI0，該接口由CPLD實(shí)現(xiàn)，通過(guò)高密接插件實(shí)現(xiàn)模塊間的數(shù)據(jù)交互。I2C、SMBUS，接口由FPGA實(shí)現(xiàn)，通過(guò)高密接插件實(shí)現(xiàn)模塊間的數(shù)據(jù)交互。
權(quán)利要求
1.一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，包括供電系統(tǒng)和板卡，其特征在于，供電系統(tǒng)設(shè)置在板卡上，還包括設(shè)置在板卡上的第一至第五運(yùn)算處理單元，所述第一運(yùn)算處理單元內(nèi)設(shè)置有可編程邏輯器件FPGA和四倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存DDR2，第二至第五運(yùn)算處理單元內(nèi)均分別設(shè)置有通用處理器和八倍資料率同步動(dòng)態(tài)隨機(jī)存取內(nèi)存DDR3 ； 第一運(yùn)算處理單元與第二至第五運(yùn)算處理單元通過(guò)EMIF16總線聯(lián)接并完成數(shù)據(jù)交互;第二至第五運(yùn)算處理單元之間通過(guò)EMIF16總線聯(lián)接并完成數(shù)據(jù)交互；第二與第五運(yùn)算處理單元之間還通過(guò)HYPERLINK總線聯(lián)接并實(shí)現(xiàn)數(shù)據(jù)交互；第三與第四運(yùn)算處理單元之間還通過(guò)HYPERLINK總線聯(lián)接并實(shí)現(xiàn)數(shù)據(jù)交互。
2.根據(jù)權(quán)利要求I所述的一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，其特征在于，還包括前面板、4個(gè)通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、接插件、千兆網(wǎng)口和調(diào)試器接口，所述板卡為6U標(biāo)準(zhǔn)結(jié)構(gòu)，供電系統(tǒng)通過(guò)接插件經(jīng)電源轉(zhuǎn)換芯片轉(zhuǎn)換后， 分別為通用處理器、可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口提供電源，通用處理器分別與可編程邏輯器件FPGA、SWITCH開(kāi)關(guān)、存儲(chǔ)器、千兆網(wǎng)口和調(diào)試器接口相連，可編程邏輯器件FPGA分別與通用處理器、SWITCH開(kāi)關(guān)、存儲(chǔ)器、接插件和調(diào)試器接口相連，SWITCH開(kāi)關(guān)與通用處理器和可編程邏輯器件FPGA相連，存儲(chǔ)器分別與通用處理器、可編程邏輯器件FPGA相連，千兆網(wǎng)口與通用處理器相連，調(diào)試器接口與通用處理器和可編程邏輯器件FPGA相連，所述前面板開(kāi)有7個(gè)開(kāi)孔，分別為I組LED指示燈，4個(gè)網(wǎng)口、I 個(gè)復(fù)位按鈕、I個(gè)用于調(diào)試的調(diào)試口，LED指示燈連接到FPGA上，4個(gè)網(wǎng)口分別連接到4個(gè)通用處理器，復(fù)位按鈕經(jīng)復(fù)位芯片連接到FPGA，調(diào)試口通過(guò)JTAG接口與通用處理器和可編程邏輯器件FPGA相連。
3.根據(jù)權(quán)利要求2所述的一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，其特征在于，所述通用處理器為8核DSP TMS320C6678，所述接插件為5個(gè)。
4.根據(jù)權(quán)利要求2或3所述的一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，其特征在于，還包括設(shè)置在板卡上的導(dǎo)熱冷板，所述導(dǎo)熱冷板與板卡之間還設(shè)置有硅脂填充層。
5.根據(jù)權(quán)利要求4所述的一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，其特征在于，還包括板卡上的固定孔，定位銷(xiāo)、起拔器、鎖緊裝置，所述定位銷(xiāo)、起拔器、鎖緊裝置經(jīng)固定孔固定在印制板上。
全文摘要
本發(fā)明公開(kāi)了一種基于VPX總線實(shí)現(xiàn)的數(shù)字信號(hào)處理平臺(tái)，屬于數(shù)字信號(hào)處理技術(shù)領(lǐng)域。本發(fā)明通過(guò)5個(gè)運(yùn)算處理單元之間的總線方式實(shí)現(xiàn)數(shù)據(jù)交互。實(shí)現(xiàn)了具有并行處理能力強(qiáng)大，可同時(shí)實(shí)現(xiàn)定、浮點(diǎn)運(yùn)算，體積小、功耗低，高速對(duì)外口靈活等優(yōu)點(diǎn)的數(shù)字信號(hào)處理平臺(tái)。
文檔編號(hào)G06F13/40GK102609389SQ20111043482
公開(kāi)日2012年7月25日 申請(qǐng)日期2011年12月22日 優(yōu)先權(quán)日2011年12月22日
發(fā)明者孫海飆, 戴榮, 林峰, 陰陶, 陳延強(qiáng) 申請(qǐng)人:成都傅立葉電子科技有限公司