專(zhuān)利名稱(chēng)：用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及內(nèi)存領(lǐng)域，特別是涉及一種用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法。
背景技術(shù)：
現(xiàn)有內(nèi)存系統(tǒng)，為減輕內(nèi)存控制器的負(fù)載和提高工作時(shí)序，通常在內(nèi)存條中會(huì)設(shè)置有用于緩存命令、地址、數(shù)據(jù)等的內(nèi)存緩沖器。例如，在圖1所示的內(nèi)存系統(tǒng)中，設(shè)置有緩存控制信號(hào)、數(shù)據(jù)等于一體的全緩沖器，該全緩沖器分別與內(nèi)存控制器及多個(gè)內(nèi)存芯片單元通信連接；又例如，在圖2所示的內(nèi)存系統(tǒng)中，設(shè)置有緩存控制信號(hào)的控制緩沖器及緩存數(shù)據(jù)的數(shù)據(jù)緩沖器。無(wú)論是設(shè)置何種內(nèi)存緩沖器的內(nèi)存系統(tǒng)，由于其工作時(shí)的低電壓(電源電壓VDD<=1.5V)及高速度(速度為800 2133Mbps)，因此在內(nèi)存系統(tǒng)正常工作之前，先需要對(duì)內(nèi)存控制器與內(nèi)存緩沖器之間以及內(nèi)存緩沖器與各內(nèi)存芯片單元之間的接口進(jìn)行時(shí)序和電壓的校準(zhǔn)。而在現(xiàn)有時(shí)序和電壓的校準(zhǔn)過(guò)程中，先由內(nèi)存緩沖器發(fā)送各校準(zhǔn)用的控制指令、寫(xiě)時(shí)序及寫(xiě)數(shù)據(jù)，并基于各內(nèi)存芯片反饋回的數(shù)據(jù)來(lái)調(diào)整自身內(nèi)存芯片側(cè)的時(shí)序與電壓，以實(shí)現(xiàn)自身內(nèi)存芯片側(cè)的時(shí)序與電壓與各內(nèi)存芯片的時(shí)序與電壓的校準(zhǔn)；隨后，再由內(nèi)存控制器發(fā)送各校準(zhǔn)用的控制指令、寫(xiě)時(shí)序及寫(xiě)數(shù)據(jù)，并基于內(nèi)存緩沖器反饋回的數(shù)據(jù)來(lái)調(diào)整自身的時(shí)序與電壓，以實(shí)現(xiàn)內(nèi)存控制器自身的時(shí)序與電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序與電壓的校準(zhǔn)。由于先進(jìn)行內(nèi)存緩沖器與各內(nèi)存芯片單元之間的時(shí)序和電壓的校準(zhǔn)，因此，在內(nèi)存緩沖器中需要設(shè)置校準(zhǔn)用的控制指令、寫(xiě)時(shí)序及寫(xiě)數(shù)據(jù)等的信號(hào)產(chǎn)生單元以及時(shí)序、電壓校準(zhǔn)單元，如圖1所示；同樣，在內(nèi)存控制器中也需要設(shè)置校準(zhǔn)用的控制指令、寫(xiě)時(shí)序及寫(xiě)數(shù)據(jù)等的信號(hào)產(chǎn)生單元以及時(shí)序、電壓校準(zhǔn)單元。對(duì)于內(nèi)存控制器中的校準(zhǔn)用的控制指令、寫(xiě)時(shí)序及寫(xiě)數(shù)據(jù)等的信號(hào)產(chǎn)生單元，通?？刹捎肂IOS (即軟件方式)來(lái)實(shí)現(xiàn)，使得對(duì)于內(nèi)存控制器的設(shè)計(jì)簡(jiǎn)單且具備高靈活性；然而，對(duì)于內(nèi)存緩沖器中的校準(zhǔn)用的控制指令、寫(xiě)時(shí)序及寫(xiě)數(shù)據(jù)等的信號(hào)產(chǎn)生單元，如果也采用軟件的方式來(lái)實(shí)現(xiàn)，則內(nèi)存緩沖器中需要設(shè)置專(zhuān)用微處理器，而該專(zhuān)用微處理器的功能較為簡(jiǎn)單、但卻需要輸出較多控制信號(hào)，由此導(dǎo)致其設(shè)計(jì)較為復(fù)雜，進(jìn)而直接導(dǎo)致成本的大幅提升；而若采用純硬件來(lái)實(shí)現(xiàn)，則使得內(nèi)存緩沖器的電路設(shè)計(jì)變得復(fù)雜，且一旦內(nèi)存緩沖器芯片生產(chǎn)測(cè)試后發(fā)現(xiàn)問(wèn)題，則又必須重新設(shè)計(jì)后再生產(chǎn)，從而增加了內(nèi)存緩沖器的從設(shè)計(jì)至試生產(chǎn)、再至測(cè)試、再至量產(chǎn)的整個(gè)周期時(shí)間。因此，極有必要對(duì)現(xiàn)有時(shí)序與電壓校準(zhǔn)方法進(jìn)行改進(jìn)。

發(fā)明內(nèi)容
鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，以便簡(jiǎn)化內(nèi)存緩沖器的電路。為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其中，所述內(nèi)存系統(tǒng)包括內(nèi)存控制器、至少一個(gè)與所述內(nèi)存控制器通信連接的內(nèi)存緩沖器、以及至少一個(gè)與內(nèi)存緩沖器通信連接的內(nèi)存芯片單元，所述用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法至少包括步驟:1)所述內(nèi)存控制器根據(jù)內(nèi)存緩沖器基于自身內(nèi)存控制器偵_時(shí)序和電壓所傳送回的數(shù)據(jù)來(lái)調(diào)整自身的時(shí)序和電壓以及內(nèi)存緩沖器的寫(xiě)電壓，以實(shí)現(xiàn)自身的時(shí)序和電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓的校準(zhǔn)；以及2)所述內(nèi)存控制器根據(jù)已經(jīng)過(guò)內(nèi)存控制器側(cè)的時(shí)序和電壓校準(zhǔn)的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù)，來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀寫(xiě)時(shí)序和讀電壓以及內(nèi)存芯片單元的寫(xiě)電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與所通信連接的內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)，或者已經(jīng)過(guò)內(nèi)存控制器側(cè)的時(shí)序和電壓校準(zhǔn)的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù)，來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀寫(xiě)時(shí)序和讀電壓以及內(nèi)存芯片單元的寫(xiě)電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與所通信連接的內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)。優(yōu)選地,所述步驟I)包括步驟:-內(nèi)存緩沖器基于來(lái)自內(nèi)存控制器的第一通信指令，并根據(jù)自身內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓將第一預(yù)定數(shù)據(jù)傳送給所述內(nèi)存控制器；-所述內(nèi)存控制器將自身的第一預(yù)定數(shù)據(jù)與基于自身的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存緩沖器的第一預(yù)定數(shù)據(jù)進(jìn)行比較以確定自身的讀時(shí)序和讀電壓，進(jìn)而實(shí)現(xiàn)自身的讀時(shí)序和讀電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓的校準(zhǔn)。 優(yōu)選地，所述步驟I)包括步驟:-內(nèi)存控制器向已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器傳送第二通信指令，再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓傳送第一寫(xiě)采集信號(hào)，以便已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器基于所接收的第一寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第一采樣信號(hào)，并將所述第一采樣信號(hào)傳送回所述內(nèi)存控制器；-所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一采樣信號(hào)來(lái)調(diào)整自身傳送給所述內(nèi)存緩沖器的寫(xiě)采集信號(hào)的時(shí)序，以實(shí)現(xiàn)自身傳送給內(nèi)存緩沖器的寫(xiě)采集信號(hào)與該內(nèi)存緩沖器的時(shí)鐘信號(hào)的對(duì)齊。優(yōu)選地，所述步驟I)包括步驟:-內(nèi)存控制器向已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自自身的寫(xiě)米集信號(hào)對(duì)齊的內(nèi)存緩沖器傳送第三通信指令，再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓傳送第一寫(xiě)數(shù)據(jù)，以便已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自內(nèi)存控制器的寫(xiě)采集信號(hào)對(duì)齊的內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓將來(lái)自所述內(nèi)存控制器的第一寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再將寫(xiě)入存儲(chǔ)單元的第一寫(xiě)數(shù)據(jù)傳送給所述內(nèi)存控制器；-所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)與自身傳送給該內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)的比較來(lái)調(diào)整自身的寫(xiě)時(shí)序和該內(nèi)存緩沖器的寫(xiě)電壓，以實(shí)現(xiàn)自身的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。優(yōu)選地,所述步驟2)包括步驟:-與已經(jīng)過(guò)內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓校準(zhǔn)的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第四通信指令，并基于自身的讀時(shí)序及讀電壓向該內(nèi)存緩沖器傳送回預(yù)定采集信號(hào);-內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓來(lái)讀取來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)，并基于所讀取的預(yù)定采集信號(hào)來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀使能信號(hào)的起始點(diǎn)以便其能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)；或者所述內(nèi)存控制器根據(jù)來(lái)自所述內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)來(lái)調(diào)整內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀使能信號(hào)的起始點(diǎn)，以便其能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)。優(yōu)選地,所述步驟2)包括步驟:-與經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第五通信指令，并基于自身的讀時(shí)序及讀電壓向內(nèi)存緩沖器傳送回第二預(yù)定數(shù)據(jù)；-內(nèi)存控制器將自身的第二預(yù)定數(shù)據(jù)與已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓，以實(shí)現(xiàn)該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)；或者已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器將自身的第二預(yù)定數(shù)據(jù)與基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓，以實(shí)現(xiàn)自身內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)。優(yōu)選地,所述步驟2)包括步驟:-與已經(jīng)過(guò)內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第六通信指令，以來(lái)自內(nèi)存緩沖器的第二寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第二采樣信號(hào)并傳送回該內(nèi)存緩沖器，該內(nèi)存緩沖器基于自身內(nèi)存芯片單元側(cè)的讀時(shí)序和讀電壓將來(lái)自該內(nèi)存芯片單元的第二采樣信號(hào)傳送給所述內(nèi)存控制器；-所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二采樣信號(hào)來(lái)調(diào)整該內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)的時(shí)序，以實(shí)現(xiàn)內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)與該內(nèi)存芯片單元的時(shí)鐘信號(hào)的對(duì)齊。優(yōu)選地,所述步驟2)包括步驟:-已經(jīng)過(guò)寫(xiě)采集信號(hào)與內(nèi)存芯片單元的時(shí)鐘信號(hào)對(duì)齊的內(nèi)存緩沖器基于第七通信指令，并基于自身內(nèi)存芯片側(cè)的寫(xiě)時(shí)序與寫(xiě)電壓將來(lái)自內(nèi)存控制器的第二寫(xiě)數(shù)據(jù)傳送給通信連接的內(nèi)存芯片單元，以便該內(nèi)存芯片單元基于自身的寫(xiě)時(shí)序和寫(xiě)電壓將傳送至的第二寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再將寫(xiě)入存儲(chǔ)單元的第二寫(xiě)數(shù)據(jù)基于自身的讀時(shí)序和讀電壓傳送回該內(nèi)存緩沖器，以便該內(nèi)存緩沖器傳送回內(nèi)存控制器；-所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)與自身傳送給所述內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)的比較來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和內(nèi)存芯片單元的寫(xiě)電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存芯片單元的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。綜上所述，本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法在完成內(nèi)存控制器的時(shí)序與電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序與電壓的校準(zhǔn)后，再基于內(nèi)存控制器來(lái)控制內(nèi)存緩沖器與內(nèi)存芯片單元之間的時(shí)序與電壓的校準(zhǔn)，由此可部分甚至全部省卻現(xiàn)有設(shè)置在內(nèi)存緩沖器中的信號(hào)產(chǎn)生單元，可有效節(jié)約內(nèi)存緩沖器的硬件資源，簡(jiǎn)化其電路。


圖1顯不為現(xiàn)有一種內(nèi)存系統(tǒng)不意圖。圖2顯不為現(xiàn)有另一種內(nèi)存系統(tǒng)不意圖。圖3顯示為本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法的流程圖。圖4顯示為本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法的優(yōu)選流程圖。圖5顯示為本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法的所校準(zhǔn)的讀使能信號(hào)不意圖。元件標(biāo)號(hào)說(shuō)明S1-S2、S11-S16、S21_S28 步驟
具體實(shí)施例方式以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。請(qǐng)參閱圖3至圖5。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。如圖3所示，本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法包括步驟SI與S2。其中，所述內(nèi)存系統(tǒng)包括內(nèi)存控制器、多個(gè)與所述內(nèi)存控制器通信連接的內(nèi)存緩沖器、以及多個(gè)與內(nèi)存緩沖器通信連接的內(nèi)存芯片單元。其中，所述內(nèi)存緩沖器包括但不限于:數(shù)據(jù)緩沖器、控制緩沖器、或集數(shù)據(jù)緩沖、控制指令緩沖、地址緩沖于一體的全緩沖器等。以下將以校準(zhǔn)一個(gè)內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓、及該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓的為例來(lái)進(jìn)行詳細(xì)說(shuō)明?；趯?duì)一個(gè)內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓、及內(nèi)存芯片側(cè)的時(shí)序和電壓的校準(zhǔn)，本領(lǐng)域技術(shù)人員應(yīng)該理解對(duì)一個(gè)以上內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓、及內(nèi)存芯片側(cè)的時(shí)序和電壓的校準(zhǔn)。 在步驟SI中，內(nèi)存控制器根據(jù)內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的時(shí)序和電壓所傳送回的數(shù)據(jù)來(lái)調(diào)整自身的時(shí)序和電壓以及內(nèi)存緩沖器的電壓，以實(shí)現(xiàn)自身的時(shí)序和電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓的校準(zhǔn)。該校準(zhǔn)過(guò)程將在后續(xù)圖4所示的步驟Sll至S16予以詳述。接著，在步驟S2中，所述內(nèi)存控制器根據(jù)已經(jīng)過(guò)內(nèi)存控制器側(cè)的時(shí)序和電壓校準(zhǔn)的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù)，來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓以及內(nèi)存芯片單元的電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與所通信連接的內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)，或者已經(jīng)過(guò)內(nèi)存控制器側(cè)的時(shí)序和電壓校準(zhǔn)的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù)，來(lái)調(diào)整自身內(nèi)存芯片側(cè)的時(shí)序和電壓以及內(nèi)存芯片單元的電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與所通信連接的內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)。該校準(zhǔn)過(guò)程將在后續(xù)圖4所示的步驟S21至S28予以詳述。
請(qǐng)參閱圖4，其為本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法的優(yōu)選流程圖。在步驟Sll中，內(nèi)存緩沖器基于來(lái)自內(nèi)存控制器的第一通信指令，并根據(jù)自身內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓將第一預(yù)定數(shù)據(jù)傳送給所述內(nèi)存控制器。其中，所述第一通信指令包括任何一種能用于通知內(nèi)存緩沖器向內(nèi)存控制器傳送第一預(yù)定數(shù)據(jù)的指令。優(yōu)選地，所述第一通信指令為使數(shù)據(jù)緩沖器進(jìn)入多用途寄存器(Multi Purpose Register, MPR)模式的指令。所述第一預(yù)定數(shù)據(jù)基于與內(nèi)存控制器的通信協(xié)議來(lái)預(yù)先確定。例如，內(nèi)存緩沖器接收到來(lái)自內(nèi)存控制器的第一通信指令后，進(jìn)入多用途寄存器模式。隨后，數(shù)據(jù)緩沖器中的多用途寄存器(MPR)控制電路將第一預(yù)定數(shù)據(jù)放入該數(shù)據(jù)緩沖器中的讀先進(jìn)先出單元(FIFO)中，當(dāng)數(shù)據(jù)緩沖器再次接收到來(lái)自內(nèi)存控制器的讀命令時(shí)，數(shù)據(jù)緩沖器將所述讀先進(jìn)先出單元中的第一預(yù)定數(shù)據(jù)通過(guò)與內(nèi)存控制器連接的采集信號(hào)線DQS和數(shù)據(jù)信號(hào)線DQ發(fā)送給內(nèi)存控制器。接著，在步驟S12中，所述內(nèi)存控制器將自身的第一預(yù)定數(shù)據(jù)與基于自身的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存緩沖器的第一預(yù)定數(shù)據(jù)進(jìn)行比較以確定自身的讀時(shí)序和讀電壓，進(jìn)而實(shí)現(xiàn)自身的讀時(shí)序和讀電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓的校準(zhǔn)。具體地，所述內(nèi)存控制器基于自身不同的讀時(shí)序和讀電壓來(lái)讀取來(lái)自內(nèi)存緩沖器的第一預(yù)定數(shù)據(jù)，并通過(guò)與自身所存儲(chǔ)的第一預(yù)定數(shù)據(jù)的比較來(lái)確定能準(zhǔn)確讀取來(lái)自內(nèi)存緩沖器的第一預(yù)定數(shù)據(jù)的讀時(shí)序和讀電壓的范圍，并由所確定的范圍中確定一讀時(shí)序和讀電壓作為校準(zhǔn)的讀時(shí)序和讀電壓，由此，來(lái)實(shí)現(xiàn)自身的讀時(shí)序和讀電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓的校準(zhǔn)。接著，在步驟S13中，內(nèi)存控制器向已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器傳送第二通信指令，再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓傳送第一寫(xiě)采集信號(hào)，以便已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器基于所接收的第一寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第一采樣信號(hào)，并將所述第一采樣信號(hào)傳送回所述內(nèi)存控制器。其中，所述第二通信指令包括任何一種能用于通知內(nèi)存緩沖器基于后續(xù)所接收的第一寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣，并將采樣結(jié)果傳回的指令。優(yōu)選地，所述第二通信指令為使數(shù)據(jù)緩沖器進(jìn)入寫(xiě)測(cè)量(Write Leveling)模式的指令。優(yōu)選地，所述內(nèi)存緩沖器自身的時(shí)鐘信號(hào)為內(nèi)存控制器通過(guò)時(shí)鐘信號(hào)線傳送至的時(shí)鐘信號(hào)。例如，內(nèi)存控制器向已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器傳送第二通信指令，以使該內(nèi)存緩沖器進(jìn)入寫(xiě)測(cè)量模式；隨后，內(nèi)存控制器再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓向該內(nèi)存緩沖器傳送第一寫(xiě)采集信號(hào)，該內(nèi)存緩沖器接收到第一寫(xiě)采集信號(hào)，則在該第一寫(xiě)采集信號(hào)的上升沿和/或下降沿分別對(duì)自身的時(shí)鐘信號(hào)的進(jìn)行采樣以獲得
第一米樣信號(hào)。接著，在步驟S14中，所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一采樣信號(hào)來(lái)調(diào)整自身傳送給所述內(nèi)存緩沖器的寫(xiě)采集信號(hào)的時(shí)序，以實(shí)現(xiàn)自身傳送給內(nèi)存緩沖器的寫(xiě)采集信號(hào)與該內(nèi)存緩沖器的時(shí)鐘信號(hào)的對(duì)齊。
具體地，若第一采樣信號(hào)為數(shù)據(jù)“1”，則表明第一寫(xiě)采集信號(hào)的相位在內(nèi)存緩沖器的時(shí)鐘信號(hào)之后，若第一采樣信號(hào)為數(shù)據(jù)“0”，則表明第一寫(xiě)采集信號(hào)的相位在內(nèi)存緩沖器的時(shí)鐘信號(hào)之前，由此，所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一采樣信號(hào)，在第一采樣信號(hào)的數(shù)據(jù)“O”與“I”的邊界，確定自身傳送給內(nèi)存緩沖器的寫(xiě)采集信號(hào)與該內(nèi)存緩沖器的時(shí)鐘信號(hào)的對(duì)齊。接著，在步驟S15中，內(nèi)存控制器向已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自自身的寫(xiě)采集信號(hào)對(duì)齊的內(nèi)存緩沖器傳送第三通信指令，再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓傳送第一寫(xiě)數(shù)據(jù)，以便已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自內(nèi)存控制器的寫(xiě)采集信號(hào)對(duì)齊的內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓將來(lái)自所述內(nèi)存控制器的第一寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再將寫(xiě)入存儲(chǔ)單元的第一寫(xiě)數(shù)據(jù)傳送給所述內(nèi)存控制器。其中，所述第三通信指令包括任何一種能用于通知內(nèi)存緩沖器接收第一寫(xiě)數(shù)據(jù)并傳送回自身所接收的第一寫(xiě)數(shù)據(jù)的指令。優(yōu)選地，所述第一通信指令為使數(shù)據(jù)緩沖器進(jìn)入環(huán)路模式的指令。例如，內(nèi)存控制器向已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自自身的寫(xiě)采集信號(hào)對(duì)齊的內(nèi)存緩沖器傳送第三通信指令，使該內(nèi)存緩沖器進(jìn)入環(huán)路模式；隨后，內(nèi)存控制器先向該內(nèi)存緩沖器傳送寫(xiě)電壓的指示信號(hào)，再基于自身的寫(xiě)電壓與不同的寫(xiě)時(shí)序多次向該內(nèi)存緩沖器傳送第一寫(xiě)數(shù)據(jù)，該內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和接收的指示信號(hào)所指示的寫(xiě)電壓將后續(xù)每一次來(lái)自所述內(nèi)存控制器的第一寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再基于來(lái)自內(nèi)存控制器的讀命令將每一次寫(xiě)入存儲(chǔ)單元的第一寫(xiě)數(shù)據(jù)傳送回所述內(nèi)存控制器；接著，內(nèi)存控制器再次向該內(nèi)存緩沖器傳送另一寫(xiě)電壓的指示信號(hào)，再基于自身的寫(xiě)電壓與不同的寫(xiě)時(shí)序多次向該內(nèi)存緩沖器傳送第一寫(xiě)數(shù)據(jù)，該內(nèi)存緩沖器再基于自身內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和再次接收的指示信號(hào)所指示的寫(xiě)電壓將后續(xù)每一次來(lái)自所述內(nèi)存控制器的第一寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，該過(guò)程重復(fù)多次。接著，在步驟S16中，所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)與自身傳送給該內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)的比較來(lái)調(diào)整自身的寫(xiě)時(shí)序和內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)電壓，以實(shí)現(xiàn)自身的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。具體地，所述內(nèi)存控制器基于每一次來(lái)自內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)與自身傳送給該內(nèi)存緩沖器的該次第一寫(xiě)數(shù)據(jù)進(jìn)行比較，由此來(lái)確定能使內(nèi)存緩沖器正確寫(xiě)入第一寫(xiě)數(shù)據(jù)的自身的寫(xiě)時(shí)序和內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)電壓的范圍，并由所確定的范圍內(nèi)選擇一寫(xiě)時(shí)序和寫(xiě)電壓作為校準(zhǔn)的寫(xiě)時(shí)序和寫(xiě)電壓，由此，實(shí)現(xiàn)自身的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。接著，在步驟21中，與已經(jīng)過(guò)內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓校準(zhǔn)的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第四通信指令，并基于自身的讀時(shí)序及讀電壓向該內(nèi)存緩沖器傳送回預(yù)定采集信號(hào)。其中，所述第四通信指令包括任何一種能用于通知內(nèi)存芯片單元向內(nèi)存緩沖器傳送預(yù)定采集信號(hào)的指令。優(yōu)選地，當(dāng)所述第四通信指令來(lái)自內(nèi)存緩沖器，則所述第四通信指令為使內(nèi)存芯片單元進(jìn)入多用途寄存器(Multi Purpose Register,MPR)模式的指令；當(dāng)所述第四通信指令來(lái)自內(nèi)存控制器，則所述第四通信指令為使內(nèi)存緩沖器進(jìn)入讀校準(zhǔn)模式、使內(nèi)存芯片單元進(jìn)入多用途寄存器模式的指令。所述預(yù)定采集信號(hào)基于與內(nèi)存控制器或內(nèi)存緩沖器的通信協(xié)議來(lái)預(yù)先確定。接著，在步驟22中，內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓來(lái)讀取來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)，并基于所讀取的預(yù)定采集信號(hào)來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀使能信號(hào)的起始點(diǎn)以便其能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)；或者所述內(nèi)存控制器根據(jù)來(lái)自所述內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀使能信號(hào)的起始點(diǎn)，以便其能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)。具體地，內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓來(lái)對(duì)來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)進(jìn)行采樣，若采樣結(jié)果為數(shù)據(jù)“ 1”，則表明內(nèi)存緩沖器的讀使能信號(hào)的相位在預(yù)定采集信號(hào)之后，若采樣結(jié)果為數(shù)據(jù)“0”，則表明內(nèi)存緩沖器的讀使能信號(hào)的相位在預(yù)定采集信號(hào)之前，由此，內(nèi)存緩沖器或內(nèi)存控制器基于采樣結(jié)果來(lái)調(diào)整內(nèi)存緩沖器的讀使能信號(hào)的起始點(diǎn)，以便讀使能信號(hào)能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)。例如，如圖5所示，內(nèi)存緩沖器的讀使能信號(hào)Xl涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)MDQSl。接著，在步驟23中，與經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第五通信指令，并基于自身的讀時(shí)序及讀電壓向內(nèi)存緩沖器傳送回第二預(yù)定數(shù)據(jù)。其中，所述第五通信指令包括任何一種能用于通知內(nèi)存芯片單元向內(nèi)存緩沖器傳送第二預(yù)定數(shù)據(jù)的指令。優(yōu)選地，當(dāng)所述第五通信指令來(lái)自內(nèi)存緩沖器，則所述第五通信指令為使內(nèi)存芯片單元進(jìn)入多用途寄存器模式的指令；當(dāng)所述第五通信指令來(lái)自內(nèi)存控制器，則所述第五通信指令為使內(nèi)存緩沖器進(jìn)入正常工作模式、使內(nèi)存芯片單元進(jìn)入多用途寄存器模式的指令。所述第二預(yù)定數(shù)據(jù)基于與內(nèi)存控制器或內(nèi)存緩沖器的通信協(xié)議來(lái)預(yù)先確定。接著，在步驟24中，內(nèi)存控制器將自身的第二預(yù)定數(shù)據(jù)與已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓，以實(shí)現(xiàn)該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)；或者已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器將自身的第二預(yù)定數(shù)據(jù)與基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓，以實(shí)現(xiàn)自身內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)。例如，來(lái)自已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的不同的讀時(shí)序和讀電壓來(lái)讀取來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)，并將每一讀取結(jié)果傳送回內(nèi)存控制器，以便內(nèi)存控制器進(jìn)行比較，并基于比較結(jié)果來(lái)確定能正確讀取來(lái)自內(nèi)存芯片單元的數(shù)據(jù)的內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓的范圍，并從所確定的范圍中確定一個(gè)讀時(shí)序和讀電壓作為校準(zhǔn)的內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓。又例如，來(lái)自已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的不同的讀時(shí)序和讀電壓來(lái)讀取來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)，并將每一讀取結(jié)果與自身存儲(chǔ)的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)確定能正確讀取來(lái)自內(nèi)存芯片單元的數(shù)據(jù)的內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓的范圍，并從所確定的范圍中確定一個(gè)讀時(shí)序和讀電壓作為校準(zhǔn)的內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓。接著，在步驟25中，與已經(jīng)過(guò)內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第六通信指令，以來(lái)自內(nèi)存緩沖器的第二寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第二采樣信號(hào)并傳送回該內(nèi)存緩沖器，該內(nèi)存緩沖器基于自身內(nèi)存芯片單元側(cè)的讀時(shí)序和讀電壓將來(lái)自該內(nèi)存芯片單元的第二采樣信號(hào)傳送給所述內(nèi)存控制器。其中，所述第六通信指令包括任何一種能用于通知內(nèi)存芯片單元用后續(xù)接收的第二寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣的指令。優(yōu)選地，當(dāng)所述第六通信指令來(lái)自內(nèi)存緩沖器，則所述第六通信指令為使內(nèi)存芯片單元進(jìn)入寫(xiě)測(cè)量模式(Write Leveling)的指令；當(dāng)所述第六通信指令來(lái)自內(nèi)存控制器，則所述第六通信指令為使內(nèi)存緩沖器進(jìn)入寫(xiě)校準(zhǔn)模式、使內(nèi)存芯片單元進(jìn)入寫(xiě)測(cè)量模式的指令。優(yōu)選地，所述內(nèi)存芯片單元自身的時(shí)鐘信號(hào)為內(nèi)存緩沖器通過(guò)時(shí)鐘信號(hào)線傳送至的時(shí)鐘信號(hào)；所述內(nèi)存緩沖器的第二寫(xiě)采集信號(hào)來(lái)自內(nèi)存控制器。例如，內(nèi)存控制器向已經(jīng)過(guò)內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器傳送第六通信指令，使該內(nèi)存緩沖器進(jìn)入寫(xiě)校準(zhǔn)模式，同時(shí)，該內(nèi)存緩沖器將該第六通信指令傳送給通信連接的內(nèi)存芯片單元，使該內(nèi)存芯片單元進(jìn)入寫(xiě)測(cè)量模式；接著，內(nèi)存控制器再向已進(jìn)入寫(xiě)校準(zhǔn)模式的內(nèi)存緩沖器傳送第二寫(xiě)采集信號(hào)，以便該內(nèi)存緩沖器將該第二寫(xiě)采集信號(hào)傳送給已進(jìn)入寫(xiě)測(cè)量模式的內(nèi)存芯片單元；接著，該內(nèi)存芯片單元以接收的第二寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第二采樣信號(hào)，并由相應(yīng)的內(nèi)存緩沖器基于自身內(nèi)存芯片單元側(cè)的讀時(shí)序和讀電壓將來(lái)自該內(nèi)存芯片單元的第二采樣信號(hào)傳送給所述內(nèi)存控制器。接著，在步驟26中，所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二采樣信號(hào)來(lái)調(diào)整該內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)的時(shí)序，以實(shí)現(xiàn)內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)與該內(nèi)存芯片單元的時(shí)鐘信號(hào)的對(duì)齊。具體地，若第二采樣信號(hào)為數(shù)據(jù)“1”，則表明第二寫(xiě)采集信號(hào)的相位在內(nèi)存芯片單元的時(shí)鐘信號(hào)之后，若第一采樣信號(hào)為數(shù)據(jù)“0”，則表明第二寫(xiě)采集信號(hào)的相位在內(nèi)存芯片單元的時(shí)鐘信號(hào)之前，由此，所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二采樣信號(hào)，在二采樣信號(hào)的數(shù)據(jù)“O”與“I”的邊界，確定內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)與該內(nèi)存芯片單元的時(shí)鐘信號(hào)的對(duì)齊。接著，在步驟27中，已經(jīng)過(guò)寫(xiě)采集信號(hào)與內(nèi)存芯片單元的時(shí)鐘信號(hào)對(duì)齊的內(nèi)存緩沖器基于第七通信指令，并基于自身內(nèi)存芯片側(cè)的寫(xiě)時(shí)序與寫(xiě)電壓將來(lái)自內(nèi)存控制器的第二寫(xiě)數(shù)據(jù)傳送給通信連接的內(nèi)存芯片單元，以便該內(nèi)存芯片單元基于自身的寫(xiě)時(shí)序和寫(xiě)電壓將傳送至的第二寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再將寫(xiě)入存儲(chǔ)單元的第二寫(xiě)數(shù)據(jù)基于自身的讀時(shí)序和讀電壓傳送回該內(nèi)存緩沖器，以便該內(nèi)存緩沖器傳送回內(nèi)存控制器。其中，所述第七通信指令包括任何一種能用于通知內(nèi)存緩沖器與內(nèi)存芯片單元進(jìn)行寫(xiě)數(shù)據(jù)操作的指令。優(yōu)選地，所述第七通信指令來(lái)自內(nèi)存控制器，所述第七通信指令為使內(nèi)存緩沖器進(jìn)入和內(nèi)存芯片單元均進(jìn)入正常工作模式的指令。例如，內(nèi)存控制器向已經(jīng)過(guò)寫(xiě)采集信號(hào)與內(nèi)存芯片單元的時(shí)鐘信號(hào)對(duì)齊的內(nèi)存緩沖器傳送第七通信指令，使該內(nèi)存緩沖器進(jìn)入正常工作模式，同時(shí)該內(nèi)存緩沖器將所述第七通信指令傳送給自身通信連接的內(nèi)存芯片單元，以使該內(nèi)存芯片單元也進(jìn)入正常工作模式；隨后，內(nèi)存控制器先通過(guò)該內(nèi)存緩沖器向內(nèi)存芯片傳送寫(xiě)電壓的指示信號(hào)，再向該內(nèi)存緩沖器傳送第二寫(xiě)數(shù)據(jù)，該內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的寫(xiě)電壓和不同的寫(xiě)時(shí)序?qū)?lái)自所述內(nèi)存控制器的第二寫(xiě)數(shù)據(jù)傳送給已進(jìn)入正常工作模式的內(nèi)存芯片單元，該內(nèi)存芯片單元基于接收的指示信號(hào)所指示的寫(xiě)電壓將后續(xù)每一次來(lái)自該內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再基于來(lái)自內(nèi)存緩沖器轉(zhuǎn)發(fā)自內(nèi)存控制器的讀命令將每一次寫(xiě)入存儲(chǔ)單元的第二寫(xiě)數(shù)據(jù)傳送回所述內(nèi)存緩沖器，再由內(nèi)存緩沖器轉(zhuǎn)發(fā)給內(nèi)存控制器；接著，內(nèi)存控制器再通過(guò)該內(nèi)存緩沖器向內(nèi)存芯片傳送另一寫(xiě)電壓的指示信號(hào)，再向該內(nèi)存緩沖器傳送第二寫(xiě)數(shù)據(jù)，該內(nèi)存緩沖器再基于自身內(nèi)存芯片側(cè)的寫(xiě)電壓和不同的寫(xiě)時(shí)序?qū)?lái)自所述內(nèi)存控制器的第二寫(xiě)數(shù)據(jù)傳送給已進(jìn)入正常工作模式的內(nèi)存芯片單元，該內(nèi)存芯片單元基于再次接收的指示信號(hào)所指示的寫(xiě)電壓將后續(xù)每一次來(lái)自該內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再基于來(lái)自內(nèi)存緩沖器轉(zhuǎn)發(fā)自內(nèi)存控制器的讀命令將每一次寫(xiě)入存儲(chǔ)單元的第二寫(xiě)數(shù)據(jù)傳送回所述內(nèi)存緩沖器，再由內(nèi)存緩沖器轉(zhuǎn)發(fā)給內(nèi)存控制器，該過(guò)程重復(fù)多次。接著，在步驟28中，所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)與自身傳送給所述內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)的比較來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和內(nèi)存芯片單元的的寫(xiě)電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存芯片單元的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。具體地，所述內(nèi)存控制器基于每一次來(lái)自內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)與自身傳送給該內(nèi)存緩沖器的該次第二寫(xiě)數(shù)據(jù)進(jìn)行比較，由此來(lái)確定能使內(nèi)存芯片單元正確寫(xiě)入第二寫(xiě)數(shù)據(jù)的內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和內(nèi)存芯片單元的寫(xiě)電壓的范圍，并由所確定的范圍內(nèi)選擇一寫(xiě)時(shí)序和寫(xiě)電壓作為校準(zhǔn)的寫(xiě)時(shí)序和寫(xiě)電壓，由此，實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存芯片單元的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。需要說(shuō)明的是，本領(lǐng)域技術(shù)人員應(yīng)該理解，圖4所示的實(shí)施例僅僅只是一種優(yōu)選實(shí)施方式，而非對(duì)本發(fā)明的限定，事實(shí)上，各步驟并非依序進(jìn)行，例如，通過(guò)非步驟Sll及S12所述的方式進(jìn)行了內(nèi)存控制器的讀時(shí)序和讀電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓的校準(zhǔn)后，可執(zhí)行步驟S13與S14 ;又例如，通過(guò)非步驟S13與S14所述的方式進(jìn)行了內(nèi)存控制器傳送給內(nèi)存緩沖器的寫(xiě)采集信號(hào)與該內(nèi)存緩沖器的時(shí)鐘信號(hào)的對(duì)齊后，執(zhí)行步驟S15與S16 ;又例如，通過(guò)非步驟S15與S16所述的方式進(jìn)行了內(nèi)存控制器的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)后，執(zhí)行步驟S21與S22 ；又例如，通過(guò)非步驟S21與S22所述的方式進(jìn)行了內(nèi)存緩沖器的讀使能信號(hào)起始點(diǎn)的調(diào)整后，執(zhí)行步驟S23與S24 ;又例如，通過(guò)非步驟S23與S24所述的方式進(jìn)行了內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)后，執(zhí)行步驟S25與S26 ;又例如，通過(guò)非步驟S25與S26所述的方式進(jìn)行了內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)與該內(nèi)存芯片單元的時(shí)鐘信號(hào)的對(duì)齊后，執(zhí)行步驟S27與S28。綜上所述，本發(fā)明的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法在完成內(nèi)存控制器的時(shí)序與電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序與電壓的校準(zhǔn)后，再基于內(nèi)存控制器的控制來(lái)完成內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序與電壓與相應(yīng)的內(nèi)存芯片單元的時(shí)序與電壓的校準(zhǔn)，由此可部分甚至全部省卻現(xiàn)有設(shè)置在內(nèi)存緩沖器中的信號(hào)發(fā)生單元，進(jìn)而可極大地節(jié)約內(nèi)存緩沖器的硬件資源，簡(jiǎn)化其電路，縮短其電路設(shè)計(jì)周期。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
權(quán)利要求
1.一種用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其中，所述內(nèi)存系統(tǒng)包括內(nèi)存控制器、至少一個(gè)與所述內(nèi)存控制器通信連接的內(nèi)存緩沖器、以及至少一個(gè)與內(nèi)存緩沖器通信連接的內(nèi)存芯片單元，所述用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法的特征在于，至少包括步驟: 1)所述內(nèi)存控制器根據(jù)內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的時(shí)序和電壓所傳送回的數(shù)據(jù)來(lái)調(diào)整自身的時(shí)序和電壓以及內(nèi)存緩沖器的電壓，以實(shí)現(xiàn)自身的時(shí)序和電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓的校準(zhǔn)； 2)所述內(nèi)存控制器根據(jù)已經(jīng)過(guò)內(nèi)存控制器側(cè)的時(shí)序和電壓校準(zhǔn)的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù),來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓以及內(nèi)存芯片單元的電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與所通信連接的內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)，或者已經(jīng)過(guò)內(nèi)存控制器側(cè)的時(shí)序和電壓校準(zhǔn)的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù)，來(lái)調(diào)整自身內(nèi)存芯片側(cè)的時(shí)序和電壓以及內(nèi)存芯片單元的電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與所通信連接的內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)。
2.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟I)包括步驟: 內(nèi)存緩沖器基于來(lái)自內(nèi)存控制器的第一通信指令，并根據(jù)自身內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓將第一預(yù)定數(shù)據(jù)傳送給所述內(nèi)存控制器； 所述內(nèi)存控制器將自身的第一預(yù)定數(shù)據(jù)與基于自身的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存緩沖器的第一預(yù)定數(shù)據(jù)進(jìn)行比較以確定自身的讀時(shí)序和讀電壓，進(jìn)而實(shí)現(xiàn)自身的讀時(shí)序和讀電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓的校準(zhǔn)。
3.根據(jù)權(quán)利要求1所述的用 于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟I)包括步驟: 內(nèi)存控制器向已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器傳送第二通信指令，再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓傳送第一寫(xiě)采集信號(hào)，以便已經(jīng)過(guò)內(nèi)存控制器側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器基于所接收的第一寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第一采樣信號(hào)，并將所述第一采樣信號(hào)傳送回所述內(nèi)存控制器； 所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一采樣信號(hào)來(lái)調(diào)整自身傳送給所述內(nèi)存緩沖器的寫(xiě)采集信號(hào)的時(shí)序，以實(shí)現(xiàn)自身傳送給內(nèi)存緩沖器的寫(xiě)采集信號(hào)與該內(nèi)存緩沖器的時(shí)鐘信號(hào)的對(duì)齊。
4.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟I)包括步驟: 內(nèi)存控制器向已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自自身的寫(xiě)采集信號(hào)對(duì)齊的內(nèi)存緩沖器傳送第三通信指令，再基于自身的寫(xiě)時(shí)序與寫(xiě)電壓傳送第一寫(xiě)數(shù)據(jù)，以便已經(jīng)過(guò)時(shí)鐘信號(hào)與來(lái)自內(nèi)存控制器的寫(xiě)采集信號(hào)對(duì)齊的內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓將來(lái)自所述內(nèi)存控制器的第一寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再將寫(xiě)入存儲(chǔ)單元的第一寫(xiě)數(shù)據(jù)傳送給所述內(nèi)存控制器； 所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)與自身傳送給該內(nèi)存緩沖器的第一寫(xiě)數(shù)據(jù)的比較來(lái)調(diào)整自身的寫(xiě)時(shí)序和該內(nèi)存緩沖器的寫(xiě)電壓，以實(shí)現(xiàn)自身的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。
5.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟2)包括步驟: 與已經(jīng)過(guò)內(nèi)存控制器側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓校準(zhǔn)的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第四通信指令，并基于自身的讀時(shí)序及讀電壓向該內(nèi)存緩沖器傳送回預(yù)定采集信號(hào); 內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓來(lái)讀取來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)，并基于所讀取的預(yù)定采集信號(hào)來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀使能信號(hào)的起始點(diǎn)以便其能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)；或者所述內(nèi)存控制器根據(jù)來(lái)自內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的預(yù)定采集信號(hào)來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀使能信號(hào)的起始點(diǎn)，以便其能涵蓋來(lái)自內(nèi)存芯片單元的采集信號(hào)。
6.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟2)包括步驟: 與經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第五通信指令，并基于自身的讀時(shí)序及讀電壓向內(nèi)存緩沖器傳送回第二預(yù)定數(shù)據(jù)； 內(nèi)存控制器將自身的第二預(yù)定數(shù)據(jù)與已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓，以實(shí)現(xiàn)該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)；或者已經(jīng)過(guò)讀使能信號(hào)起始點(diǎn)調(diào)整的內(nèi)存緩沖器將自身的第二預(yù)定數(shù)據(jù)與基于自身內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓所讀取的來(lái)自內(nèi)存芯片單元的第二預(yù)定數(shù)據(jù)進(jìn)行比較，并基于比較結(jié)果來(lái)調(diào)整自身內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓，以實(shí)現(xiàn)自身內(nèi)存芯片側(cè)的讀時(shí)序及讀電壓與內(nèi)存芯片單元的讀時(shí)序及讀電壓的校準(zhǔn)。
7.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟2)包括步驟: 與已經(jīng)過(guò)內(nèi)存芯片側(cè)的讀時(shí)序和讀電壓校準(zhǔn)的內(nèi)存緩沖器通信連接的內(nèi)存芯片單元基于第六通信指令，以來(lái)自內(nèi)存緩沖器的第二寫(xiě)采集信號(hào)對(duì)自身的時(shí)鐘信號(hào)進(jìn)行采樣以獲得第二采樣信號(hào)并傳送回該內(nèi)存緩沖器，該內(nèi)存緩沖器基于自身內(nèi)存芯片單元側(cè)的讀時(shí)序和讀電壓將來(lái)自該內(nèi)存芯片單元的第二采樣信號(hào)傳送給所述內(nèi)存控制器； 所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二采樣信號(hào)來(lái)調(diào)整該內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)的時(shí)序，以實(shí)現(xiàn)內(nèi)存緩沖器傳送給內(nèi)存芯片單元的寫(xiě)采集信號(hào)與該內(nèi)存芯片單元的時(shí)鐘信號(hào)的對(duì)齊。
8.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述步驟2)包括步驟: 已經(jīng)過(guò)寫(xiě)采集信號(hào)與內(nèi)存芯片單元的時(shí)鐘信號(hào)對(duì)齊的內(nèi)存緩沖器基于第七通信指令，并基于自身內(nèi)存芯片 側(cè)的寫(xiě)時(shí)序與寫(xiě)電壓將來(lái)自內(nèi)存控制器的第二寫(xiě)數(shù)據(jù)傳送給通信連接的內(nèi)存芯片單元，以便該內(nèi)存芯片單元基于自身的寫(xiě)時(shí)序和寫(xiě)電壓將傳送至的第二寫(xiě)數(shù)據(jù)寫(xiě)入自身的存儲(chǔ)單元，隨后再將寫(xiě)入存儲(chǔ)單元的第二寫(xiě)數(shù)據(jù)基于自身的讀時(shí)序和讀電壓傳送回該內(nèi)存緩沖器，以便該內(nèi)存緩沖器傳送回內(nèi)存控制器；所述內(nèi)存控制器基于來(lái)自內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)與自身傳送給所述內(nèi)存緩沖器的第二寫(xiě)數(shù)據(jù)的比較來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和內(nèi)存芯片單元的寫(xiě)電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的寫(xiě)時(shí)序和寫(xiě)電壓與內(nèi)存芯片單元的寫(xiě)時(shí)序和寫(xiě)電壓的校準(zhǔn)。
9.根據(jù)權(quán)利要求1所述的用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法，其特征在于:所述內(nèi)存緩沖器包括數(shù)據(jù)緩沖器、控制緩沖器及集數(shù)據(jù)緩沖、控制指令緩沖、地址緩沖于一體的全緩沖器中的一種。`
全文摘要
本發(fā)明提供一種用于內(nèi)存系統(tǒng)的電壓與時(shí)序校準(zhǔn)方法。首先，內(nèi)存控制器根據(jù)內(nèi)存緩沖器基于自身內(nèi)存控制器側(cè)的時(shí)序和電壓所傳送回的數(shù)據(jù)來(lái)調(diào)整自身的時(shí)序和電壓以及內(nèi)存緩沖器的電壓，以實(shí)現(xiàn)自身的時(shí)序和電壓與內(nèi)存緩沖器的內(nèi)存控制器側(cè)的時(shí)序和電壓的校準(zhǔn)；隨后，內(nèi)存控制器再根據(jù)內(nèi)存緩沖器基于自身內(nèi)存芯片側(cè)的時(shí)序和電壓所讀取的來(lái)自內(nèi)存芯片單元的數(shù)據(jù)，來(lái)調(diào)整該內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓以及內(nèi)存芯片單元的電壓，或者該內(nèi)存緩沖器調(diào)整自身內(nèi)存芯片側(cè)的時(shí)序和電壓以及內(nèi)存芯片單元的電壓，以實(shí)現(xiàn)內(nèi)存緩沖器的內(nèi)存芯片側(cè)的時(shí)序和電壓與內(nèi)存芯片單元的時(shí)序和電壓的校準(zhǔn)。本發(fā)明的方法可有效節(jié)約內(nèi)存緩沖器的硬件資源，簡(jiǎn)化其電路。
文檔編號(hào)G06F13/16GK103186488SQ20111044357
公開(kāi)日2013年7月3日 申請(qǐng)日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者李春一, 馬青江 申請(qǐng)人:瀾起科技(上海)有限公司