專利名稱：一種多總線橋控制器及其實(shí)現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種SOC系統(tǒng)中的控制器件及其實(shí)現(xiàn)方法，尤其是一種基于多種總線標(biāo)準(zhǔn)規(guī)范的多總線橋控制器及其實(shí)現(xiàn)方法。
背景技術(shù)：
技術(shù)名詞解釋
仲裁任一時(shí)刻當(dāng)多個(gè)競(jìng)爭(zhēng)者爭(zhēng)用總線資源時(shí)，只能從中選擇一個(gè)且只能有一個(gè)處理器來控制總線。在現(xiàn)有的SOC系統(tǒng)中，大多數(shù)采用具有知識(shí)產(chǎn)權(quán)的硬件IP核復(fù)用的方式來加速產(chǎn)品的開發(fā)，從而應(yīng)對(duì)市場(chǎng)的實(shí)時(shí)性。硬件IP核一般采用通用的總線接口，現(xiàn)有的主流IP核的總線規(guī)范主要有兩種，一種是ARM公司的AMBA總線規(guī)范，另一種是WISHBONE總線規(guī)范。如果在研發(fā)過程中從IP供應(yīng)商購(gòu)買的IP核總線規(guī)范不同，則還需要根據(jù)SOC系統(tǒng)使用的總線規(guī)范做統(tǒng)一修改，這樣會(huì)帶來不便，同時(shí)也會(huì)降低產(chǎn)品開發(fā)的效率。傳統(tǒng)的SOC都是以一個(gè)CPU (中央處理器)、及其多個(gè)外圍模塊以及片外存儲(chǔ)器控制器共同組成的一個(gè)整體系統(tǒng)。除了具有DMA功能的模塊，其他外圍模塊與存儲(chǔ)器的數(shù)據(jù)交換以及各種操作都是要通過搶占CPU實(shí)現(xiàn)，這使得CPU要承受很大的負(fù)荷。而且，在傳統(tǒng)的SOC結(jié)構(gòu)中，由于數(shù)據(jù)通道的單一性，使得一旦當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行操作時(shí)，就無法再對(duì)其他外設(shè)進(jìn)行操作，這使得很多外設(shè)都處于閑置狀態(tài)，因此，系統(tǒng)的總體性能得不到提高。此外，傳統(tǒng)的總線橋并不能支持對(duì)片外存儲(chǔ)器的讀寫訪問操作，需要額外在系統(tǒng)總線上設(shè)有用于掛載片外存儲(chǔ)器的控制器。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，本發(fā)明的目的是提供一種基于多種總線標(biāo)準(zhǔn)規(guī)范的多總線橋控制器。本發(fā)明的另一個(gè)目的是提供一種基于多種總線標(biāo)準(zhǔn)規(guī)范的多總線橋控制器的實(shí)現(xiàn)方法。本發(fā)明采用的技術(shù)方案是一種多總線橋控制器，該控制器包括總線接口，用于該控制器與總線之間的通信連接；
仲裁單元，用于對(duì)來自總線接口的讀寫操作請(qǐng)求進(jìn)行直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)，使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元開始操作；
片外存儲(chǔ)器控制單元，用于對(duì)響應(yīng)的總線接口的協(xié)議進(jìn)行翻譯，完成對(duì)片外存儲(chǔ)器讀寫操作的控制。進(jìn)一步，所述片外存儲(chǔ)器控制單元的輸出端還設(shè)有用于對(duì)相應(yīng)片外存儲(chǔ)器的訪問信號(hào)進(jìn)行選通的復(fù)用MUX單元。進(jìn)一步，所述總線接口適用于包括基于AMBA規(guī)范的AHB總線以及基于WISHBONE規(guī)范的總線。
進(jìn)一步，所述片外存儲(chǔ)器控制單元支持8位、16位以及32位片外存儲(chǔ)器。進(jìn)一步，所述片外存儲(chǔ)器控制單元支持NOR FLASH和DDR。本發(fā)明采用的另一種技術(shù)方案是一種多總線橋控制器的實(shí)現(xiàn)方法，該方法步驟包括
A、判斷是否檢測(cè)到來自總線接口的讀寫操作請(qǐng)求；
B、當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)；當(dāng)沒有檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，則繼續(xù)執(zhí)行步驟A ；
C、使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元翻譯完成對(duì)片外存儲(chǔ)器的讀寫操作；
D、完成對(duì)片外存儲(chǔ)器的讀寫操作后，繼續(xù)執(zhí)行步驟A。進(jìn)一步，在步驟B中當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，則直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)，具體為
當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，判斷是否檢測(cè)到多個(gè)來自總線接口的讀寫操作請(qǐng)求；
當(dāng)檢測(cè)到有且只有一個(gè)總線接口有讀寫操作請(qǐng)求時(shí)，則直接響應(yīng)；當(dāng)檢測(cè)到有且有多個(gè)總線接口均有讀寫操作請(qǐng)求時(shí)，則通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)。進(jìn)一步，在步驟C中使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元翻譯完成對(duì)片外存儲(chǔ)器的讀寫操作，具體為
根據(jù)響應(yīng)的總線接口的標(biāo)準(zhǔn)規(guī)范以及片外存儲(chǔ)器地址范圍，使能片外存儲(chǔ)器控制單元對(duì)響應(yīng)總線接口的協(xié)議進(jìn)行翻譯，并通過對(duì)片外存儲(chǔ)器訪問信號(hào)的選通，進(jìn)而完成對(duì)片外存儲(chǔ)器的讀寫操作控制。進(jìn)一步，所述總線接口適用于包括基于AMBA規(guī)范的AHB總線以及基于WISHBONE 規(guī)范的總線。進(jìn)一步，在步驟B中通過仲裁機(jī)制進(jìn)行仲裁，所述仲裁機(jī)制是輪詢機(jī)制。本發(fā)明的有益效果是通過使用本發(fā)明的一種多總線橋控制器，能夠更加靈活地支持不同總線規(guī)范標(biāo)準(zhǔn)的IP核，并能夠根據(jù)資源需求配置片外存儲(chǔ)器，使整個(gè)SOC系統(tǒng)的配置靈活，易于集成，縮短產(chǎn)品開發(fā)的周期，從而滿足大多數(shù)SOC芯片設(shè)計(jì)的要求。本發(fā)明的另一個(gè)有益效果是通過使用本發(fā)明的一種多總線橋控制器的實(shí)現(xiàn)方法，不僅能夠根據(jù)資源需求配置片外存儲(chǔ)器，能夠更加靈活地支持不同總線規(guī)范標(biāo)準(zhǔn)的IP 核，而且可以根據(jù)SOC系統(tǒng)的需求，動(dòng)態(tài)增加IP核的個(gè)數(shù)而不需要修改本控制器的架構(gòu)，更加靈活的集成多個(gè)IP核，縮短產(chǎn)品開發(fā)的周期，滿足大多數(shù)SOC芯片設(shè)計(jì)的要求。


下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步說明 圖1是本發(fā)明一種多總線橋控制器的結(jié)構(gòu)框圖2是采用本發(fā)明集成的系統(tǒng)結(jié)構(gòu)框圖； 圖3是本發(fā)明一種多總線橋控制器的實(shí)現(xiàn)方法的方法步驟圖； 圖4是一種多總線橋控制器的實(shí)現(xiàn)方法的步驟流程圖。
具體實(shí)施方式
由圖1和圖2所示，一種多總線橋控制器，該控制器包括
總線接口，用于該控制器與總線之間的通信連接，所述總線接口適用于包括基于AMBA 規(guī)范的AHB總線以及基于WISHBONE規(guī)范的總線，所述總線寬度為32位；
仲裁單元，用于檢測(cè)是否有來自總線接口的讀寫操作請(qǐng)求，若有，則進(jìn)行直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)，根據(jù)響應(yīng)的總線接口的標(biāo)準(zhǔn)規(guī)范以及片外存儲(chǔ)器地址范圍， 使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元開始操作(例如，此時(shí)的地址范圍在DDR，發(fā)起讀寫操作請(qǐng)求的總線是AHB總線，則使能基于AHB總線的DDR控制單元)；若沒有，繼續(xù)檢測(cè)； 完成對(duì)讀寫操作后，檢測(cè)是否還有來自總線接口的讀寫操作請(qǐng)求；
片外存儲(chǔ)器控制單元，用于對(duì)響應(yīng)總線的協(xié)議進(jìn)行翻譯，產(chǎn)生對(duì)相應(yīng)片外存儲(chǔ)器的訪問信號(hào)，進(jìn)而對(duì)響應(yīng)總線的讀寫請(qǐng)求進(jìn)行執(zhí)行，完成對(duì)片外存儲(chǔ)器讀寫操作的控制；完成對(duì)片外存儲(chǔ)器的讀寫操作后，與正在操作的總線接口握手；
復(fù)用MUX單元，用于根據(jù)相應(yīng)片外存儲(chǔ)器的訪問信號(hào)，進(jìn)而對(duì)相應(yīng)片外存儲(chǔ)器的訪問信號(hào)進(jìn)行選通。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述仲裁機(jī)制是輪詢機(jī)制。所述仲裁機(jī)制可以根據(jù)用戶自行配置定義。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述片外存儲(chǔ)器控制單元支持8位、16位以及32位片外存儲(chǔ)器。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述片外存儲(chǔ)器控制單元支持NOR FLASH和DDR。 片外存儲(chǔ)器控制單元可以單獨(dú)支持NOR FLASH或DDR，或可以同時(shí)支持NOR FLASH和 DDR0另外，片外存儲(chǔ)器控制單元能夠分別單獨(dú)支持對(duì)基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線或基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線進(jìn)行翻譯，或同時(shí)支持對(duì)基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線和基于 WISHBONE標(biāo)準(zhǔn)規(guī)范總線進(jìn)行翻譯。由上述可知，所述相應(yīng)片外存儲(chǔ)器控制單元，是指與總線接口標(biāo)準(zhǔn)規(guī)范相應(yīng)的片外存儲(chǔ)器控制單元，例如，若總線接口的標(biāo)準(zhǔn)規(guī)范是基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線，那么片外存儲(chǔ)器控制單元是基于AMBA規(guī)范標(biāo)準(zhǔn)的AHB總線的片外存儲(chǔ)器，另外，片外存儲(chǔ)器控制單元支持NOR FLASH和DDR，那么，所述片外存儲(chǔ)器控制單元的類型包括，基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的NOR FLASH控制單元、基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的DDR控制單元、基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的NOR FLASH控制單元以及基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線DDR總線控制單元。所述基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的NOR FLASH控制單元，用于被仲裁單元使能時(shí)，對(duì)響應(yīng)基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的協(xié)議進(jìn)行翻譯，產(chǎn)生對(duì)相應(yīng)NOR FLASH的訪問信號(hào)，例如片選信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)等，進(jìn)而對(duì)響應(yīng)基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB 總線的讀寫請(qǐng)求進(jìn)行執(zhí)行，通過復(fù)用MUX單元根據(jù)相應(yīng)NOR FLASH的訪問信號(hào)，進(jìn)行對(duì)NOR FLASH的訪問信號(hào)的選通，進(jìn)而完成NOR FLASH讀寫操作的控制。而且，支持8位、16位以及32位的讀寫操作以及Burst 4的功能，也為特殊需要提供地址不對(duì)齊的操作功能。所述基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的DDR控制單元，用于被仲裁單元使能時(shí)，對(duì)響應(yīng)基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的協(xié)議進(jìn)行翻譯，產(chǎn)生對(duì)相應(yīng)DDR的訪問信號(hào)，例如片選信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)等，進(jìn)而對(duì)響應(yīng)基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的讀寫請(qǐng)求進(jìn)行執(zhí)行，通過復(fù)用MUX單元根據(jù)相應(yīng)DDR的訪問信號(hào)，進(jìn)行對(duì)DDR的訪問信號(hào)的選通，進(jìn)而完成對(duì)DDR讀寫操作的控制。而且，支持8位、16位以及32位的讀寫操作以及 Burst 4的功能，也為特殊需要提供地址不對(duì)齊的操作功能。所述基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的NOR FLASH控制單元，用于被仲裁單元使能時(shí)，對(duì)響應(yīng)基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的協(xié)議進(jìn)行翻譯，產(chǎn)生對(duì)相應(yīng)NOR FLASH的訪問信號(hào)，例如片選信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)等，進(jìn)而對(duì)響應(yīng)基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的讀寫請(qǐng)求進(jìn)行執(zhí)行，通過復(fù)用MUX單元根據(jù)相應(yīng)NOR FLASH的訪問信號(hào)，進(jìn)行對(duì)NOR FLASH的訪問信號(hào)的選通，進(jìn)而完成對(duì)NOR FLASH讀寫操作的控制。而且，支持8位、16位以及32位的讀寫以及Burst 4的功能，也為特殊需要提供地址不對(duì)齊的操作功能。所述基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的DDR控制單元，用于被仲裁單元使能時(shí)，對(duì)響應(yīng)基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的協(xié)議進(jìn)行翻譯，產(chǎn)生對(duì)相應(yīng)DDR的訪問信號(hào)，例如片選信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)等，進(jìn)而對(duì)響應(yīng)基于WISHBONE標(biāo)準(zhǔn)規(guī)范總線的讀寫請(qǐng)求進(jìn)行執(zhí)行，通過復(fù)用MUX單元根據(jù)相應(yīng)DDR的訪問信號(hào)，進(jìn)行對(duì)DDR的訪問信號(hào)的選通，進(jìn)而完成對(duì)DDR讀寫操作的控制。而且，支持8位、16位以及32位的讀寫以及Burst 4的功能，也為特殊需要提供地址不對(duì)齊的操作功能。所述相應(yīng)片外存儲(chǔ)器控制單元的翻譯，是指將發(fā)送讀寫請(qǐng)求操作的總線的協(xié)議翻譯為其它總線協(xié)議，使相應(yīng)片外存儲(chǔ)器控制單元能夠完成對(duì)片外存儲(chǔ)器的讀寫操作，例如， 發(fā)送讀寫請(qǐng)求操作的總線是基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線，而片外存儲(chǔ)器的總線接口是 WISHBONE標(biāo)準(zhǔn)規(guī)范的，因此，通過基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的片外存儲(chǔ)器控制單元對(duì) AHB協(xié)議進(jìn)行翻譯(即將AHB協(xié)議轉(zhuǎn)換成WISHBONE協(xié)議)后，就能夠控制完成對(duì)總線接口是 WISHBONE標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器的讀寫操作。如果，發(fā)送讀寫請(qǐng)求操作的總線是基于AMBA 標(biāo)準(zhǔn)規(guī)范AHB總線，而片外存儲(chǔ)器的總線接口同樣是基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的，那么基于AMBA標(biāo)準(zhǔn)規(guī)范的AHB總線的片外存儲(chǔ)器控制單元?jiǎng)t直接控制完成對(duì)片外存儲(chǔ)器的讀寫操作。這樣靈活多變的控制器，可以滿足用戶不用的設(shè)計(jì)需求，非常方便有效，節(jié)省資源。而且使用本發(fā)明的SOC系統(tǒng)，如圖2所示，可以根據(jù)設(shè)計(jì)的需求，通過控制配置，動(dòng)態(tài)增加CPU的數(shù)目(2核，3核等)，動(dòng)態(tài)增加所需的片外存儲(chǔ)器控制單元，另外，由于支持不同規(guī)范標(biāo)準(zhǔn)的總線接口，因此，使得SOC系統(tǒng)更易于集成。對(duì)多核系統(tǒng)中，CPU與CPU之間，CPU 與各個(gè)外設(shè)之間可以實(shí)現(xiàn)數(shù)據(jù)的共享與通信，消除系統(tǒng)中CPU被搶占以及利用效率低下的問題。本發(fā)明一種基于多總線標(biāo)準(zhǔn)規(guī)范的多總線橋控制器的開發(fā)流程如下
在PC或工作站上，使用硬件描述語言Verilog進(jìn)行開發(fā)，采用模塊化編程的方法，自下向上完成對(duì)本發(fā)明一種多總線橋控制器的開發(fā)工作。( 1)總線接口，根據(jù)不同總線標(biāo)準(zhǔn)規(guī)范進(jìn)行編寫，將各種總線標(biāo)準(zhǔn)規(guī)范中的數(shù)據(jù)信號(hào)，地址信號(hào)，控制信號(hào)的標(biāo)準(zhǔn)用硬件表述語言Verilog進(jìn)行翻譯，并且嚴(yán)格按照標(biāo)準(zhǔn)中的時(shí)序的波形表示出來，達(dá)到通用總線接口的標(biāo)準(zhǔn)，滿足相同總線類型IP核的快速正確的集成；
(2)仲裁單元用硬件描述語言Verilog描述其邏輯電路，包括與總線接口的接口對(duì)接， 對(duì)總線接口的掃描和響應(yīng)，仲裁單元內(nèi)部仲裁機(jī)制的邏輯電路的描述，使能相應(yīng)片外存儲(chǔ)器控制單元的邏輯電路，以及為統(tǒng)一調(diào)整本發(fā)明一種多總線橋控制器所加的邏輯電路等等；
(3)各個(gè)片外存儲(chǔ)器控制單元中的邏輯，包括被仲裁單元使能的使能邏輯，基于對(duì)各個(gè)不同的總線協(xié)議的翻譯模塊、執(zhí)行處理模塊、以及基于各個(gè)片外存儲(chǔ)器控制信號(hào)，控制時(shí)序的控制模塊，完成了總線讀寫操作后的握手邏輯電路等，采用模塊化，用硬件描述語言 Verilog——實(shí)現(xiàn)。由圖3所示，一種多總線橋控制器的實(shí)現(xiàn)方法，該方法步驟為
A、判斷是否檢測(cè)到來自總線接口的讀寫操作請(qǐng)求；
B、當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)；當(dāng)沒有檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，則繼續(xù)執(zhí)行步驟A ；
C、使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元翻譯完成對(duì)片外存儲(chǔ)器的讀寫操作；
D、完成對(duì)片外存儲(chǔ)器的讀寫操作后，繼續(xù)執(zhí)行步驟A。由圖4所示，一種多總線橋控制器的實(shí)現(xiàn)方法的步驟流程包括
51、判斷是否檢測(cè)到來自總線接口的讀寫操作請(qǐng)求；
52、當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，判斷是否檢測(cè)到多個(gè)來自總線接口的讀寫操作請(qǐng)求；當(dāng)沒有檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，則繼續(xù)執(zhí)行步驟Sl ；
S3 當(dāng)檢測(cè)到有且只有一個(gè)總線接口有讀寫操作請(qǐng)求時(shí)，則直接響應(yīng)；當(dāng)檢測(cè)到有且有多個(gè)總線接口均有讀寫操作請(qǐng)求時(shí)，則通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)；
S4:根據(jù)響應(yīng)的總線接口的標(biāo)準(zhǔn)規(guī)范以及片外存儲(chǔ)器地址范圍，使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元對(duì)響應(yīng)總線的協(xié)議進(jìn)行翻譯，通過對(duì)相應(yīng)片外存儲(chǔ)器訪問信號(hào)的進(jìn)行選通，進(jìn)而完成對(duì)片外存儲(chǔ)器的讀寫操作控制；
S5 完成對(duì)片外存儲(chǔ)器的讀寫操作后，繼續(xù)執(zhí)行步驟Si。通過仲裁后響應(yīng)后，使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元對(duì)片外存儲(chǔ)器進(jìn)行讀寫操作，而其它暫時(shí)不能被響應(yīng)的總線接口的讀寫操作請(qǐng)求，就會(huì)先將這些讀寫操作請(qǐng)求進(jìn)行寄存，并發(fā)出相應(yīng)接口的等待命令，等到當(dāng)前總線的讀寫操作結(jié)束后，會(huì)繼續(xù)檢測(cè)總線接口是否有讀寫操作請(qǐng)求，如果寄存的總線接口的讀寫請(qǐng)求被響應(yīng)了，即消除等待命令， 執(zhí)行響應(yīng)總線的讀寫的操作。另外，當(dāng)正在進(jìn)行讀寫操作時(shí)，有來自總線接口的讀寫請(qǐng)求， 那么也是先寄存來自總線接口的讀寫請(qǐng)求，并發(fā)出相應(yīng)接口的等待命令。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述總線接口適用于包括基于AMBA規(guī)范的AHB總線以及基于WISHBONE規(guī)范的總線。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述仲裁機(jī)制是輪詢機(jī)制。所述仲裁機(jī)制可以根據(jù)用戶自行配置定義。以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求
1.一種多總線橋控制器，其特征在于該控制器包括總線接口，用于該控制器與總線之間的通信連接；仲裁單元，用于對(duì)來自總線接口的讀寫操作請(qǐng)求進(jìn)行直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)，使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元開始操作；片外存儲(chǔ)器控制單元，用于對(duì)響應(yīng)的總線接口的協(xié)議進(jìn)行翻譯，完成對(duì)片外存儲(chǔ)器讀寫操作的控制。
2.根據(jù)權(quán)利要求1所述一種多總線橋控制器，其特征在于所述片外存儲(chǔ)器控制單元的輸出端還設(shè)有用于對(duì)相應(yīng)片外存儲(chǔ)器的訪問信號(hào)進(jìn)行選通的復(fù)用MUX單元。
3.根據(jù)權(quán)利要求1所述一種多總線橋控制器，其特征在于所述總線接口適用于包括基于AMBA規(guī)范的AHB總線以及基于WISHBONE規(guī)范的總線。
4.根據(jù)權(quán)利要求1所述一種多總線橋控制器，其特征在于所述片外存儲(chǔ)器控制單元支持8位、16位以及32位片外存儲(chǔ)器。
5.根據(jù)權(quán)利要求1或4所述一種多總線橋控制器，其特征在于所述片外存儲(chǔ)器控制單元支持NOR FLASH和DDR。
6.一種多總線橋控制器的實(shí)現(xiàn)方法，其特征在于該方法步驟包括A、判斷是否檢測(cè)到來自總線接口的讀寫操作請(qǐng)求；B、當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)；當(dāng)沒有檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，則繼續(xù)執(zhí)行步驟A ；C、使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元翻譯完成對(duì)片外存儲(chǔ)器的讀寫操作；D、完成對(duì)片外存儲(chǔ)器的讀寫操作后，繼續(xù)執(zhí)行步驟A。
7.根據(jù)權(quán)利要求6所述一種多總線橋控制器的實(shí)現(xiàn)方法，其特征在于在步驟B中當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，則直接響應(yīng)或通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)，具體為當(dāng)檢測(cè)到來自總線接口的讀寫操作請(qǐng)求時(shí)，判斷是否檢測(cè)到多個(gè)來自總線接口的讀寫操作請(qǐng)求；當(dāng)檢測(cè)到有且只有一個(gè)總線接口有讀寫操作請(qǐng)求時(shí)，則直接響應(yīng)；當(dāng)檢測(cè)到有且有多個(gè)總線接口均有讀寫操作請(qǐng)求時(shí)，則通過仲裁機(jī)制進(jìn)行仲裁后響應(yīng)。
8.根據(jù)權(quán)利要求6所述一種多總線橋控制器的實(shí)現(xiàn)方法，其特征在于在步驟C中使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元翻譯完成對(duì)片外存儲(chǔ)器的讀寫操作，具體為根據(jù)響應(yīng)的總線接口的標(biāo)準(zhǔn)規(guī)范以及片外存儲(chǔ)器地址范圍，使能片外存儲(chǔ)器控制單元對(duì)響應(yīng)總線接口的協(xié)議進(jìn)行翻譯，并通過對(duì)片外存儲(chǔ)器訪問信號(hào)的選通，進(jìn)而完成對(duì)片外存儲(chǔ)器的讀寫操作控制。
9.根據(jù)權(quán)利要求6所述一種多總線橋控制器的實(shí)現(xiàn)方法，其特征在于所述總線接口適用于包括基于AMBA規(guī)范的AHB總線以及基于WISHBONE規(guī)范的總線。
10.根據(jù)權(quán)利要求6或7所述一種多總線橋控制器的實(shí)現(xiàn)方法，其特征在于在步驟B中通過仲裁機(jī)制進(jìn)行仲裁，所述仲裁機(jī)制是輪詢機(jī)制。
全文摘要
本發(fā)明公開了一種多總線橋控制器及其實(shí)現(xiàn)方法，該控制器包括總線接口、仲裁單元以及片外存儲(chǔ)器控制單元。該控制器的實(shí)現(xiàn)方法是檢測(cè)是否有來自總線接口的讀寫操作請(qǐng)求，若沒有，繼續(xù)檢測(cè)，反之，直接響應(yīng)或進(jìn)行仲裁后響應(yīng)，然后使能相應(yīng)標(biāo)準(zhǔn)規(guī)范的片外存儲(chǔ)器控制單元翻譯完成對(duì)片外存儲(chǔ)器的讀寫操作，完成讀寫操作后，繼續(xù)進(jìn)行檢測(cè)。使用本發(fā)明能夠更加靈活地支持不同總線規(guī)范標(biāo)準(zhǔn)的IP核，使整個(gè)SOC系統(tǒng)的配置靈活，易于集成，縮短產(chǎn)品開發(fā)的周期。本發(fā)明作為一種多總線橋控制器及其實(shí)現(xiàn)方法廣泛應(yīng)用在電子產(chǎn)品開發(fā)領(lǐng)域上。
文檔編號(hào)G06F13/18GK102591817SQ20111045438
公開日2012年7月18日 申請(qǐng)日期2011年12月30日 優(yōu)先權(quán)日2011年12月30日
發(fā)明者鄭洪濱, 陳俊銳, 陳弟虎 申請(qǐng)人:中山大學(xué)