專利名稱：高性能通用信號處理器指令分配裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種高性能通用信號處理器指令分配裝置。
背景技術(shù)：
目前數(shù)字信號處理芯片已經(jīng)成為高速自動控制、圖像處理、通信技術(shù)、雷達(dá)及各種信號處理中的核心部件。國內(nèi)可編程超大規(guī)模DSP集成電路芯片的研制還處在初步嘗試階段，而針對具有復(fù)雜指令集的超大規(guī)模集成電路芯片內(nèi)部指令分配，以及執(zhí)行單元和總線通道占用調(diào)度的電路設(shè)計還是個尚待解決的難題。國際上目前應(yīng)用最廣泛的是美國TI公司的TMS系列和ADI公司的TS系列DSP芯片。ADI公司的兩款高性能數(shù)字信號處理芯片ADSP TS101S, ADSP TS20XS更具有代表性。 以下針對ADSP TS20XS芯片和本實用新型所涉及的我國第一款從指令集、體系結(jié)構(gòu)到設(shè)計都實現(xiàn)完全自主的高性能通用信號處理器BWDSP100芯片內(nèi)部的運算執(zhí)行單元情況進(jìn)行比較ADSP TS20XS 其核內(nèi)有雙運算模塊，每個運算模塊包含1個算數(shù)邏輯單元(ALU)、 1個乘法器、1個移位器、1個寄存器組和1個通信邏輯運算單元(CLU)。1個指令行中最多有4條運算塊指令。BffDSPlOO 包括4個運算執(zhí)行核(X、Y、Ζ、T)，每一個運算執(zhí)行核包含4個乘法器、 8個ALU運算單元、2個移位器、一個特定運算單元和一組64字的寄存器組。1個指令行中最多有16條運算塊指令。根據(jù)比較可以得出，由于ADSP TS20XS芯片在每個運算核內(nèi)的各類運算單元只有一個，不存在單條運算指令對應(yīng)多個可執(zhí)行運算單元的情況。例如ALU指令，MULT指令、 Shif指令、SPU指令、塊浮點指令等等，不同類指令所占用的運算單元是不同的，例如不存在ALU指令(加減法)占用MULT (乘法)運算單元的情況，因此當(dāng)一個指令行中僅有1條 ALU指令和1條MULT指令時，是不存在兩者之間執(zhí)行資源搶占的，因此也不存在不同類指令之間的分配難題。而BWDSP100芯片卻存在多條指令對應(yīng)多個執(zhí)行單元的多對多的情況，并且包含指定1個或者多個執(zhí)行單元的分配難題。其中指定執(zhí)行的情況又存在多條ALU指令搶占同一個執(zhí)行單元的難題。例如針對ALU指令而言，一個指令行有16個指令槽，相應(yīng)的可以有 1到16條指令。在1到16條指令中可能存在1到8條ALU指令，并且隨機分布在16個指令槽中。其中的每條ALU指令都對應(yīng)著4個執(zhí)行核(X核、Y核、Z核、T核)，每個執(zhí)行核內(nèi)又有8個ALU運算單元。每條ALU指令既可以“指定”四個核中的1個或者多個ALU來執(zhí)行，也可以允許由四個核中的“任意”空閑的1個或者多個ALU來執(zhí)行。其指定的情況可以具體指定到某個核的某個ALU執(zhí)行單元。盡管在其他應(yīng)用領(lǐng)域也有一些分配方法，比如游戲機平臺內(nèi)部的指令分配電路等。但這些方法相對于高數(shù)據(jù)吞吐量且高運算復(fù)雜度及并行性的多核可編程DSP芯片來說還是不能適用。因此，對BWDSP100芯片內(nèi)部高度集成的指令
3分配實用電路設(shè)計是一個急于解決的問題。 發(fā)明內(nèi)容本實用新型的目的在于根據(jù)高性能通用信號處理器芯片存在多條指令對應(yīng)多個執(zhí)行單元或者通道的“多對多”情況，提供一種能夠?qū)⒔邮盏降母鞣N不同的指令高效、快速、 合理地分配到相應(yīng)的運算處理單元，或者將指令需要傳輸?shù)臄?shù)據(jù)分配到數(shù)據(jù)傳輸通道上的高性能通用信號處理器指令分配裝置。其技術(shù)方案是一種高性能通用信號處理器指令分配裝置，包括依次連接的指令分核模塊、指令分類模塊、指令分配模塊和多核指令分配集成模塊；其中指令分核模塊——用于將接收的指令分成4個512位針對不同運算執(zhí)行核的指令行；指令分類模塊——用于根據(jù)指令分核模塊的分類情況，將指令行并行分類，并輸出類別標(biāo)志位；指令分配模塊——用于將指令合理分配到相應(yīng)的運算執(zhí)行單元，或者將數(shù)據(jù)分配至相應(yīng)的數(shù)據(jù)傳輸通道；多核指令分配集成模塊——用于將不同運算核的分配電路設(shè)計集成為一個整體模塊，輸出最終分配結(jié)果。上述的指令分配模塊，包括自動分配模塊_用于對未特別指明具體運算執(zhí)行單元標(biāo)號的指令，自動查找該類空運算執(zhí)行單元并自動選擇分配，或者將傳輸數(shù)據(jù)自動分配到數(shù)據(jù)傳輸通道；指定分配模塊——用于對特別指定具體運算執(zhí)行單元編號的指令，查找指定沖突的情況，對其指定編號的運算單元進(jìn)行保留并輸出該指令的對應(yīng)分配編號及優(yōu)先順序；優(yōu)先級選擇模塊——用于在同類指令的不同微操作之間，根據(jù)優(yōu)先級定義的順序，依次按照優(yōu)先選擇權(quán)進(jìn)行分配編號輸出；組合選擇模塊——用于綜合指定分配和自動分配模塊的輸出情況，快速將指令分配所對應(yīng)的運算單元編號選擇輸出，同時輸出傳輸數(shù)據(jù)所對應(yīng)的分配通道編號，對可以并行占用運算單元的指令優(yōu)先輸出，不能并行占用運算單元的指令進(jìn)入重新調(diào)度選擇器，選擇后輸出；分配指令控制輸出模塊——按照分配編號的情況，用于將分配指令與執(zhí)行單元或者數(shù)據(jù)通道一一對應(yīng)，輸出分配指令執(zhí)行需要的所有控制信號；分配指令數(shù)據(jù)輸出模塊——用于在分配指令與執(zhí)行單元或者數(shù)據(jù)通道一一對應(yīng)的情況下，輸出分配指令執(zhí)行需要的所有數(shù)據(jù)信號。寄存器堆資源占用輸出模塊——根據(jù)指令與數(shù)據(jù)通道對應(yīng)的分配結(jié)果，用于輸出指令占用寄存器堆資源的標(biāo)志選擇信號。其技術(shù)效果是本實用新型根據(jù)高性能通用信號處理器芯片存在多條指令對應(yīng)多個執(zhí)行單元或者通道的“多對多”情況，采用指令分核模塊、指令分類模塊、指令分配模塊和多核指令分配集成模塊的組合，實現(xiàn)了多對多的自動化分配及優(yōu)先級的指定分配，有效的解決了指定執(zhí)行單元或者傳輸通道以及多條指令同時搶占同一個執(zhí)行單元的分配難題，完成了 BWDSP100芯片所有指令高效、快速、合理的分配任務(wù)，實現(xiàn)了可編程超大規(guī)模DSP集成電路芯片運算執(zhí)行資源占用及傳輸通道調(diào)度的完整功能。
圖1是指令分配結(jié)構(gòu)圖。圖2是X運算核指令分配結(jié)構(gòu)圖。圖3是訪存指令分配結(jié)構(gòu)圖。圖4是多核指令分配集成框圖。
具體實施方式
如圖4所示，一種高性能通用信號處理器指令分配裝置，包括1、指令分核模塊每個時鐘周期接收到512位指令行，其中單字指令32位，雙字指令64位，一條指令行可以含有1到16條指令。每條指令可以占用x、y、z、t中的任意1個到4個運算執(zhí)行核的各種組合情況。指令分核模塊的功能是將接收的指令分成4個512位針對不同運算執(zhí)行核的指令行。2、指令分類模塊指令分類模塊的輸入即是指令分核模塊的輸出，其功能是根據(jù)指令集的分類情況，將指令行并行分類，輸出類別標(biāo)志位。在BWDSP100芯片中，指令分類模塊又包括核外指令分類模塊和核內(nèi)指令分類模塊。其中核外指令分類主要針對訪存指令的讀、寫及立即數(shù)指令進(jìn)行操作；核內(nèi)指令的分類模塊所分類的指令主要有算數(shù)邏輯單元 (ALU)、乘法器(MULT)、移位器(SHIF)、特殊運算單元(SPU)、控制寄存器、核間傳輸指令和塊浮點運算指令等。3、指令分配模塊按照指令行內(nèi)各種指令的執(zhí)行要求，將指令合理分配到相應(yīng)的運算執(zhí)行單元，或者將數(shù)據(jù)分配至相應(yīng)的數(shù)據(jù)傳輸通道。4、多核指令分配集成將不同運算核的分配電路設(shè)計集成為一個整體模塊，輸出最終分配結(jié)果。其中指令分配模塊又包括以下模塊1)自動分配模塊對于未特別指肯具體運算執(zhí)行單元標(biāo)號的指令，自動查找該類空運算執(zhí)行單元并自動選擇分配，或者將傳輸數(shù)據(jù)自動分配到數(shù)據(jù)傳輸通道。2)指定分配模塊對于特別指定具體運算執(zhí)行單元編號的指令，查找指定沖突的情況，對其指定編號的運算單元進(jìn)行保留并輸出該指令對應(yīng)的分配編號。3)優(yōu)先級選擇模塊由于指定分配的情況存在優(yōu)先順序，這類情況主要發(fā)生在同類指令的不同微操作之間。在這種情況下，優(yōu)先級選擇模塊就根據(jù)優(yōu)先級定義的順序，依次按照優(yōu)先選擇權(quán)進(jìn)行分配編號輸出。4)組合選擇模塊綜合“指定分配”和“自動分配”模塊的輸出情況，設(shè)計一個高速選擇器，首先輸出可以并行占用運算單元的指令，不能并行占用運算單元的指令進(jìn)入重新調(diào)度選擇器?？焖賹⒅噶罘峙鋵?yīng)的運算單元編號選擇輸出，同時輸出傳輸數(shù)據(jù)所對應(yīng)的分配通道編號。5)分配指令控制輸出模塊按照分配編號的情況，將分配指令與執(zhí)行單元或者數(shù)據(jù)通道一一對應(yīng)，輸出分配指令執(zhí)行需要的所有控制信號。6)分配指令數(shù)據(jù)輸出模塊在分配指令與執(zhí)行單元或者數(shù)據(jù)通道一一對應(yīng)的情況下，輸出分配指令執(zhí)行需要的所有數(shù)據(jù)信號。7)寄存器堆資源占用輸出模塊根據(jù)指令與數(shù)據(jù)通道對應(yīng)的分配結(jié)果，輸出指令占用寄存器堆資源的標(biāo)志選擇信號。高性能通用信號處理器指令分配主要包括以下四類一、指令分配指令分配模塊主要解決多條同類型指令對應(yīng)多個執(zhí)行單元的分配問題，同時存在指令指定占用1個或者多個執(zhí)行單元的情況，并包括多條指令搶占同一個運算執(zhí)行單元的問題。該指令分配模塊可適用于各種不同種類指令的分配，其內(nèi)部的分配電路結(jié)構(gòu)類似，如圖1所示。指令分配主要包括以下步驟步驟一將分類后的指令及對應(yīng)的類別編碼分別輸入到指定分配和自動分配模塊。步驟二 自動分配模塊根據(jù)指令類別和指令特征碼填寫該類指令自動分配標(biāo)識。 根據(jù)指令占用運算單元的數(shù)量情況，經(jīng)過自動選擇分配單元模塊，輸出自動分配對應(yīng)的運算單元編碼。其中運算單元占用的數(shù)目可以是1個到8個不等，根據(jù)具體指令類型而定。步驟三指定分配模塊根據(jù)指令類別和指令指定分配特征碼填寫指令指定分配標(biāo)識。根據(jù)指令指定的運算單元編號，輸出該類指令指定分配對應(yīng)的運算單元編碼。其中指定運算單元的數(shù)目可以是1個到8個不等，并且可以指定相鄰2個或者相鄰多個運算單元， 由指令集的對應(yīng)指令及相應(yīng)的標(biāo)志位確定。步驟四指定分配模塊輸出的結(jié)果通過優(yōu)先級選擇模塊按照指定優(yōu)先級排序輸出。具有優(yōu)先指定權(quán)的指令經(jīng)過該選擇模塊后會優(yōu)先搶占其指定的運算單元。步驟五將指定分配和自動分配的結(jié)果輸入到組合選擇器。指定輸出具有對運算單元的優(yōu)先選擇權(quán)，在指定分配確定的情況下，選擇空閑運算單元的編碼按照自動分配模塊的分配要求對其余指令自動分配。步驟六經(jīng)過組合選擇模塊的分配編碼輸入至寄存器堆資源占用輸出模塊、分配指令控制輸出模塊和分配指令數(shù)據(jù)輸出模塊，得到指令行中該類指令的分配執(zhí)行結(jié)果。二、單核運算指令分配集成通過指令分配模塊得到的是單類指令的分配輸出。將運算執(zhí)行核內(nèi)所有類型的運算指令分配模塊綜合集成為一個單核分配模塊，如圖2為X運算核指令分配集成，主要包括ALU (加/減法)指令分配器、MULT (乘法)指令分配器、SHIFT (移位)指令分配器、 SPU(特殊運算)指令分配器、控制寄存器指令分配器、核間傳輸指令分配器、塊浮點指令分配器以及所有分配輸出的時鐘寄存器。三、訪存指令(數(shù)據(jù)通道)分配集成訪存指令分配的內(nèi)部實施步驟與上述情況類似，所不同的是數(shù)據(jù)通道分配需要按照讀、寫、立即數(shù)操作三種情況進(jìn)行通道分配，以避免讀寫沖突。因此數(shù)據(jù)通道分配相應(yīng)以上三種類別分別設(shè)置了三種不同的通道分配模塊(如圖3所示)1、讀訪存指令分配主要實現(xiàn)讀訪存指令由數(shù)據(jù)存儲器到寄存器堆之間“讀”數(shù)據(jù)通道的占用分配。2、寫訪存指令分配主要實現(xiàn)寫訪存指令由數(shù)據(jù)存儲器到寄存器堆之間“寫”數(shù)據(jù)通道的占用分配。[0056]3、立即數(shù)訪存指令分配主要實現(xiàn)立即數(shù)訪存指令對數(shù)據(jù)存儲器的立即數(shù)操作通道占用分配。四、多核指令分配如圖4所示，多核指令分配主要包括以下幾個步驟步驟一 BWDSP100處理器的指令位寬為512位，主要包括執(zhí)行核外指令和執(zhí)行核內(nèi)指令。執(zhí)行核內(nèi)指令首先經(jīng)過指令分核模塊，該模塊接收到512位指令流，通過對指令核標(biāo)志位的判斷，將指令分成4個512位寬的單核指令，其中4個執(zhí)行核分別命名為X核、Y 核、Z核和T核。步驟二 指令經(jīng)過指令分核模塊即進(jìn)入到指令分類模塊。并通過對指令特征位的辨識，將指令所屬類別進(jìn)行編碼。輸出一個與指令行指令逐條對應(yīng)的類別碼。如果指令行某條指令為空，則對應(yīng)的類別碼約定為0。指令分類模塊又包括核外指令分類和核內(nèi)指令分類。其中核外指令分類主要針對訪存指令的讀、寫及立即數(shù)指令進(jìn)行操作；核內(nèi)指令的分類模塊所分類的指令主要有算數(shù)邏輯單元(ALU)、乘法器(MULT)、移位器(SHIF)、特殊運算單元(SPU)、控制寄存器、核間傳輸指令和塊浮點運算指令等。步驟三經(jīng)過上述處理后的指令進(jìn)入到指令分配階段，相應(yīng)地將經(jīng)過步驟二處理后的兩路分支——執(zhí)行核內(nèi)的單核指令分類結(jié)果和執(zhí)行核外的訪存指令分類結(jié)果，分別輸入到X/Y/Z/T單核指令分配模塊或者執(zhí)行核外的訪存指令分配模塊，從而得到指令分配的輸出結(jié)果，包括控制輸出、數(shù)據(jù)輸出和寄存器堆資源占用標(biāo)志輸出。步驟四每個執(zhí)行核內(nèi)設(shè)置一個選擇器，將所有單核指令分配集成模塊、核外指令分配模塊、數(shù)據(jù)通道(訪存指令)分配模塊的輸出經(jīng)過相應(yīng)的時鐘寄存器并綜合輸入核間分配選擇器，實現(xiàn)核間傳輸通道交叉占用以及核內(nèi)外的寄存器堆資源占用的標(biāo)志選擇輸出ο步驟五最后將選擇器的輸出結(jié)果與指令分配輸出結(jié)果經(jīng)過多核指令分配集成模塊輸出整個高性能通用信號處理器芯片的綜合分配輸出結(jié)果。
權(quán)利要求1.高性能通用信號處理器指令分配裝置，其特征包括依次連接的指令分核模塊、指令分類模塊、指令分配模塊和多核指令分配集成模塊；其中指令分核模塊——用于將接收的指令分成4個512位針對不同運算執(zhí)行核的指令行； 指令分類模塊——用于根據(jù)指令分核模塊的分類情況，將指令行并行分類，并輸出類別標(biāo)志位；指令分配模塊——用于將指令合理分配到相應(yīng)的運算執(zhí)行單元，或者將數(shù)據(jù)分配至相應(yīng)的數(shù)據(jù)傳輸通道；多核指令分配集成模塊一一用于將不同運算核的分配電路設(shè)計集成為一個整體模塊， 輸出最終分配結(jié)果。
2.根據(jù)權(quán)利要求1所述的高性能通用信號處理器指令分配裝置，其特征在于所述的指令分配模塊包括自動分配模塊——用于對未特別指明具體運算執(zhí)行單元標(biāo)號的指令，自動查找該類空運算執(zhí)行單元并自動選擇分配，或者將傳輸數(shù)據(jù)自動分配到數(shù)據(jù)傳輸通道；指定分配模塊——用于對特別指定具體運算執(zhí)行單元編號的指令，查找指定沖突的情況，對其指定編號的運算單元進(jìn)行保留并輸出該指令的對應(yīng)分配編號及優(yōu)先順序；優(yōu)先級選擇模塊——用于在同類指令的不同微操作之間，根據(jù)優(yōu)先級定義的順序，依次按照優(yōu)先選擇權(quán)進(jìn)行分配編號輸出；組合選擇模塊——用于綜合指定分配和自動分配模塊的輸出情況，快速將指令分配所對應(yīng)的運算單元編號選擇輸出，同時輸出傳輸數(shù)據(jù)所對應(yīng)的分配通道編號，對可以并行占用運算單元的指令優(yōu)先輸出，不能并行占用運算單元的指令進(jìn)入重新調(diào)度選擇器，選擇后輸出；分配指令控制輸出模塊——按照分配編號的情況，用于將分配指令與執(zhí)行單元或者數(shù)據(jù)通道一一對應(yīng)，輸出分配指令執(zhí)行需要的所有控制信號；分配指令數(shù)據(jù)輸出模塊——用于在分配指令與執(zhí)行單元或者數(shù)據(jù)通道一一對應(yīng)的情況下，輸出分配指令執(zhí)行需要的所有數(shù)據(jù)信號；寄存器堆資源占用輸出模塊——根據(jù)指令與數(shù)據(jù)通道對應(yīng)的分配結(jié)果，用于輸出指令占用寄存器堆資源的標(biāo)志選擇信號。
專利摘要本實用新型涉及高性能通用信號處理器指令分配裝置，根據(jù)高性能通用信號處理器芯片存在多條指令對應(yīng)多個執(zhí)行單元或者通道的“多對多”情況，采用指令分核模塊、指令分類模塊、指令分配模塊和多核指令分配集成模塊的組合，實現(xiàn)了多對多的自動化分配及優(yōu)先級的指定分配，有效的解決了指定執(zhí)行單元或者傳輸通道以及多條指令同時搶占同一個執(zhí)行單元的分配難題，完成了BWDSP100芯片所有指令高效、快速、合理的分配任務(wù)，實現(xiàn)了可編程超大規(guī)模DSP集成電路芯片運算執(zhí)行資源占用及傳輸通道調(diào)度的完整功能。
文檔編號G06F9/30GK202110526SQ20112005420
公開日2012年1月11日 申請日期2011年3月4日 優(yōu)先權(quán)日2011年3月4日
發(fā)明者孫立宏, 洪一 申請人:中國電子科技集團公司第三十八研究所