專利名稱：一種新型全數(shù)字b超前端數(shù)據(jù)采集裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及B超前端數(shù)據(jù)采集裝置，具體為一種新型全數(shù)字B超前端數(shù)據(jù)采
集裝直ο
背景技術(shù)：
隨著電子技術(shù)的進(jìn)步，B超設(shè)計(jì)由模擬方式朝數(shù)字方式發(fā)展，且趨向于小型化、手持式。在此過(guò)程中，對(duì)于全數(shù)字B超前端數(shù)據(jù)的采集，首先需要解決直接高速采集多通道 B回波模擬數(shù)據(jù)并轉(zhuǎn)化為數(shù)字信號(hào)問(wèn)題，為解決該問(wèn)題，現(xiàn)有的32路回波數(shù)據(jù)采集技術(shù)一般是模擬數(shù)據(jù)回波通道1至模擬數(shù)據(jù)回波通道32分別經(jīng)過(guò)模擬/數(shù)字的轉(zhuǎn)換，變?yōu)閿?shù)字?jǐn)?shù)據(jù)，經(jīng)FIFO或者DRAM存儲(chǔ)緩沖，后進(jìn)入FPGA進(jìn)行處理。其中FIFO為獨(dú)立先進(jìn)先出器件(First-in-First-out)，DRAM 為獨(dú)立的雙口存儲(chǔ)器器件(Double port random access memory)，F(xiàn)PGA為現(xiàn)場(chǎng)可編程邏輯陣列(Field programming gate arry)。此方案存在的不足為FIF0和DRAM均為外部獨(dú)立器件，當(dāng)通道數(shù)目為32路時(shí)，分別需要32個(gè)FIFO數(shù)目或者DRAM以及多片F(xiàn)PGA，會(huì)使得B超系統(tǒng)體積變得龐大，不符合小型化發(fā)展趨勢(shì)。FIFO和 DRAM數(shù)據(jù)接口多為并行方式，會(huì)導(dǎo)致邏輯控制電路復(fù)雜度增加，可靠性降低。系統(tǒng)采用外部 FIFO或者DRAM并需要多片F(xiàn)PGA，這會(huì)使得整體成本高。

實(shí)用新型內(nèi)容本實(shí)用新型所解決的技術(shù)問(wèn)題在于提供一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置， 以解決上述背景技術(shù)中的缺點(diǎn)。本實(shí)用新型所解決的技術(shù)問(wèn)題采用以下技術(shù)方案來(lái)實(shí)現(xiàn)一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，包括模擬數(shù)據(jù)回波通道、模擬/數(shù)字轉(zhuǎn)換電路、數(shù)字?jǐn)?shù)據(jù)通道、串行/并行控制電路、塊狀存儲(chǔ)器控制電路、內(nèi)插算法處理電路、鎖相環(huán)、后續(xù)數(shù)字波速合成處理電路、現(xiàn)場(chǎng)可編程門陣列，所述每一個(gè)模擬回波通道均與一個(gè)模擬/數(shù)字轉(zhuǎn)換電路相連通，所述每一個(gè)模擬/數(shù)字轉(zhuǎn)換電路均與一個(gè)數(shù)字?jǐn)?shù)據(jù)通道相連通， 所述每一個(gè)數(shù)字?jǐn)?shù)據(jù)通道均與一個(gè)串行/并行控制電路相連通，所述每一個(gè)串行/并行控制電路均與塊狀存儲(chǔ)器控制電路相連通，所述每一個(gè)內(nèi)插算法處理電路均連接在鎖相環(huán)， 所述鎖相環(huán)與后續(xù)數(shù)字波速合成處理電路相連接，所述串行/并行控制電路、塊狀存儲(chǔ)器控制電路、內(nèi)插算法處理電路、鎖相環(huán)、后續(xù)數(shù)字波速合成處理電路均連接在現(xiàn)場(chǎng)可編程門陣列上。本實(shí)用新型中，所述模擬數(shù)據(jù)回波通道、模擬/數(shù)字轉(zhuǎn)換電路、數(shù)字?jǐn)?shù)據(jù)通道、串行/并行控制電路、塊存儲(chǔ)器控制電路、內(nèi)插算法處理電路的個(gè)數(shù)均為32個(gè)。有益效果本實(shí)用新型可實(shí)現(xiàn)B超回波的多通道高速數(shù)據(jù)同步采集，提高了集成度，可降低了生產(chǎn)成本，可實(shí)現(xiàn)B超的小型化，并能提高后續(xù)數(shù)字波束合成的精度。
圖1為本實(shí)用新型的原理示意圖。
具體實(shí)施方式
為了使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下面結(jié)合具體圖示，進(jìn)一步闡述本實(shí)用新型。一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，包括模擬數(shù)據(jù)回波通道1、模擬/數(shù)字轉(zhuǎn)換電路2、數(shù)字?jǐn)?shù)據(jù)通道3、串行/并行控制電路4、塊存儲(chǔ)器控制電路5、內(nèi)插算法處理電路 6、鎖相環(huán)7、后續(xù)數(shù)字波速合成處理電路8、現(xiàn)場(chǎng)可編程門陣列9，所述每一個(gè)模擬回波通道 1均與一個(gè)模擬/數(shù)字轉(zhuǎn)換電路2相連通，所述每一個(gè)模擬/數(shù)字轉(zhuǎn)換電路2均與一個(gè)數(shù)字?jǐn)?shù)據(jù)通道3相連通，所述每一個(gè)數(shù)字?jǐn)?shù)據(jù)通道3均與一個(gè)串行/并行控制電路4相連通，所述每一個(gè)串行/并行控制電路4均與塊存儲(chǔ)器控制電路5相連通，所述每一個(gè)內(nèi)插算法處理電路6均連接在鎖相環(huán)7，所述鎖相環(huán)7與后續(xù)數(shù)字波速合成處理電路8相連接，所述串行/并行控制電路4、塊存儲(chǔ)器控制電路5、內(nèi)插算法處理電路6、鎖相環(huán)7、后續(xù)數(shù)字波速合成處理電路8均連接在現(xiàn)場(chǎng)可編程門陣列9上，所述模擬數(shù)據(jù)回波通道1、模擬/數(shù)字轉(zhuǎn)換電路2、數(shù)字?jǐn)?shù)據(jù)通道3、串行/并行控制電路4、塊存儲(chǔ)器控制電路5、內(nèi)插算法處理電路6 的個(gè)數(shù)均為32個(gè)。運(yùn)行時(shí)，模擬數(shù)據(jù)回波通道1接收并傳輸模擬信號(hào)到模擬/數(shù)字轉(zhuǎn)換電路2，模擬 /數(shù)字轉(zhuǎn)換電路2將模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)并通過(guò)數(shù)字?jǐn)?shù)據(jù)通道3傳輸?shù)酱?并行控制電路4進(jìn)行處理后傳輸?shù)綁K存儲(chǔ)器控制電路5處理，然后傳輸?shù)絻?nèi)插算法處理電路6中處理、經(jīng)內(nèi)插算法處理電路6處理后的信號(hào)傳輸?shù)芥i相環(huán)7中處理，并在后續(xù)數(shù)字波速合成處理電路8中完成后續(xù)數(shù)字波束合成。以上顯示和描述了本實(shí)用新型的基本原理和主要特征及本實(shí)用新型的優(yōu)點(diǎn)，本行業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說(shuō)明書(shū)中描述的只是說(shuō)明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)，本實(shí)用新型要求保護(hù)范圍由所附的權(quán)利要求書(shū)及其等效物界定。
權(quán)利要求1.一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，包括模擬數(shù)據(jù)回波通道、模擬/數(shù)字轉(zhuǎn)換電路、數(shù)字?jǐn)?shù)據(jù)通道、串行/并行控制電路、塊狀存儲(chǔ)器控制電路、內(nèi)插算法處理電路、鎖相環(huán)、后續(xù)數(shù)字波速合成處理電路、現(xiàn)場(chǎng)可編程門陣列，其特征在于，所述每一個(gè)內(nèi)插算法處理電路均連接在鎖相環(huán)，所述鎖相環(huán)與后續(xù)數(shù)字波速合成處理電路相連接，所述串行/并行控制電路、塊狀存儲(chǔ)器控制電路、內(nèi)插算法處理電路、鎖相環(huán)、后續(xù)數(shù)字波速合成處理電路均連接在現(xiàn)場(chǎng)可編程門陣列上。
2.根據(jù)權(quán)利要求1所述的一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，其特征在于，所述模擬數(shù)據(jù)回波通道、模擬/數(shù)字轉(zhuǎn)換電路、數(shù)字?jǐn)?shù)據(jù)通道、串行/并行控制電路、塊存儲(chǔ)器控制電路、內(nèi)插算法處理電路的個(gè)數(shù)均為32個(gè)。
3.根據(jù)權(quán)利要求1所述的一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，其特征在于，所述每一個(gè)模擬回波通道均與一個(gè)模擬/數(shù)字轉(zhuǎn)換電路相連通。
4.根據(jù)權(quán)利要求1所述的一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，其特征在于，所述每一個(gè)模擬/數(shù)字轉(zhuǎn)換電路均與一個(gè)數(shù)字?jǐn)?shù)據(jù)通道相連通。
5.根據(jù)權(quán)利要求1所述的一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，其特征在于，所述每一個(gè)數(shù)字?jǐn)?shù)據(jù)通道均與一個(gè)串行/并行控制電路相連通，所述每一個(gè)串行/并行控制電路均與塊狀存儲(chǔ)器控制電路相連通。
專利摘要一種新型全數(shù)字B超前端數(shù)據(jù)采集裝置，包括模擬數(shù)據(jù)回波通道、模擬/數(shù)字轉(zhuǎn)換電路、數(shù)字?jǐn)?shù)據(jù)通道、串行/并行控制電路、塊狀存儲(chǔ)器控制電路、內(nèi)插算法處理電路、鎖相環(huán)、后續(xù)數(shù)字波速合成處理電路、現(xiàn)場(chǎng)可編程門陣列，所述每一個(gè)內(nèi)插算法處理電路均連接在鎖相環(huán)，所述鎖相環(huán)與后續(xù)數(shù)字波速合成處理電路相連接，所述串行/并行控制電路、塊狀存儲(chǔ)器控制電路、內(nèi)插算法處理電路、鎖相環(huán)、后續(xù)數(shù)字波速合成處理電路均連接在現(xiàn)場(chǎng)可編程門陣列上，本實(shí)用新型可實(shí)現(xiàn)高速數(shù)據(jù)交換，提高了集成度，可實(shí)現(xiàn)B超的小型化，能提高后續(xù)數(shù)字波束合成的精度。
文檔編號(hào)G06F17/40GK202102436SQ201120083189
公開(kāi)日2012年1月4日 申請(qǐng)日期2011年3月25日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者劉金華, 唐清善, 李亞捷 申請(qǐng)人:湖南高科電子科技有限公司