專(zhuān)利名稱(chēng):一種嵌入式計(jì)算機(jī)主板及電子設(shè)備的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型屬于計(jì)算機(jī)領(lǐng)域,尤其涉及一種嵌入式計(jì)算機(jī)主板及電子設(shè)備。
背景技術(shù):
現(xiàn)有嵌入式計(jì)算機(jī)主板在性能、功能、集成度、體積、功耗等方面都未達(dá)到很好的效果,尤其是掉電后數(shù)據(jù)容易丟失,安全性低。
實(shí)用新型內(nèi)容本實(shí)用新型實(shí)施例的目的在于提供一種嵌入式計(jì)算機(jī)主板,旨在解決現(xiàn)有計(jì)算機(jī)主板安全性低的問(wèn)題。本實(shí)用新型實(shí)施例是這樣實(shí)現(xiàn)的,一種嵌入式計(jì)算機(jī)主板,包括CPU以及與所述 CPU連接的外設(shè)接口,所述嵌入式計(jì)算機(jī)主板還包括至少一個(gè)用于實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于所述主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存的靜態(tài)隨機(jī)存儲(chǔ)器;所述靜態(tài)隨機(jī)存儲(chǔ)器與所述CPU連接。本實(shí)用新型實(shí)施例的另一目的在于提供一種電子設(shè)備,所述電子設(shè)備包括上述嵌入式計(jì)算機(jī)主板。本實(shí)用新型實(shí)施例由與CPU連接的靜態(tài)隨機(jī)存儲(chǔ)器實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存,極大地增強(qiáng)了數(shù)據(jù)存儲(chǔ)的安全性。因此,本嵌入式計(jì)算機(jī)主板可應(yīng)用于各種電子設(shè)備。
圖1是本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板的模塊結(jié)構(gòu)圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白,
以下結(jié)合附圖及實(shí)施例,對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解,此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型,并不用于限定本實(shí)用新型。本實(shí)用新型實(shí)施例由與CPU連接的靜態(tài)隨機(jī)存儲(chǔ)器實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存,極大地增強(qiáng)了數(shù)據(jù)存儲(chǔ)的安全性。本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板包括CPU以及與所述CPU連接的外設(shè)接口,所述嵌入式計(jì)算機(jī)主板還包括至少一個(gè)用于實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于所述主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存的靜態(tài)隨機(jī)存儲(chǔ)器;所述靜態(tài)隨機(jī)存儲(chǔ)器與所述CPU連接。本實(shí)用新型實(shí)施例提供的電子設(shè)備包括上述嵌入式計(jì)算機(jī)主板。以下結(jié)合具體實(shí)施例對(duì)本實(shí)用新型的實(shí)現(xiàn)進(jìn)行詳細(xì)描述。如圖1所示,本實(shí)用新型實(shí)施例提供的嵌入式計(jì)算機(jī)主板包括CPUl以及與該CPUl 連接的外設(shè)接口和靜態(tài)隨機(jī)存儲(chǔ)器2 (Matic Random Access Memory,SRAM)。其中靜態(tài)隨機(jī)存儲(chǔ)器2實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存,無(wú)需刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù),極大地增強(qiáng)了數(shù)據(jù)存儲(chǔ)的安全性。通常,靜態(tài)隨機(jī)存儲(chǔ)器2為自帶電池的靜態(tài)隨機(jī)存儲(chǔ)器。本嵌入式計(jì)算機(jī)主板還包括分別與CPUl連接的內(nèi)置操作系統(tǒng)和應(yīng)用程序的NOR FLASH3以及存儲(chǔ)數(shù)據(jù)文件的NAND FLASH4。該設(shè)計(jì)解決了市售產(chǎn)品突然掉電時(shí),數(shù)據(jù)和系統(tǒng)文件遭到破壞的問(wèn)題,增加了系統(tǒng)的可靠性。本實(shí)用新型實(shí)施例中,嵌入式計(jì)算機(jī)主板設(shè)置有VGA、LVDS或/和TFT顯示接口, 該顯示接口通過(guò)可編程邏輯控制模塊5與CPUl連接。其中可編程邏輯控制模塊5為與內(nèi)存6連接的現(xiàn)場(chǎng)可編程門(mén)陣列芯片(Field Programmable Gate Array, FPGA)或復(fù)雜可編禾呈邏輯器件(Complex Programmable Logic Device, CPLD)。譬如,本主板采用基于現(xiàn)場(chǎng)可編程門(mén)陣列芯片的嵌入式視頻圖形陣列(Video Graphics Array, VGA)顯示系統(tǒng),即可在不具有VGA顯示卡的情況下實(shí)現(xiàn)VGA圖像的顯示和控制。另外,現(xiàn)場(chǎng)可編程門(mén)陣列芯片占用較少資源,就可產(chǎn)生VGA各種控制信號(hào),達(dá)到顯示彩色高分辨率圖像的要求,無(wú)需VGA顯示卡和計(jì)算機(jī)設(shè)備,使系統(tǒng)成本低、結(jié)構(gòu)簡(jiǎn)單、應(yīng)用靈活。由此可知,本實(shí)用新型實(shí)施例通過(guò)對(duì)現(xiàn)場(chǎng)可編程門(mén)陣列芯片進(jìn)行硬件編程,減少使用分立元件的數(shù)量,將輻射和干擾降到了最低,進(jìn)一步提高系統(tǒng)的可靠性。同時(shí),本嵌入式計(jì)算機(jī)主板還設(shè)置有與CPU連接的軟驅(qū)接口 7,彌補(bǔ)了現(xiàn)售多種主板不支持軟驅(qū)的缺陷。此外,主板外置與CPU連接的看門(mén)狗模塊8、RTC實(shí)時(shí)時(shí)針模塊9以及系統(tǒng)復(fù)位功能模塊10,其中看門(mén)狗模塊8用于監(jiān)視系統(tǒng)進(jìn)程。本嵌入式計(jì)算機(jī)主板采用了 ARM920T 32位CPU (核心處理器),無(wú)論是高速處理還是大容量數(shù)據(jù)傳輸都能夠滿(mǎn)足,全新的設(shè)計(jì)體系使得整個(gè)系統(tǒng)具有強(qiáng)大的處理能力和廣泛的升級(jí)空間。在板配置4片 512K SRAM2,32MSDRAM16,16MB Nor Flash3,32MB Nand Flash4, 用戶(hù)可靈活選擇FLASH存儲(chǔ)方案。上述外設(shè)接口包括USB接口 11、鼠標(biāo)鍵盤(pán)接口 12、串并行接口 13、網(wǎng)絡(luò)接口 14以及用以支持觸摸屏的觸摸屏接口 15。本實(shí)用新型實(shí)施例由與CPU連接的靜態(tài)隨機(jī)存儲(chǔ)器實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存,極大地增強(qiáng)了數(shù)據(jù)存儲(chǔ)的安全性。同時(shí),嵌入式計(jì)算機(jī)主板設(shè)置有VGA、LVDS或/和TFT顯示接口,該顯示接口通過(guò)可編程邏輯控制模塊與CPU連接,用戶(hù)選擇性增強(qiáng)。另外,本嵌入式計(jì)算機(jī)主板還設(shè)置有與CPU連接的軟驅(qū)接口,彌補(bǔ)了現(xiàn)售多種主板不支持軟驅(qū)的缺陷。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已,并不用以限制本實(shí)用新型,凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等,均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種嵌入式計(jì)算機(jī)主板,包括CPU以及與所述CPU連接的外設(shè)接口,其特征在于,所述嵌入式計(jì)算機(jī)主板還包括至少一個(gè)用于實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于所述主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存的靜態(tài)隨機(jī)存儲(chǔ)器;所述靜態(tài)隨機(jī)存儲(chǔ)器與所述CPU連接。
2.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述靜態(tài)隨機(jī)存儲(chǔ)器為自帶電池的靜態(tài)隨機(jī)存儲(chǔ)器。
3.如權(quán)利要求1或2所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述嵌入式計(jì)算機(jī)主板還包括分別與所述CPU連接的內(nèi)置操作系統(tǒng)和應(yīng)用程序的NOR FLASH以及存儲(chǔ)數(shù)據(jù)文件的 NAND FLASH。
4.如權(quán)利要求1或2所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述嵌入式計(jì)算機(jī)主板設(shè)置有VGA、LVDS或/和TFT顯示接口,所述顯示接口通過(guò)可編程邏輯控制模塊與所述CPU 連接。
5.如權(quán)利要求4所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述可編程邏輯控制模塊為與內(nèi)存連接的現(xiàn)場(chǎng)可編程門(mén)陣列芯片或復(fù)雜可編程邏輯器件。
6.如權(quán)利要求4所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述嵌入式計(jì)算機(jī)主板還設(shè)置有與所述CPU連接的軟驅(qū)接口。
7.如權(quán)利要求4所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述嵌入式計(jì)算機(jī)主板還設(shè)置有與所述CPU連接的看門(mén)狗模塊、RTC實(shí)時(shí)時(shí)針模塊以及系統(tǒng)復(fù)位功能模塊。
8.如權(quán)利要求7所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述CPU為ARM920T32位核心處理器。
9.如權(quán)利要求1所述的嵌入式計(jì)算機(jī)主板,其特征在于,所述外設(shè)接口包括USB接口、 鼠標(biāo)鍵盤(pán)接口、串并行接口、網(wǎng)絡(luò)接口以及觸摸屏接口。
10.一種電子設(shè)備,其特征在于,所述電子設(shè)備包括權(quán)利要求1 9任一項(xiàng)所述的嵌入式計(jì)算機(jī)主板。
專(zhuān)利摘要本實(shí)用新型適用于計(jì)算機(jī)領(lǐng)域,提供了一種嵌入式計(jì)算機(jī)主板及電子設(shè)備,所述嵌入式計(jì)算機(jī)主板包括CPU以及與所述CPU連接的外設(shè)接口,所述嵌入式計(jì)算機(jī)主板還包括至少一個(gè)用于實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于所述主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存的靜態(tài)隨機(jī)存儲(chǔ)器;所述靜態(tài)隨機(jī)存儲(chǔ)器與所述CPU連接。本實(shí)用新型由與CPU連接的靜態(tài)隨機(jī)存儲(chǔ)器實(shí)時(shí)存儲(chǔ)數(shù)據(jù),并于主板掉電時(shí),對(duì)內(nèi)部數(shù)據(jù)進(jìn)行保存,極大地增強(qiáng)了數(shù)據(jù)存儲(chǔ)的安全性。因此,本嵌入式計(jì)算機(jī)主板可應(yīng)用于各種電子設(shè)備。
文檔編號(hào)G06F11/00GK202049475SQ201120089139
公開(kāi)日2011年11月23日 申請(qǐng)日期2011年3月30日 優(yōu)先權(quán)日2011年3月30日
發(fā)明者劉建德, 湯普 申請(qǐng)人:深圳市科思科技有限公司