專利名稱：一種高性能低噪聲數(shù)據(jù)采集卡的制作方法
技術領域：
本實用新型涉及一種高性能低噪聲數(shù)據(jù)采集卡。
背景技術：
數(shù)據(jù)采集是以傳感器、信號測量與處理、數(shù)據(jù)傳輸?shù)燃夹g綜合而成的應用技術，其作為獲取信息的手段，越來越多的被應用于各種工程系統(tǒng)中。數(shù)據(jù)采集卡對需要研究的數(shù)據(jù)進行采集、存儲、數(shù)據(jù)處理和反饋控制，并將數(shù)據(jù)采集系統(tǒng)硬件集于一塊便攜式的、性能優(yōu)越的板卡上，為工業(yè)控制和工業(yè)系統(tǒng)信息反饋提供幫助，具有較強的實用性。早期的數(shù)據(jù)采集卡是通過ISA和PCI總線與主機實現(xiàn)通信，實際應用時需要打開機箱使用內置式插卡，操作十分不便，而且在一些對干擾較為敏感的測量條件下不易實現(xiàn)電磁屏蔽。目前的數(shù)據(jù)采集卡在速度和應用方式上都有了很大的改進，主要接口類型有PCI 接口，PXI接口和USB接口。USB接口的數(shù)據(jù)采集系統(tǒng)在國外發(fā)展得比較早，一些企業(yè)已經(jīng)生產出性能好、功能強大的數(shù)據(jù)采集產品，如美國的Data Translation公司、NI公司。國外的數(shù)據(jù)采集設備雖然功能齊全，但是價格昂貴、體積龐大。近幾年，國內USB數(shù)據(jù)采集系統(tǒng)的發(fā)展水平也在不斷提高，一些公司已經(jīng)推出了相關的USB接口的數(shù)據(jù)采集產品，如北京優(yōu)采測控有限公司、四川拓普測控。但是這些產品大部分支持USB1. 1協(xié)議，或者沒有很好地利用USB2. 0協(xié)議的高速傳輸模式?？傮w來說，國內對USB接口的數(shù)據(jù)采集產品已經(jīng)有了較好的發(fā)展，但是存在精度低、采樣率低、數(shù)據(jù)傳輸速率低的缺點。

實用新型內容為了解決上述技術問題，本實用新型提供一種高性能低噪聲數(shù)據(jù)采集卡。其技術解決方案是—種高性能低噪聲數(shù)據(jù)采集卡，其包括輸入模塊、AD轉換模塊、時鐘信號驅動電路以及FIFO緩存模塊，所述輸入模塊采用AD8132高速差分放大器作為前置輸入放大級，所述 AD轉換模塊采用雙ADC核結構的AD9238，所述時鐘信號驅動電路由IDT74FCT3807獨立時鐘驅動，所述FIFO緩存模塊采用SRAM和CPLD實現(xiàn)FIFO緩存。本實用新型的有益技術效果是本實用新型濾除了各干擾對數(shù)據(jù)精度的影響，解決了外部大容量FIFO的問題，較完善的利用了 USB2. 0協(xié)議，完成了相關的硬件設計。經(jīng)測試結果表明，本實用新型具有噪聲低、傳輸速度快、精度高等優(yōu)點。

圖1為本實用新型整體框架圖；圖2為輸入模塊硬件電路；圖3為AD轉換模塊硬件電路。
具體實施方式
一種高性能低噪聲數(shù)據(jù)采集卡，其包括輸入模塊、AD轉換模塊、時鐘信號驅動電路以及FIFO緩存模塊。下面分別對其進行說明輸入模塊采用AD8132高速差分放大器作為前置輸入放大級。如圖2所示為輸入模塊硬件電路。AD轉換模塊AD轉換采用雙ADC核結構的AD9238，AD9238采樣頻率為20 MSPS, 精度為12位，具有雙ADC核結構，集成了 2個12 bit的轉換器(20/40/65 MSPS，可以雙通道同時采集信號。硬件電路如圖3。時鐘信號驅動電路AD轉換器和CPLD時鐘信號由IDT74FCT3807獨立時鐘驅動， 可以降低時鐘相位噪聲，進而提高信號的準確性。如圖4。FIFO緩存模塊針對于目前大容量FIFO價格昂貴，影響FIFO實際應用的問題，本數(shù)據(jù)采集卡采用SRAM (Static Random Access Memory)和CPLD實現(xiàn)FIFO緩存，可大大降低了數(shù)據(jù)采集卡的成本。進一步的，采集卡采用USB2. 0總線技術進行數(shù)據(jù)傳輸，USB控制芯片選擇為 CY7C68013 ；采用VC++完成上位機用戶應用程序設計，在計算機上分析處理數(shù)據(jù)。
以下結合附圖對輸入模塊、AD轉換模塊以及FIFO緩存模塊等進行進一步說明圖1是整體的硬件設計框圖。圖2采用AD8132高速差分放大器作為前置輸入放大級是因為在測量信號較微弱的數(shù)據(jù)采集任務中，輸入級的處理是很關鍵的。為提高信噪比，最大限度地降低輸入噪聲， 所以采用AD8132高速差分放大器作為前置輸入放大級。而且AD8132在驅動差分輸入ADC 或驅動長線路信號方面具有一定的優(yōu)勢，比較適合驅動數(shù)據(jù)采集卡后級使用的數(shù)模轉換器 AD9238。AD轉換模塊運用了 AD9238輸入端的差分開關電容電路(SHA)，它具有可選的 lVp-p、2Vp-p模擬輸入范圍的單端或者差分模擬輸入信號。在數(shù)據(jù)采集卡的設計過程中根據(jù)實際需要進行了軟件程控設計，在上位機只需要簡單的按鈕即可完成量程的切換。圖3中由IDT74FCT3807獨立時鐘驅動AD轉換器和CPLD時鐘信號，可以降低時鐘相位噪聲，進而提高信號的準確性。IDT74FCT3807時鐘驅動器采用雙金屬CMOS技術制造， 其低時鐘抖動的驅動可以提供1:10的扇出，單輸入多扇出的特性可以減小時鐘的負載，提供一個有效的時鐘網(wǎng)絡。時鐘源使用外部20MHz晶振，輸出使用10個扇出的3/10分別提供時鐘信號CLK_CPLD和CLK_A及CLK_B，從而很好地解決了時鐘相位噪聲的問題。針對于目前大容量FIFO價格昂貴，影響FIFO實際應用的問題，本數(shù)據(jù)采集卡采用 SRAM (Static Random Access Memory)和CPLD實現(xiàn)FIFO緩存，可大大降低了數(shù)據(jù)采集卡的成本。CPLD與SRAM之間需要有讀寫復用地址線和數(shù)據(jù)線、使能信號/0E、讀寫信號/WE、片選信號/CS。外部數(shù)據(jù)經(jīng)過鎖存，先寫入CPLD寄存器，再由寫信號寫入SRAM，然后在需要時通過指令通過USB接口傳輸給上位機應用程序。本數(shù)據(jù)采集卡使用的外部SRAM是64 KB、 16位的IS61LV6416 — 10TL，其引腳100 1015同時作為讀寫數(shù)據(jù)線。簡單使用輸出使能信號/OE和片選信號/CS即可實現(xiàn)2片SRAM的并列使用，從而使FIFO容量達到數(shù)據(jù)采集任務的要求。本卡采用USB控制器芯片cy7c68013實現(xiàn)USB2. 0高速傳輸功能，固件可通過重枚舉下載到芯片中。驅動程序采用Bulk模式進行高速數(shù)據(jù)傳輸在cypress公司提供的程序框架的基礎上開發(fā)了適用于本數(shù)據(jù)采集卡的固件程序，在ezloader. sys的基礎上開發(fā)了固件下載驅動程序；使用cypress提供的通用驅動程序(GPD)經(jīng)過簡單修改作為設備驅動， 完成了用戶應用程序的編寫。測試過程中，在數(shù)據(jù)采集卡的設備端采用CPLD填充數(shù)據(jù)給 FIFO，上位機利用上位機應用程序接收數(shù)據(jù)，數(shù)據(jù)傳輸速率可達到28 Mbit/s。 需要說明的是，在本說明書的教導下，本領域技術人員所作出的任何等同替代方式，或明顯變型方式，均應在本實用新型的保護范圍之內。
權利要求1. 一種高性能低噪聲數(shù)據(jù)采集卡，特征在于其包括輸入模塊、AD轉換模塊、時鐘信號驅動電路以及FIFO緩存模塊，所述輸入模塊采用AD8132高速差分放大器作為前置輸入放大級，所述AD轉換模塊采用雙ADC核結構的AD9238，所述時鐘信號驅動電路由 IDT74FCT3807獨立時鐘驅動，所述FIFO緩存模塊采用SRAM和CPLD實現(xiàn)FIFO緩存。
專利摘要本實用新型公開了一種高性能低噪聲數(shù)據(jù)采集卡，屬于數(shù)據(jù)采集系統(tǒng)領域，其包括輸入模塊、AD轉換模塊、時鐘信號驅動電路以及FIFO緩存模塊，所述輸入模塊采用AD8132高速差分放大器作為前置輸入放大級，所述AD轉換模塊采用雙ADC核結構的AD9238，所述時鐘信號驅動電路由IDT74FCT3807獨立時鐘驅動，所述FIFO緩存模塊采用SRAM和CPLD實現(xiàn)FIFO緩存。本實用新型濾除了各干擾對數(shù)據(jù)精度的影響，解決了外部大容量FIFO的問題，較完善的利用了USB2.0協(xié)議，完成了相關的硬件設計。經(jīng)測試結果表明，本實用新型具有噪聲低、傳輸速度快、精度高等優(yōu)點。
文檔編號G06F17/40GK202145314SQ20112024492
公開日2012年2月15日 申請日期2011年7月12日 優(yōu)先權日2011年7月12日
發(fā)明者鞏乃奇 申請人:山東科技大學