專利名稱：一種超聲射頻數(shù)字信號采集卡的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及超聲醫(yī)學(xué)成像技術(shù)領(lǐng)域，尤其涉及一種超聲醫(yī)學(xué)成像系統(tǒng)中用于對超聲射頻數(shù)字信號進(jìn)行采集與傳輸?shù)某暽漕l數(shù)字信號采集卡。
背景技術(shù)：
超聲射頻數(shù)字信號(即超聲射頻數(shù)據(jù))是超聲換能器采集到回波信號后，經(jīng)過A/D (模擬轉(zhuǎn)數(shù)字)轉(zhuǎn)換并延遲加權(quán)疊加(即波束形成)得到的射頻數(shù)據(jù)流，它包含著回波信號中最原始的數(shù)據(jù)信息?，F(xiàn)有的超聲信號采集系統(tǒng)主要包括超聲視頻信號采集卡，超聲視頻信號采集卡設(shè)置有視頻解碼芯片、FPGA\CPLD (現(xiàn)場可編程門陣列\(zhòng)復(fù)雜可編程邏輯器件)等電路單元，超聲視頻信號采集卡通過采集超聲診斷儀輸出的模擬視頻信號，然后由視頻解碼芯片將模擬視頻信號轉(zhuǎn)化為數(shù)字視頻信號，同時將數(shù)字視頻信號與狀態(tài)信號分離，傳送到FPGA\CPLD， FPGA\CPLD根據(jù)狀態(tài)信號實現(xiàn)數(shù)字視頻信號的控制與處理，并產(chǎn)生緩存的讀寫使能信號，控制緩存的讀寫，最后，在FPGA\CPLD的控制下，將處理后的數(shù)字視頻信號傳輸?shù)接嬎銠C(jī)。從上述方案可以看出，這種超聲視頻信號采集卡，是將采集的超聲模擬視頻信號經(jīng)過一系列處理后，再傳輸?shù)接嬎銠C(jī)，所以它不能將原始的超聲射頻數(shù)字信號完整地、實時地傳輸?shù)接嬎銠C(jī)，超聲視頻信號相比原始的超聲射頻數(shù)字信號已經(jīng)失去了許多有價值的信息，不能對信號處理算法的有效性做出正確的評估。
發(fā)明內(nèi)容本實用新型的目的在于針對現(xiàn)有技術(shù)的不足而提供一種可將超聲醫(yī)學(xué)成像系統(tǒng)中的超聲射頻數(shù)字信號完整地、實時地傳輸?shù)接嬎銠C(jī)的超聲射頻數(shù)字信號采集卡。本實用新型的目的通過以下技術(shù)措施實現(xiàn)一種超聲射頻數(shù)字信號采集卡，包括有 CPLD 單元、FIF0(First Input First Output，先進(jìn)先出)外部緩存單元、PCKPeripheral Component Interconnect)橋接芯片，所述CPLD單元設(shè)置有用于輸入超聲射頻數(shù)字信號的信號輸入端、信號輸出端，所述CPLD單元的信號輸出端與所述FIFO外部緩存單元的輸入端連接，所述FIFO外部緩存單元的輸出端與所述PCI橋接芯片的輸入端連接；所述CPLD單元還設(shè)置有用于產(chǎn)生中斷信號的中斷信號端，所述CPLD單元的中斷信號端與PCI橋接芯片的本地中斷信號端連接；所述PCI橋接芯片的輸出端通過PCI總線連接計算機(jī)。所述FIFO外部緩存單元包括有第一 FIFO緩存器、第二 FIFO緩存器，所述CPLD單元的信號輸出端與第一 FIFO緩存器的輸入端、第二 FIFO緩存器的輸入端連接，第一 FIFO 緩存器的輸出端、第二 FIFO緩存器的輸出端均與所述PCI橋接芯片的輸入端連接。所述CPLD單元為邏輯控制芯片，該邏輯控制芯片的型號為EPM7U8。所述PCI橋接芯片的型號為PCI9054。所述PCI總線的時鐘頻率為33MHz、總線寬度為32位、傳輸帶寬為132MB/S。本實用新型有益效果在于本實用新型包括有CPLD單元、FIFO外部緩存單元、PCI橋接芯片，CPLD單元設(shè)置有用于輸入超聲射頻數(shù)字信號的信號輸入端、信號輸出端，CPLD 單元的信號輸出端與FIFO外部緩存單元的輸入端連接，F(xiàn)IFO外部緩存單元的輸出端與PCI 橋接芯片的輸入端連接；CPLD單元還設(shè)置有用于產(chǎn)生中斷信號的中斷信號端，CPLD單元的中斷信號端與PCI橋接芯片的本地中斷信號端連接；PCI橋接芯片的輸出端通過PCI總線連接計算機(jī)。本實用新型在工作時，CPLD單元將輸入的超聲射頻數(shù)字信號整合成32位數(shù)據(jù)后，CPLD單元根據(jù)FIFO外部緩存單元中的空/滿標(biāo)志位產(chǎn)生的讀/寫選擇信號，將超聲射頻數(shù)字信號通過乒乓傳輸交替寫入FIFO外部緩存單元中，當(dāng)向FIFO外部緩存單元寫入的數(shù)據(jù)量達(dá)到預(yù)設(shè)的要求時，CPLD單元向PCI橋接芯片產(chǎn)生本地中斷信號，PCI橋接芯片在接收到中斷信號后開啟DMA(Direct Memory Access，直接內(nèi)存訪問)通道，將超聲射頻數(shù)字信號通過PCI總線傳輸?shù)接嬎銠C(jī)。由于本實用新型沒有對超聲射頻數(shù)字信號進(jìn)行轉(zhuǎn)換、視頻等處理，因此，本實用新型可將包含著回波信號中最原始信息的超聲射頻數(shù)字信號完整地、 實時地傳輸?shù)接嬎銠C(jī)。

下面利用附圖來對本實用新型作進(jìn)一步的說明，但是附圖中的實施例不構(gòu)成對本實用新型的任何限制。圖1是本實用新型的一種超聲射頻數(shù)字信號采集卡的方框結(jié)構(gòu)圖。在圖1中包括有1——CPLD單元21——第一 FIFO緩存器22——第二 FIFO緩存器 3——PCI橋接芯片4——PCI 總線。
具體實施方式
以下結(jié)合附圖對本實用新型作進(jìn)一步的說明。本實用新型的一種超聲射頻數(shù)字信號采集卡，如圖1所示，其包括有CPLD單元1、 FIFO外部緩存單元、PCI橋接芯片3，CPLD單元1設(shè)置有用于輸入超聲射頻數(shù)字信號的信號輸入端、信號輸出端，CPLD單元1的信號輸出端與FIFO外部緩存單元的輸入端連接，F(xiàn)IFO 外部緩存單元的輸出端與PCI橋接芯片3的輸入端連接；CPLD單元1還設(shè)置有用于產(chǎn)生中斷信號的中斷信號端，CPLD單元1的中斷信號端與PCI橋接芯片3的本地中斷信號端連接； PCI橋接芯片3的輸出端通過PCI總線4連接計算機(jī)。具體地說，在本實施例中，F(xiàn)IFO外部緩存單元包括有第一 FIFO緩存器21(FIF01)、 第二 FIFO緩存器22 (FIF02)，CPLD單元1的信號輸出端與第一 FIFO緩存器21的輸入端、 第二 FIFO緩存器22的輸入端連接，第一 FIFO緩存器21的輸出端、第二 FIFO緩存器22的輸出端均與PCI橋接芯片3的輸入端連接。另外，CPLD單元1設(shè)置有FIFO外部緩存單元的邏輯控制信號端，邏輯控制信號端與第一 FIFO緩存器21、第二 FIFO緩存器22連接，用于選定外部緩存單元中的一片F(xiàn)IFO (即第一 FIFO緩存器21或第二 FIFO緩存器22)進(jìn)行超聲射頻數(shù)字信號的傳輸。在本實施例中，優(yōu)選CPLD單元1為邏輯控制芯片，該邏輯控制芯片的型號為 EPM7128 ；PCI橋接芯片3的型號為PCI90M ；PCI總線4的時鐘頻率為33MHz、總線寬度為32位、傳輸帶寬為132MB/S。當(dāng)然，上述電子元器件和電路單元的型號及參數(shù)值僅供參考， 在具體實施本技術(shù)方案時，可根據(jù)實際環(huán)境進(jìn)行修改。本實用新型在使用時，可采集來自超聲換能器、超聲數(shù)字化前端模塊的原始超聲射頻數(shù)字信號，使原始的超聲射頻數(shù)字信號可以輸入本實用新型的CPLD單元1的信號輸入端，然后，CPLD單元1將輸入的超聲射頻數(shù)字信號整合成32位數(shù)據(jù)后，CPLD單元1根據(jù) FIFO外部緩存單元中FIFOl和FIF02的空/滿標(biāo)志位產(chǎn)生FIFOl和FIF02的讀/寫選擇信號，將超聲射頻數(shù)字信號通過乒乓傳輸交替寫入FIFO外部緩存單元中，當(dāng)向FIFO外部緩存單元寫入的數(shù)據(jù)量達(dá)到預(yù)設(shè)的要求時，CPLD單元1向PCI橋接芯片3產(chǎn)生本地中斷信號， PCI橋接芯片3在接收到中斷信號后開啟DMA通道，將超聲射頻數(shù)字信號通過PCI總線4傳輸?shù)接嬎銠C(jī)。其中，本實用新型預(yù)先存儲有在VC6.0環(huán)境下開發(fā)的驅(qū)動程序，該驅(qū)動程序是首先調(diào)用函數(shù)掃描PCI總線4，根據(jù)廠商號和設(shè)備號檢測出PCI板卡，在檢測到板卡后再對 PCI橋接芯片3的寄存器進(jìn)行配置并對設(shè)備進(jìn)行初始化(包括DMA通道的選擇，傳輸方式的設(shè)定并根據(jù)每幀數(shù)據(jù)的大小開辟合適的內(nèi)存緩沖區(qū)等)，初始化完成之后便進(jìn)行中斷使能， 驅(qū)動程序在檢測到本地中斷寄存器的值改變之后則進(jìn)入中斷處理函數(shù)，在中斷處理函數(shù)中關(guān)閉中斷使能，開啟DMA傳輸，將本實用新型采集的超聲射頻數(shù)字信號傳輸至計算機(jī)開辟的緩沖區(qū)中，每次傳輸完成之后重新開啟中斷使能，這樣在接收到下一個中斷信號時又能進(jìn)入中斷處理，通過這種方式實現(xiàn)數(shù)據(jù)的連續(xù)傳輸。綜上所述，本實用新型用于完成超聲醫(yī)學(xué)成像系統(tǒng)中超聲射頻數(shù)字信號的采集與傳輸，本實用新型可將包含著回波信號中最原始信息的超聲射頻數(shù)字信號完整地、實時地傳輸?shù)接嬎銠C(jī)，再利用計算機(jī)成熟并且強(qiáng)大的圖像處理功能從超聲射頻數(shù)字信號還原出超聲圖像，不但能加快醫(yī)學(xué)信息化的進(jìn)度，而且還能最大限度地降低超聲醫(yī)學(xué)成像設(shè)備的研發(fā)成本。最后應(yīng)當(dāng)說明的是，以上實施例僅用以說明本實用新型的技術(shù)方案，而非對本實用新型保護(hù)范圍的限制，盡管參照較佳實施例對本實用新型作了詳細(xì)地說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本實用新型的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本實用新型技術(shù)方案的實質(zhì)和范圍。
權(quán)利要求1.一種超聲射頻數(shù)字信號采集卡，其特征在于包括有CPLD單元、FIFO外部緩存單元、 PCI橋接芯片，所述CPLD單元設(shè)置有用于輸入超聲射頻數(shù)字信號的信號輸入端、信號輸出端，所述CPLD單元的信號輸出端與所述FIFO外部緩存單元的輸入端連接，所述FIFO外部緩存單元的輸出端與所述PCI橋接芯片的輸入端連接；所述CPLD單元還設(shè)置有用于產(chǎn)生中斷信號的中斷信號端，所述CPLD單元的中斷信號端與PCI橋接芯片的本地中斷信號端連接；所述PCI橋接芯片的輸出端通過PCI總線連接計算機(jī)。
2.根據(jù)權(quán)利要求1所述的超聲射頻數(shù)字信號采集卡，其特征在于所述FIFO外部緩存單元包括有第一 FIFO緩存器、第二 FIFO緩存器，所述CPLD單元的信號輸出端與第一 FIFO 緩存器的輸入端、第二 FIFO緩存器的輸入端連接，第一 FIFO緩存器的輸出端、第二 FIFO緩存器的輸出端均與所述PCI橋接芯片的輸入端連接。
3.根據(jù)權(quán)利要求1或2所述的超聲射頻數(shù)字信號采集卡，其特征在于所述CPLD單元為邏輯控制芯片，該邏輯控制芯片的型號為EPM7U8。
4.根據(jù)權(quán)利要求3所述的超聲射頻數(shù)字信號采集卡，其特征在于所述PCI橋接芯片的型號為PCI9054。
5.根據(jù)權(quán)利要求4所述的超聲射頻數(shù)字信號采集卡，其特征在于所述PCI總線的時鐘頻率為33MHz、總線寬度為32位、傳輸帶寬為132MB/S。
專利摘要本實用新型涉及超聲醫(yī)學(xué)成像技術(shù)領(lǐng)域，尤其涉及一種超聲醫(yī)學(xué)成像系統(tǒng)中用于對超聲射頻數(shù)字信號進(jìn)行采集與傳輸?shù)某暽漕l數(shù)字信號采集卡，其包括有CPLD單元、FIFO外部緩存單元、PCI橋接芯片，CPLD單元設(shè)置有信號輸入端、信號輸出端，CPLD單元的信號輸出端與FIFO外部緩存單元的輸入端連接，F(xiàn)IFO外部緩存單元的輸出端與PCI橋接芯片的輸入端連接；CPLD單元還設(shè)置有用于產(chǎn)生中斷信號的中斷信號端，CPLD單元的中斷信號端與PCI橋接芯片的本地中斷信號端連接；PCI橋接芯片的輸出端通過PCI總線連接計算機(jī)。本實用新型可將包含著回波信號中最原始信息的超聲射頻數(shù)字信號完整地、實時地傳輸?shù)接嬎銠C(jī)。
文檔編號G06F13/28GK202196397SQ20112025079
公開日2012年4月18日 申請日期2011年7月15日 優(yōu)先權(quán)日2011年7月15日
發(fā)明者武劍輝 申請人:武劍輝