專利名稱：一種龍芯cpu平臺(tái)中的時(shí)鐘裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及龍芯CPU平臺(tái)的時(shí)鐘設(shè)計(jì)，具體來說，涉及一種龍芯CPU平臺(tái)中的時(shí)鐘裝置。
背景技術(shù)：
傳統(tǒng)的X86架構(gòu)主板的每個(gè)平臺(tái)都有對應(yīng)的定制時(shí)鐘芯片，只用一個(gè)時(shí)鐘芯片供整個(gè)主板的CPU及Chipset的時(shí)鐘，由于龍芯自身的特點(diǎn)，關(guān)于CPU的HT時(shí)鐘，傳統(tǒng)的X86 上使用的時(shí)鐘芯片的時(shí)鐘類型并不能滿足龍芯CPU的要求，而目前龍芯CPU并沒有自己設(shè)計(jì)的chipset，而一般X86平臺(tái)所用的時(shí)鐘芯片都是根據(jù)X86的每個(gè)平臺(tái)定制的，所以時(shí)鐘必須根據(jù)龍芯CPU的獨(dú)特性，來設(shè)計(jì)適合于它的時(shí)鐘拓?fù)洹?br>
實(shí)用新型內(nèi)容為了給龍芯CPU設(shè)計(jì)自身需要的時(shí)鐘裝置，本實(shí)用新型提供了一種龍芯CPU平臺(tái)中的時(shí)鐘裝置。一種龍芯CPU平臺(tái)中的時(shí)鐘裝置，包括晶振，差分時(shí)鐘驅(qū)動(dòng)器，龍芯CPUO和龍芯 CPUl ；所述晶振經(jīng)差分時(shí)鐘驅(qū)動(dòng)器將信號(hào)傳遞給龍芯CPUO和龍芯CPUl。優(yōu)選的，所述晶振傳遞給差分時(shí)鐘驅(qū)動(dòng)器的信號(hào)為LVDS信號(hào)。優(yōu)選的，所述晶振采用EG2121CA。優(yōu)選的，所述差分時(shí)鐘驅(qū)動(dòng)器采用MC100EP210S。一種龍芯CPU平臺(tái)中的時(shí)鐘裝置，包括晶振，龍芯CPU ；所述龍芯CPU與晶振直接相連。優(yōu)選的，所述龍芯CPU個(gè)數(shù)為兩個(gè)，每個(gè)龍芯CPU與一個(gè)晶振相連。優(yōu)選的，所述龍芯CPU與晶振之間傳遞LVTTL信號(hào)。優(yōu)選的，所述晶振采用SG8002-CA。本實(shí)用新型提供的裝置使得龍芯CPU有了合適的時(shí)鐘裝置，拓展了龍芯CPU的應(yīng)用范圍，加快了龍芯CPU的應(yīng)用步伐。

圖1是本實(shí)用新型的雙端時(shí)鐘裝置圖2是本實(shí)用新型的單端時(shí)鐘裝置具體實(shí)施方式
龍芯3號(hào)CPU有兩組HT總線，輸入時(shí)鐘有兩組差分時(shí)鐘HT0CLKP/N和HT1CLKP/ N，一組單端時(shí)鐘HTCLK，通過一個(gè)strap pin來選擇使用何種Clock。
3CLKSEL[15:10]FunctionDescriptionCLKSEL14HT PLL Ref clock input selectI=CLK from HTn_CLKp/n O=CLK from HT—CLK差分時(shí)鐘兩路龍芯CPU需要4組200MHZ LVDS差分時(shí)鐘，LVDS時(shí)鐘源選擇 EG2121CA，使用一個(gè) 1 5 的 buffer (MC100EP210S)即可，實(shí)現(xiàn)框圖如 1 晶振通過差分時(shí)鐘驅(qū)動(dòng)器與兩路CPU連接，晶振與差分時(shí)鐘驅(qū)動(dòng)器之間傳輸LVDS信號(hào)。單端時(shí)鐘直接使用SG8002-CA晶振與龍芯CPU連接，晶振與龍芯CPU傳遞LVTTL 信號(hào)，實(shí)現(xiàn)框圖如圖2。
權(quán)利要求1.一種龍芯CPU平臺(tái)中的時(shí)鐘裝置，其特征在于包括晶振，差分時(shí)鐘驅(qū)動(dòng)器，龍芯 CPUO和龍芯CPUl ；所述晶振經(jīng)差分時(shí)鐘驅(qū)動(dòng)器將信號(hào)傳遞給龍芯CPUO和龍芯CPUl。
2.如權(quán)利要求1所述的時(shí)鐘裝置，其特征在于所述晶振傳遞給差分時(shí)鐘驅(qū)動(dòng)器的信號(hào)為LVDS信號(hào)。
3.如權(quán)利要求1所述的時(shí)鐘裝置，其特征在于所述晶振采用EG2121CA。
4.如權(quán)利要求1所述的時(shí)鐘裝置，其特征在于所述差分時(shí)鐘驅(qū)動(dòng)器采用 MC100EP210S。
5.一種龍芯CPU平臺(tái)中的時(shí)鐘裝置，其特征在于包括晶振，龍芯CPU ； 所述龍芯CPU與晶振直接相連。
6.如權(quán)利要求5所述的時(shí)鐘裝置，其特征在于所述龍芯CPU個(gè)數(shù)為兩個(gè)，每個(gè)龍芯 CPU與一個(gè)晶振相連。
7.如權(quán)利要求5所述的時(shí)鐘裝置，其特征在于所述龍芯CPU與晶振之間傳遞LVTTL信號(hào)。
8.如權(quán)利要求5所述的時(shí)鐘裝置，其特征在于所述晶振采用SG8002-CA。
專利摘要本實(shí)用新型提供了一種龍芯CPU平臺(tái)中的時(shí)鐘裝置，包括晶振，差分時(shí)鐘驅(qū)動(dòng)器，龍芯CPU0和龍芯CPU1；所述晶振經(jīng)差分時(shí)鐘驅(qū)動(dòng)器將信號(hào)傳遞給龍芯CPU0和龍芯CPU1。本實(shí)用新型提供的裝置使得龍芯CPU有了合適的時(shí)鐘裝置，拓展了龍芯CPU的應(yīng)用范圍，加快了龍芯CPU的應(yīng)用步伐。
文檔編號(hào)G06F1/04GK202126644SQ20112025910
公開日2012年1月25日 申請日期2011年7月21日 優(yōu)先權(quán)日2011年7月21日
發(fā)明者劉新春, 姚文浩, 楊曉君, 柳勝杰, 梁發(fā)清, 王暉, 王英, 邵宗有, 鄭臣明, 郝志彬 申請人:曙光信息產(chǎn)業(yè)(北京)有限公司