專利名稱：零延時自動收發(fā)轉(zhuǎn)換電路及裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子技術(shù)領(lǐng)域，尤其涉及一種零延時自動收發(fā)轉(zhuǎn)換電路及裝置。
背景技術(shù)：
收發(fā)轉(zhuǎn)換電路通常使用RS485芯片來實現(xiàn)，該RS485芯片包括發(fā)送端、接收端及控制端，控制端用于控制RS485芯片是處于發(fā)送的狀態(tài)還是處于接收的狀態(tài)。例如，RS485芯片一般處于接收狀態(tài)，當(dāng)需要發(fā)送數(shù)據(jù)時，由軟件控制RS485芯片使之為發(fā)送狀態(tài)，數(shù)據(jù)發(fā)送完畢后，再由 UART (Universal Asynchronous Receiver/Transmitter,通用異步接收/發(fā)送裝置)的特定寄存器提供狀態(tài)指示，或者由軟件估計數(shù)據(jù)發(fā)送完所需的時間，延時一段時間以確保數(shù)據(jù)發(fā)送完畢后，再轉(zhuǎn)換到接收狀態(tài)。上述數(shù)據(jù)收發(fā)轉(zhuǎn)換中，如果轉(zhuǎn)換時機不當(dāng)，將會造成數(shù)據(jù)丟失，而且通過軟件控制估算發(fā)送數(shù)據(jù)所需的時間顯然不能夠完全精確，而且需要產(chǎn)生延時來確保數(shù)據(jù)發(fā)送完畢， 無法達到數(shù)據(jù)收發(fā)的準(zhǔn)確切換。

實用新型內(nèi)容本實用新型的主要目的是提供一種零延時自動收發(fā)轉(zhuǎn)換電路，旨在實現(xiàn)收發(fā)電路的自動收發(fā)轉(zhuǎn)換的零延時。本實用新型提供了一種零延時自動收發(fā)轉(zhuǎn)換電路，包括可編程邏輯控制電路及與可編程邏輯控制電路連接的收發(fā)電路，所述可編程邏輯控制電路接收需發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)發(fā)至收發(fā)電路，同時將所述接收的需發(fā)送的數(shù)據(jù)進行邏輯運算后產(chǎn)生控制信號，控制收發(fā)電路進行自動收發(fā)切換。優(yōu)選地，所述可編程邏輯控制電路包括轉(zhuǎn)發(fā)電路及邏輯電路，該轉(zhuǎn)發(fā)電路與所述收發(fā)電路連接，用于轉(zhuǎn)發(fā)由收發(fā)電路接收或發(fā)送的數(shù)據(jù)；該邏輯電路與收發(fā)電路連接，用于根據(jù)需發(fā)送的數(shù)據(jù)，產(chǎn)生高電平或低電平，控制收發(fā)電路的接收及發(fā)送狀態(tài)。優(yōu)選地，所述可編程邏輯控制電路為型號為GAL16V8的芯片，所述收發(fā)電路為型號為RS485的芯片；RS485芯片的I腳為發(fā)送引腳，4腳為接收引腳，2腳為接收控制端，3腳為發(fā)送控制端；GAL16V8芯片的2腳為接收需發(fā)送的數(shù)據(jù)，18腳為將需發(fā)送的數(shù)據(jù)轉(zhuǎn)發(fā)的輸出端，該18腳與RS485芯片的4腳連接，8腳為接收需接收的數(shù)據(jù)的輸入端與RS485芯片的I腳連接，16腳為將需接收的數(shù)據(jù)轉(zhuǎn)發(fā)的輸出端，17腳為控制RS485芯片處于接收或者發(fā)送狀態(tài)的控制輸出端，該17腳與RS485芯片的2腳及3腳連接。優(yōu)選地，所述可編程邏輯控制電路還包括啟動電路，該啟動電路包括電源、電阻、 二極管及電容，電源與GAL16V8芯片的20腳連接，用于為GAL16V8芯片提供電源，電阻與電容并聯(lián)，且并聯(lián)后的一端與GAL16V8芯片的19腳連接，另一端與GAL16V8芯片的3腳連接， 所述另一端還通過電容與地連接。優(yōu)選地，所述收發(fā)電路為多個，分別與可編程邏輯控制電路連接。本實用新型還提供了一種零延時自動收發(fā)轉(zhuǎn)換裝置，包括可編程邏輯控制電路及與可編程邏輯控制電路連接的收發(fā)電路，所述可編程邏輯控制電路接收需發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)發(fā)至收發(fā)電路，同時將所述接收的需發(fā)送的數(shù)據(jù)進行邏輯運算后產(chǎn)生控制信號。本實用新型通過可編程邏輯控制電路實現(xiàn)收發(fā)電路自動收發(fā)轉(zhuǎn)換的切換，不但提高了抗干擾能力，還解決了現(xiàn)有技術(shù)中的延時導(dǎo)致數(shù)據(jù)丟失的問題。

圖I是本實用新型零延時自動收發(fā)轉(zhuǎn)換電路的結(jié)構(gòu)框圖；圖2是本實用新型零延時自動收發(fā)轉(zhuǎn)換電路的電路結(jié)構(gòu)示意圖。本實用新型目的的實現(xiàn)、功能特點及優(yōu)點將結(jié)合實施例，參照附圖做進一步說明。
具體實施方式
以下結(jié)合說明書附圖及具體實施例進一步說明本實用新型的技術(shù)方案。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。圖I是本實用新型一種零延時自動收發(fā)轉(zhuǎn)換電路的結(jié)構(gòu)框圖。參照圖1，本實用新型零延時自動收發(fā)轉(zhuǎn)換電路包括可編程邏輯控制電路10及與可編程邏輯控制電路10連接的收發(fā)電路20，所述可編程邏輯控制電路10接收需發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)發(fā)至收發(fā)電路 20，同時將所述接收的需發(fā)送的數(shù)據(jù)進行邏輯運算后產(chǎn)生控制信號。該可編程邏輯控制電路10包括轉(zhuǎn)發(fā)電路11及邏輯電路12，該轉(zhuǎn)發(fā)電路11與所述收發(fā)電路20連接，用于轉(zhuǎn)發(fā)由收發(fā)電路20接收或發(fā)送的數(shù)據(jù)；該邏輯電路12與收發(fā)電路20連接，用于根據(jù)需發(fā)送的數(shù)據(jù)，產(chǎn)生高電平或低電平，控制收發(fā)電路20實現(xiàn)對數(shù)據(jù)的接收或者發(fā)送。具體地，當(dāng)有數(shù)據(jù)發(fā)送時，該數(shù)據(jù)將由單片機發(fā)送至可編程邏輯控制電路10，則可編程邏輯控制電路10通過將該數(shù)據(jù)進行邏輯運算后，產(chǎn)生發(fā)送的控制信號，則收發(fā)電路20 根據(jù)該發(fā)送的控制信號由接收狀態(tài)切換為發(fā)送狀態(tài)，因此需發(fā)送的數(shù)據(jù)通過可編程邏輯控制電路10轉(zhuǎn)發(fā)至收發(fā)電路10，再由收發(fā)電路發(fā)送至外圍設(shè)備。當(dāng)數(shù)據(jù)發(fā)送完時，可編程邏輯控制電路10通過發(fā)送的數(shù)據(jù)進行邏輯運算后，產(chǎn)生接收的控制信號，則收發(fā)電路20根據(jù)該接收的控制由發(fā)送狀態(tài)切換為接收狀態(tài)，因此收發(fā)電路20可以接收外圍設(shè)備的數(shù)據(jù)，并通過可編程邏輯控制電路10轉(zhuǎn)發(fā)至單片機。參照圖2，其為本實用新型零延時自動收發(fā)轉(zhuǎn)換電路的電路結(jié)構(gòu)示意圖。上述可編程邏輯控制電路10可以為型號為GAL16V8的芯片，上述收發(fā)電路20可以為型號為RS485 的芯片。其中，RS485芯片的I腳為發(fā)送引腳，4腳為接收引腳，2腳為接收控制端，3腳為發(fā)送控制端，6腳及7腳為信號輸出端；當(dāng)接收控制端為低電平時，RS485芯片處于接收數(shù)據(jù)的狀態(tài)，即可以從4腳接收數(shù)據(jù)，并由6腳及7腳發(fā)送至外圍設(shè)備；當(dāng)發(fā)送控制端為高電平時， RS485芯片處于發(fā)送數(shù)據(jù)的狀態(tài)，即可以從6腳及7腳接收數(shù)據(jù)，并由I腳發(fā)送可編程邏輯控制電路10。GAL16V8芯片的2腳與單片機連接，用于接收單片機發(fā)送的數(shù)據(jù)，18腳與RS485芯片的4腳連接，用于將2腳接收的數(shù)據(jù)轉(zhuǎn)發(fā)至RS485芯片的4腳；8腳與RS485芯片的I腳連接，用于接收RS485芯片從外圍設(shè)備接收的數(shù)據(jù)，16腳與單片機連接，用于將8腳接收的數(shù)據(jù)轉(zhuǎn)發(fā)至單片機；17腳同時與RS485芯片的2腳及3腳連接，用于控制RS485芯片處于接收或者發(fā)送狀態(tài)。[0020]在這里需要說明的是，上述可編程邏輯控制電路10并不限定于上述GAL16V8芯片，凡是能實現(xiàn)上述可編程邏輯控制電路10的功能的芯片均在本實用新型的保護范圍之內(nèi)。上述零延時自動收發(fā)轉(zhuǎn)換電路的工作原理如下由于不發(fā)送數(shù)據(jù)時，單片機的輸出端為高電平，即GAL16V8芯片2腳接收的數(shù)據(jù)為高電平，則GAL16V8芯片為通過邏輯運算輸出低電平，控制RS485芯片處于接收的狀態(tài)。當(dāng)單片機需要發(fā)送數(shù)據(jù)時，其通過2腳輸入至GAL16V8芯片。則GAL16V8芯片檢測到該數(shù)據(jù)時，將其通過邏輯運算產(chǎn)生高電平，從而控制RS485芯片為發(fā)送數(shù)據(jù)的狀態(tài)。當(dāng)GAL16V8芯片檢測數(shù)據(jù)為下降沿時，表示數(shù)據(jù)發(fā)送完畢，則GAL16V8芯片通過邏輯運算產(chǎn)生低電平，從而控制RS485芯片為接收數(shù)據(jù)的狀態(tài)。因此，通過GAL16V8芯片的邏輯控制，實現(xiàn)了 RS485芯片的自動收發(fā)切換，而且檢測到數(shù)據(jù)發(fā)送完畢，則產(chǎn)生低電平的控制信號，控制RS485芯片進行收發(fā)的切換，從而解決了現(xiàn)有技術(shù)中延時導(dǎo)致數(shù)據(jù)丟失的問題。另外，該GAL16V8芯片使得單片機與收發(fā)電路之間形成了隔離，從而進一步提高了收發(fā)電路接收或發(fā)送數(shù)據(jù)過程中其他信號的干擾。上述可編程邏輯控制電路10還包括啟動電路12,該啟動電路12包括電源VCC、 電阻R、二極管D及電容C，電源VCC與GAL16V8芯片的20腳連接，用于為GAL16V8芯片提供電源，電阻R與二極管D并聯(lián)，且并聯(lián)后的一端與GAL16V8芯片的19腳連接，另一端與 GAL16V8芯片的3腳連接，所述另一端還通過電容C與地連接。由于上述GAL16V8芯片為多個引腳，因此該GAL16V8芯片可以連接多個收發(fā)電路 20，從而GAL16V8芯片可以同時控制多個RS485芯片的自動收發(fā)轉(zhuǎn)換。上述零延時自動收發(fā)轉(zhuǎn)換電路中的各組成可以分開設(shè)置，也可以集成在電路板上，從而形成一個零延時自動收發(fā)轉(zhuǎn)換裝置。本實用新型通過可編程邏輯控制電路10實現(xiàn)收發(fā)電路20自動收發(fā)轉(zhuǎn)換的切換， 不但提高了抗干擾能力，還解決了現(xiàn)有技術(shù)中的延時導(dǎo)致數(shù)據(jù)丟失的問題。以上所述僅為本實用新型的優(yōu)選實施例，并非因此限制其專利范圍，凡是利用本實用新型說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，均同理包括在本實用新型的專利保護范圍內(nèi)。
權(quán)利要求1.一種零延時自動收發(fā)轉(zhuǎn)換電路，其特征在于，包括可編程邏輯控制電路及與可編程邏輯控制電路連接的收發(fā)電路，所述可編程邏輯控制電路接收需發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)發(fā)至收發(fā)電路，同時將所述接收的需發(fā)送的數(shù)據(jù)進行邏輯運算后產(chǎn)生控制信號，控制收發(fā)電路進行自動收發(fā)切換。
2.根據(jù)權(quán)利要求I所述的零延時自動收發(fā)轉(zhuǎn)換電路，其特征在于，所述可編程邏輯控制電路包括轉(zhuǎn)發(fā)電路及邏輯電路，該轉(zhuǎn)發(fā)電路與所述收發(fā)電路連接，用于轉(zhuǎn)發(fā)由收發(fā)電路接收或發(fā)送的數(shù)據(jù)；該邏輯電路與收發(fā)電路連接，用于根據(jù)需發(fā)送的數(shù)據(jù)，產(chǎn)生高電平或低電平，控制收發(fā)電路的接收及發(fā)送狀態(tài)。
3.根據(jù)權(quán)利要求2所述的零延時自動收發(fā)轉(zhuǎn)換電路，其特征在于，所述可編程邏輯控制電路為型號為GAL16V8的芯片，所述收發(fā)電路為型號為RS485的芯片；RS485芯片的I腳為發(fā)送引腳，4腳為接收引腳，2腳為接收控制端，3腳為發(fā)送控制端；GAL16V8芯片的2腳為接收需發(fā)送的數(shù)據(jù)，18腳為將需發(fā)送的數(shù)據(jù)轉(zhuǎn)發(fā)的輸出端，該18腳與RS485芯片的4腳連接，8腳為接收需接收的數(shù)據(jù)的輸入端與RS485芯片的I腳連接，16腳為將需接收的數(shù)據(jù)轉(zhuǎn)發(fā)的輸出端，17腳為控制RS485芯片處于接收或者發(fā)送狀態(tài)的控制輸出端，該17腳與 RS485芯片的2腳及3腳連接。
4.根據(jù)權(quán)利要求3所述的零延時自動收發(fā)轉(zhuǎn)換電路，其特征在于，所述可編程邏輯控制電路還包括啟動電路，該啟動電路包括電源、電阻、二極管及電容，電源與GAL16V8芯片的20腳連接，用于為GAL16V8芯片提供電源，電阻與電容并聯(lián)，且并聯(lián)后的一端與GAL16V8 芯片的19腳連接，另一端與GAL16V8芯片的3腳連接，所述另一端還通過電容與地連接。
5.根據(jù)權(quán)利要求I至4中任一項所述的零延時自動收發(fā)轉(zhuǎn)換電路，其特征在于，所述收發(fā)電路為多個，分別與可編程邏輯控制電路連接。
6.一種零延時自動收發(fā)轉(zhuǎn)換裝置，其特征在于，包括如權(quán)利要求I至5中任一項所述的零延時自動收發(fā)轉(zhuǎn)換電路。專利摘要本實用新型公開一種零延時自動收發(fā)轉(zhuǎn)換電路及裝置，該電路包括可編程邏輯控制電路及與可編程邏輯控制電路連接的收發(fā)電路，所述可編程邏輯控制電路接收需發(fā)送的數(shù)據(jù)，并將其轉(zhuǎn)發(fā)至收發(fā)電路，同時將所述接收的需發(fā)送的數(shù)據(jù)進行邏輯運算后產(chǎn)生控制信號，控制收發(fā)電路進行自動收發(fā)切換。本實用新型通過可編程邏輯控制電路實現(xiàn)收發(fā)電路自動收發(fā)轉(zhuǎn)換的切換，不但提高了抗干擾能力，還解決了現(xiàn)有技術(shù)中的延時導(dǎo)致數(shù)據(jù)丟失的問題。
文檔編號G06F13/38GK202351862SQ20112047291
公開日2012年7月25日 申請日期2011年11月24日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者李國強 申請人:深圳市宇泰科技有限公司