專(zhuān)利名稱(chēng)：一種i/o通訊接口模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電路技術(shù)領(lǐng)域，為ー種i/o通訊接ロ模塊。
背景技術(shù)：
目前在國(guó)內(nèi)主要數(shù)控系統(tǒng)的通訊方式有現(xiàn)場(chǎng)總線(xiàn)、RS232、RS485等等，由于使用此類(lèi)通訊協(xié)議時(shí)，程序中要進(jìn)行通訊ロ與程序段間的切換，相應(yīng)的傳輸速度較慢，而且在ー些場(chǎng)合，通訊還受到通訊I/o接口數(shù)量的硬件限制，通訊雙方的I/O接口數(shù)量不一定能匹配，主要是通訊接收數(shù)據(jù)一方可能存在I/o數(shù)量少的問(wèn)題。
發(fā)明內(nèi)容本實(shí)用新型要解決的問(wèn)題是現(xiàn)有常用通訊方式直接通過(guò)現(xiàn)場(chǎng)總線(xiàn)等進(jìn)行，與程序段切換時(shí)傳輸速度受影響，另外，現(xiàn)有通訊方式還會(huì)受到I/o接口數(shù)量的硬件限制。本實(shí)用新型的技術(shù)方案為ー種I/O通訊接ロ模塊，包括ー塊MCU芯片、四路數(shù)據(jù)輸入電路,一路數(shù)據(jù)輸出電路和一路時(shí)序控制電路,通訊數(shù)據(jù)由四路數(shù)據(jù)輸入電路輸入MCU芯片，時(shí)序控制電路連接MCU芯片，MCU芯片經(jīng)數(shù)據(jù)輸出電路輸出處理后的通訊信號(hào)，數(shù)據(jù)輸入電路、數(shù)據(jù)輸出電路和時(shí)序控制電路均為光電耦合電路。本實(shí)用新型通過(guò)MCU芯片處理通訊數(shù)據(jù)，由時(shí)序控制電路控制MCU芯片的處理時(shí)間，降低通訊串ロ在工作中切換的時(shí)間，四路輸入數(shù)據(jù)最終由一路輸出，節(jié)約外部連接I/O擴(kuò)展芯片通道的數(shù)量，省略了串ロ端ロ電壓編碼時(shí)間，可以在有限的I/O接口數(shù)量下，高效、快速的進(jìn)行數(shù)據(jù)傳輸通訊。

圖I為本實(shí)用新型的電路結(jié)構(gòu)示意圖。圖2為本實(shí)用新型的工作時(shí)序圖。圖3為本發(fā)明實(shí)施例中，設(shè)置下死點(diǎn)的時(shí)序圖。圖4為本發(fā)明實(shí)施例中，設(shè)置下死點(diǎn)保持時(shí)間的時(shí)序圖。
具體實(shí)施方式
如圖I所示，本實(shí)用新型包括ー塊MCU芯片、四路數(shù)據(jù)輸入電路，一路數(shù)據(jù)輸出電路和一路時(shí)序控制電路，數(shù)據(jù)輸入電路和數(shù)據(jù)輸出電路均為光電耦合電路，通訊數(shù)據(jù)ΒΙΤ0、BITl、BIT2和BIT3由四路數(shù)據(jù)輸入電路輸入MCU芯片，時(shí)序控制電路連接MCU芯片，通過(guò)時(shí)序信號(hào)REQ控制MCU芯片的時(shí)序，MCU芯片經(jīng)數(shù)據(jù)輸出電路輸出處理后的通訊信號(hào)ACK。如圖2，為本實(shí)用新型的工作時(shí)序圖，本實(shí)用新型四路數(shù)據(jù)輸入電路作為數(shù)據(jù)總線(xiàn)，數(shù)據(jù)線(xiàn)寬4bit，傳輸?shù)耐ㄓ崝?shù)據(jù)為16位，時(shí)序信號(hào)REQ和通訊信號(hào)ACK作為通訊的握手信號(hào)，在REQ信號(hào)的上升沿，MCU芯片讀取四路數(shù)據(jù)輸入電路上的數(shù)據(jù)，傳輸ー個(gè)16位的數(shù)據(jù)需要數(shù)據(jù)類(lèi)型幀I幀，數(shù)據(jù)幀4幀，共5幀，相同的5幀數(shù)據(jù)重復(fù)發(fā)一次作為數(shù)據(jù)校驗(yàn)，傳輸10幀數(shù)據(jù)構(gòu)成ー個(gè)通訊周期，一個(gè)通訊周期傳輸ー個(gè)數(shù)據(jù)。如果前后5幀的數(shù)據(jù)保持一致，ACK信號(hào)將會(huì)在第10個(gè)REQ信號(hào)上升沿到來(lái)后5ms內(nèi)跳轉(zhuǎn)，表示本次通訊成功結(jié)束；否則如果ACK信號(hào)一直為低電平，說(shuō)明本次通訊出錯(cuò)，必須重發(fā)。另外，同一個(gè)通訊周期內(nèi)，REQ信號(hào)的上升沿間隔時(shí)間不超過(guò)20ms，否則將會(huì)認(rèn)為本次通訊失敗或結(jié)束。兩次通訊周期之間的間隔時(shí)間必須大于20ms。下面通過(guò)ー個(gè)在機(jī)床中設(shè)置下死點(diǎn)數(shù)據(jù)的實(shí)施例來(lái)說(shuō)明本實(shí)用新型I/O通訊接ロ的實(shí)施，本實(shí)用新型的通訊接ロ模塊連接在控制器輸出端和機(jī)床控制信號(hào)輸入端之間I)、設(shè)下死點(diǎn)數(shù)據(jù)為60. 00mm，則要傳輸?shù)氖M(jìn)制數(shù)據(jù)為60. 00/0. 01 = 6000。6000 (dec) =0x1770 (hex) =0001, 0111，0111，0000 (bin)第I幀(數(shù)據(jù)類(lèi)型)0010 ;·第2 幀0001;·第3 幀0111;第4 幀0111;第5 幀0000;第6幀(數(shù)據(jù)類(lèi)型):0010 ；第7 幀0001;第8 幀0111;第9 幀0111;第10 幀0000 ；傳輸數(shù)據(jù)時(shí)序圖如圖3所示，其中第6幀至第10幀為第I幀到第5幀的重復(fù)，不
再重復(fù)顯示；2)、設(shè)置下死點(diǎn)保持時(shí)間為100ms，則要傳輸?shù)氖M(jìn)制數(shù)據(jù)為100。100(dec)=0x0064(hex)=0000, 0000，0110，0100(bin)第I幀(數(shù)據(jù)類(lèi)型)0001 ;第2 幀0000 ；第3 幀0000 ；第4 幀0110;第5 幀0100 ；第6幀(數(shù)據(jù)類(lèi)型):0001 ；第7 幀0000 ；第8 幀0000 ；第9 幀0110;第10 幀0100 ；傳輸數(shù)據(jù)的時(shí)序圖如圖4，其中第6幀至第10幀為第I幀到第5幀的重復(fù)，不再重
復(fù)顯示。本實(shí)用新型采用硬件直接連接通訊，速度快，硬件上減小I/O接口數(shù)量限制的影響，信號(hào)校驗(yàn)增加了準(zhǔn)確性。
權(quán)利要求1.ー種I/O通訊接ロ模塊，其特征是包括ー塊MCU芯片、四路數(shù)據(jù)輸入電路，一路數(shù)據(jù)輸出電路和一路時(shí)序控制電路，通訊數(shù)據(jù)由四路數(shù)據(jù)輸入電路輸入MCU芯片，時(shí)序控制電路連接MCU芯片，MCU芯片經(jīng)數(shù)據(jù)輸出電路輸出處理后的通訊信號(hào)，數(shù)據(jù)輸入電路、數(shù)據(jù)輸出電路和時(shí)序控制電路均為光電耦合電路。
專(zhuān)利摘要一種I/O通訊接口模塊，包括一塊MCU芯片、四路數(shù)據(jù)輸入電路，一路數(shù)據(jù)輸出電路和一路時(shí)序控制電路，通訊數(shù)據(jù)由四路數(shù)據(jù)輸入電路輸入MCU芯片，時(shí)序控制電路連接MCU芯片，MCU芯片經(jīng)數(shù)據(jù)輸出電路輸出處理后的通訊信號(hào)，數(shù)據(jù)輸入電路、數(shù)據(jù)輸出電路和時(shí)序控制電路均為光電耦合電路。本實(shí)用新型可以在有限的I/O接口數(shù)量下，高效、快速的進(jìn)行數(shù)據(jù)傳輸通訊。
文檔編號(hào)G06F13/40GK202453881SQ201120485010
公開(kāi)日2012年9月26日 申請(qǐng)日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者余繼軍, 倪鳳貴, 宋華山, 柳倩希 申請(qǐng)人:南京埃爾法電液技術(shù)有限公司, 南京埃斯頓自動(dòng)化股份有限公司