專利名稱：分級軟性錯(cuò)誤之關(guān)鍵性并基于該關(guān)鍵性減輕該軟性錯(cuò)誤的制作方法
技術(shù)領(lǐng)域：
一項(xiàng)或一項(xiàng)以上實(shí)施例一般涉及集成電路中的軟性錯(cuò)誤，且更確切地說，涉及減輕集成電路的存儲(chǔ)裝置中的軟性錯(cuò)誤。
背景技術(shù)：
集成電路的存儲(chǔ)節(jié)點(diǎn)中的軟性錯(cuò)誤導(dǎo)致集成電路的狀態(tài)的持續(xù)損壞。為防止集成電路操作不當(dāng)，應(yīng)檢測、隔離并校正軟性錯(cuò)誤。在檢測到軟性錯(cuò)誤之后，可重置或重新配置集成電路，從而隔離且校正所述軟性錯(cuò)誤。然而，重置集成電路可需要在總系統(tǒng)恢復(fù)上耗費(fèi)大量時(shí)間。某些應(yīng)用需要高可用性。例如，在電信應(yīng)用中，通常需要每年可用性為99.999%或停機(jī)時(shí)間為約五分鐘。對于一些集成電路來說，軟性錯(cuò)誤產(chǎn)生一定量的系統(tǒng)重置時(shí)間，所述系統(tǒng)重置時(shí)間超過所允許的停機(jī)時(shí)間。在從軟性錯(cuò)誤恢復(fù)的期間內(nèi)，普遍需要限制停機(jī)時(shí)間。本發(fā)明的一項(xiàng)或一項(xiàng)以上實(shí)施例可解決一個(gè)或一個(gè)以上上述問題。

發(fā)明內(nèi)容
用于減輕軟性錯(cuò)誤的系統(tǒng)包含:可編程集成電路，其包含可編程邏輯與互連資源以及配置存儲(chǔ)器，所述可編程邏輯與互連資源響應(yīng)于存儲(chǔ)在所述配置存儲(chǔ)器中的配置數(shù)據(jù)實(shí)施用戶設(shè)計(jì)；以及非易失性存儲(chǔ)器，其耦接到所述可編程集成電路。非易失性存儲(chǔ)器存儲(chǔ)用于用戶設(shè)計(jì)的配置數(shù)據(jù)。用戶設(shè)計(jì)包含三重冗余軟性錯(cuò)誤管理電路，其包含:檢查電路，所述檢查電路使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中多個(gè)存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的軟性錯(cuò)誤；分級電路，所述分級電路耦接到所述檢查電路，其中所述分級電路經(jīng)配置以響應(yīng)于所述檢查電路，使用為每一存儲(chǔ)位指定多個(gè)關(guān)鍵性等級中的一者的映射，來確定所述損壞存儲(chǔ)位的所述關(guān)鍵性等級；以及校正電路，所述校正電路耦接到所述分級電路，用于起始與所述關(guān)鍵性等級相關(guān)聯(lián)的多個(gè)減輕技術(shù)，所述校正電路經(jīng)配置以起始與所述分級電路所確定的所述關(guān)鍵性等級相關(guān)聯(lián)的減輕技術(shù)。在一些實(shí)施例中，所述減輕技術(shù)中的第一技術(shù)包含執(zhí)行到冗余邏輯的故障轉(zhuǎn)移，所述減輕技術(shù)中的第二技術(shù)包含重新初始化所述配置存儲(chǔ)器，且所述減輕技術(shù)中的第三技術(shù)包含校正所述損壞存儲(chǔ)位。所述映射可針對所述存儲(chǔ)位中的一者與多個(gè)狀態(tài)中的一者的每一組合指定所述關(guān)鍵性等級中的個(gè)別關(guān)鍵性等級。所述分級電路可經(jīng)進(jìn)一步配置以確定所述映射中針對所述損壞存儲(chǔ)位與所述分級電路的狀態(tài)寄存器的所述狀態(tài)的所述組合而指定的所述個(gè)別關(guān)鍵性等級。所述校正電路可經(jīng)進(jìn)一步配置以起始與所述個(gè)別關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。所述校正電路可經(jīng)進(jìn)一步配置以響應(yīng)于所述減輕技術(shù)而校正所述損壞存儲(chǔ)位，其中所述減輕技術(shù)與所述映射中針對所述損壞存儲(chǔ)位而指定的所述關(guān)鍵性等級相關(guān)聯(lián)。所述校正電路可經(jīng)進(jìn)一步配置以使用所述錯(cuò)誤檢測碼來校正所述損壞存儲(chǔ)位，所述錯(cuò)誤檢測碼為錯(cuò)誤校正碼。例如，所述映射可存儲(chǔ)在所述配置存儲(chǔ)器或所述非易失性存儲(chǔ)器中。所述檢查電路可使用錯(cuò)誤檢測與校正碼，通過讀取并檢查所述存儲(chǔ)位來反復(fù)檢查所述軟性錯(cuò)誤。在另一項(xiàng)實(shí)施例中，減輕包括配置存儲(chǔ)器的集成電路中的軟性錯(cuò)誤的方法包含:使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中多個(gè)存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的所述軟性錯(cuò)誤；使用針對每一存儲(chǔ)位指定多個(gè)關(guān)鍵性等級中的一者的所存儲(chǔ)的映射，來確定所述損壞存儲(chǔ)位的關(guān)鍵性等級；以及起始多個(gè)減輕技術(shù)中的一者，所述所起始的減輕技術(shù)與所述損壞存儲(chǔ)位的所述關(guān)鍵性等級相關(guān)聯(lián)。所述減輕技術(shù)中的第一技術(shù)可包含執(zhí)行到冗余邏輯的故障轉(zhuǎn)移，所述減輕技術(shù)中的第二技術(shù)可包含重新初始化所述配置存儲(chǔ)器，并且第三減輕技術(shù)可包含校正所述損壞存儲(chǔ)位。所述減輕技術(shù)中的第四技術(shù)可包含發(fā)送所述軟性錯(cuò)誤的通知并校正所述損壞存儲(chǔ)位，且所述減輕技術(shù)中的第五技術(shù)可包含發(fā)送所述軟性錯(cuò)誤的通知，并反之忽視所述損壞存儲(chǔ)位。所述映射可針對所述存儲(chǔ)位中的一者與多個(gè)狀態(tài)中的一者的每一組合指定所述關(guān)鍵性等級中的個(gè)別關(guān)鍵性等級。所述配置可包含確定在所述映射中針對所述損壞存儲(chǔ)位與狀態(tài)寄存器的狀態(tài)的組合而指定的所述個(gè)別關(guān)鍵性等級。所述起始可包含起始與所述個(gè)別關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。所述映射可存儲(chǔ)在所述集成電路外部的或所述集成電路內(nèi)的存儲(chǔ)器中。所述檢查電路可使用錯(cuò)誤檢測與校正碼，通過讀取并檢查所述存儲(chǔ)位來反復(fù)檢查所述軟性錯(cuò)誤。在又一項(xiàng)實(shí)施例中，電信產(chǎn)品包含:集成電路，所述集成電路具有配置存儲(chǔ)器；檢查電路，所述檢查電路耦接到所述集成電路，所述檢查電路使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中多個(gè)存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的軟性錯(cuò)誤；分級電路，所述分級電路耦接到所述檢查電路，其中所述分級電路經(jīng)配置以響應(yīng)于所述檢查電路，使用針對每一存儲(chǔ)位指定多個(gè)關(guān)鍵性等級中的一者的映射，來確定所述損壞存儲(chǔ)位的所述關(guān)鍵性等級；以及校正電路，所述校正電路耦接到所述分級電路，用于起始與所述關(guān)鍵性等級相關(guān)聯(lián)的多個(gè)減輕技術(shù)。所述校正電路經(jīng)配置以起始與所述分級電路所確定的所述關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。在另一項(xiàng)實(shí)施例中，提供一種用于減輕集成電路中的軟性錯(cuò)誤的方法。將映射存儲(chǔ)在存儲(chǔ)器中，且所述映射針對所述集成電路中的每一存儲(chǔ)位指定關(guān)鍵性等級。減輕技術(shù)與每一關(guān)鍵性等級相關(guān)聯(lián)。在所述存儲(chǔ)位的一個(gè)損壞存儲(chǔ)位中檢測到所述軟性錯(cuò)誤。執(zhí)行所述減輕技術(shù)，所述減輕技術(shù)與在所述映射中針對所述損壞存儲(chǔ)位而指定的所述關(guān)鍵性等級相關(guān)聯(lián)。在另一項(xiàng)實(shí)施例中，提供一種用于減輕可編程集成電路的配置存儲(chǔ)器中的軟性錯(cuò)誤的方法。針對用戶設(shè)計(jì)的設(shè)計(jì)描述中的每一代碼塊而指派關(guān)鍵性等級。減輕技術(shù)與每一關(guān)鍵性等級相關(guān)聯(lián)。從所述設(shè)計(jì)描述合成規(guī)格。所合成的規(guī)格在可編程集成電路的可編程邏輯與互連資源中指定用戶設(shè)計(jì)的實(shí)施方案。所述規(guī)格指定，每一代碼塊的關(guān)鍵性等級是在實(shí)施方案中實(shí)施所述代碼塊的可編程邏輯與互連資源的子集的關(guān)鍵性等級。從所述規(guī)格產(chǎn)生映射。所述配置存儲(chǔ)器的存儲(chǔ)位對所述可編程邏輯與互連資源進(jìn)行配置。所述映射指定，實(shí)施每一代碼塊的所述子集的所述關(guān)鍵性等級是對所述子集中的所述可編程邏輯與互連資源進(jìn)行配置的每一存儲(chǔ)位的所述關(guān)鍵性等級。存儲(chǔ)所述映射。在所述存儲(chǔ)位的一個(gè)損壞存儲(chǔ)位中檢測到所述軟性錯(cuò)誤。執(zhí)行所述減輕技術(shù)，所述減輕技術(shù)與在所述映射中針對所述損壞存儲(chǔ)位而指定的所述關(guān)鍵性等級相關(guān)聯(lián)。在又一項(xiàng)實(shí)施例中，提供一種用于減輕軟性錯(cuò)誤的系統(tǒng)。所述系統(tǒng)包含可編程集成電路和非易失性存儲(chǔ)器。所述可編程集成電路包含可編程邏輯與互連資源以及配置存儲(chǔ)器。所述可編程邏輯與互連資源響應(yīng)于存儲(chǔ)在所述配置存儲(chǔ)器中的配置數(shù)據(jù)實(shí)施用戶設(shè)計(jì)。所述非易失性存儲(chǔ)器存儲(chǔ)用于所述用戶設(shè)計(jì)的所述配置數(shù)據(jù)。所述用戶設(shè)計(jì)包含三重冗余軟性錯(cuò)誤管理電路。所述軟性錯(cuò)誤管理電路包含檢查電路、分級電路和校正電路。所述檢查電路使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的所述軟性錯(cuò)誤。所述分級電路使用針對每一存儲(chǔ)位指定關(guān)鍵性等級的映射，來確定所述損壞存儲(chǔ)位的所述關(guān)鍵性等級。所述校正電路起始與所述關(guān)鍵性等級相關(guān)聯(lián)的減輕技術(shù)，且所述校正電路起始與在所述映射中針對所述損壞存儲(chǔ)位而指定的所述關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。應(yīng)了解，各種其它實(shí)施例在以下具體實(shí)施方式
和權(quán)利要求書中進(jìn)行描述。


在查看以下具體實(shí)施方式
并且參考圖式之后，將容易了解所揭示的實(shí)施例的各個(gè)方面和優(yōu)點(diǎn)，在圖中:圖1為用于減輕集成電路中的軟性錯(cuò)誤的過程的流程圖；圖2為可經(jīng)配置以減輕軟性錯(cuò)誤的實(shí)例可編程集成電路的框圖；且圖3為用于減輕可編程集成電路的配置存儲(chǔ)器中的軟性錯(cuò)誤的系統(tǒng)的框圖。
具體實(shí)施例方式圖1為用于減輕集成電路中的軟性錯(cuò)誤的過程的流程圖。將可能的軟性錯(cuò)誤分離成多個(gè)關(guān)鍵性等級，且基于每一所檢測出的軟性錯(cuò)誤的關(guān)鍵性等級，選擇且執(zhí)行適當(dāng)?shù)臏p輕技術(shù)。因?yàn)橛脟?yán)重性低于完全重置集成電路的減輕技術(shù)來處置一些所檢測出的軟性錯(cuò)誤，所以縮短了減輕多個(gè)軟性錯(cuò)誤所需的停機(jī)時(shí)間。在一項(xiàng)實(shí)施例中，由執(zhí)行專門用于執(zhí)行所指派的操作的軟件的一個(gè)或一個(gè)以上處理器執(zhí)行一個(gè)或一個(gè)以上塊102-116的處理。塊102和106是可選的,原因是可在執(zhí)行塊104的合成之前在塊102中指派關(guān)鍵性等級，或者可在執(zhí)行塊104的合成之后在塊106中指派關(guān)鍵性等級。在一些實(shí)施例中，圖1中所示的其它塊也可以是可選的。圖1意圖僅詳細(xì)說明一項(xiàng)示范性實(shí)施例。在塊102中，針對用戶設(shè)計(jì)的設(shè)計(jì)描述中的每一代碼塊指派關(guān)鍵性等級。在一項(xiàng)實(shí)施例中，電路設(shè)計(jì)者用硬件描述語言指定設(shè)計(jì)描述，且該電路設(shè)計(jì)者將一個(gè)或一個(gè)以上指令(例如，雜注(pragma))插入到所述設(shè)計(jì)描述中，以表明每一代碼塊的關(guān)鍵性等級。術(shù)語“雜注”用于本說明書的剩余部分中且意圖在一般情況下指指令。在一項(xiàng)實(shí)例中，設(shè)計(jì)描述包含塊的實(shí)例的分級結(jié)構(gòu)，且雜注可將關(guān)鍵性等級分配給分級結(jié)構(gòu)中的個(gè)別實(shí)例。每一代碼塊具有在分級結(jié)構(gòu)中包括代碼塊的第一實(shí)例的關(guān)鍵性等級，或者在不存在此類包括實(shí)例時(shí)具有默認(rèn)關(guān)鍵性等級。在另一項(xiàng)實(shí)例中，雜注指定分級結(jié)構(gòu)中塊的關(guān)鍵性等級，從而塊的所有實(shí)例具有相同的關(guān)鍵性等級。在又一項(xiàng)實(shí)施例中，雜注為明確指定每一代碼塊的范圍的注釋，其中代碼塊以指定隨后的設(shè)計(jì)描述的關(guān)鍵性等級的開始注釋而開始，且所述代碼塊以恢復(fù)任一封閉的代碼塊的關(guān)鍵性等級的結(jié)束注釋而結(jié)束。在這個(gè)實(shí)例中，雜注指定設(shè)計(jì)描述中單個(gè)語句的粒度上的代碼塊。在塊104中，從設(shè)計(jì)描述合成集成電路的規(guī)格。在一項(xiàng)實(shí)施例中，規(guī)格指定實(shí)施用戶設(shè)計(jì)的基礎(chǔ)門(elementary gate)的網(wǎng)表。在另一項(xiàng)實(shí)施例中，規(guī)格指定集成電路中基礎(chǔ)門的布置，以及基礎(chǔ)門之間的互連的路線。對于可編程集成電路中用戶設(shè)計(jì)的實(shí)例實(shí)施方案來說，規(guī)格指定實(shí)施每一基礎(chǔ)門的特定可編程邏輯資源以及實(shí)施位于所實(shí)施的基礎(chǔ)門之間的互連的特定可編程互連資源。在塊102中指定關(guān)鍵性等級的實(shí)施例中，關(guān)鍵性等級保留在于塊104中進(jìn)行合成的規(guī)格中。在一項(xiàng)實(shí)例中，每一存儲(chǔ)位獲取存儲(chǔ)位幫助實(shí)施的代碼塊的關(guān)鍵性等級。因而，規(guī)格指定每一存儲(chǔ)位的關(guān)鍵性等級，其為用以合成存儲(chǔ)位的代碼塊的關(guān)鍵性等級。在一項(xiàng)實(shí)施例中，由具有不同關(guān)鍵性等級的多個(gè)代碼塊界定的存儲(chǔ)位針對這些代碼塊分配有嚴(yán)重性最高的關(guān)鍵性等級。對于可編程集成電路中的用戶設(shè)計(jì)的實(shí)例實(shí)施方案來說，每一可編程邏輯與互連資源獲取可編程資源幫助實(shí)施的代碼塊的關(guān)鍵性等級所述代碼塊。另外，每一配置存儲(chǔ)位對可編程資源進(jìn)行配置，且配置位的關(guān)鍵性等級為所述可編程資源的關(guān)鍵性等級。在塊106中，將所合成的規(guī)格分割為若干部分，其中每一部分分配有關(guān)鍵性等級。在一項(xiàng)實(shí)施例中，所合成的網(wǎng)表中的每一基礎(chǔ)門分配有關(guān)鍵性等級。在另一項(xiàng)實(shí)施例中，網(wǎng)表的圖形表示以圖形的方式分割為各部分，且關(guān)鍵性等級中的一者分配到每一部分。在實(shí)施于可編程集成電路中的用戶設(shè)計(jì)的又一項(xiàng)實(shí)施例中，圖形布局表示實(shí)施在可編程集成電路的可編程邏輯與互連資源中的用戶設(shè)計(jì)，且所述圖形布局以圖形的方式分割為若干部分，所述部分中的每一者分配有一個(gè)關(guān)鍵性等級。在某些實(shí)施例中，在塊102中指派的關(guān)鍵性等級在塊106進(jìn)行修改。因而，可選塊102和106并不是互相排斥的。在一項(xiàng)實(shí)施例中，在塊104中進(jìn)行的合成將在塊102中指派的代碼塊映射到可在塊106中進(jìn)行修改的對應(yīng)部分。在另一項(xiàng)實(shí)施例中，塊106的部分為可編程集成電路的可編程邏輯與互連資源，且每一個(gè)別的可編程資源的關(guān)鍵性等級可在塊106中進(jìn)行指定或修改。在一項(xiàng)實(shí)施例中，關(guān)鍵性等級分配到存儲(chǔ)位的組或幀(frame)。為在某些可編程集成電路中實(shí)施用戶設(shè)計(jì)，配置數(shù)據(jù)的幀對可編程集成電路的配置存儲(chǔ)器進(jìn)行配置，且配置數(shù)據(jù)的每一幀將配置存儲(chǔ)器中的存儲(chǔ)位的對應(yīng)幀初始化。每一幀中的存儲(chǔ)位可具有不同的關(guān)鍵性等級，但存儲(chǔ)位的幀的總體關(guān)鍵性等級為所述幀中個(gè)別存儲(chǔ)位的嚴(yán)重性最高的關(guān)鍵性等級。盡管幀中的某些存儲(chǔ)位可相比于所需的分配有嚴(yán)重性較高的關(guān)鍵性等級，但是用于指定關(guān)鍵性等級的數(shù)據(jù)顯著減少，這是因?yàn)槊繋付ㄒ粋€(gè)關(guān)鍵性等級，而不是每存儲(chǔ)位指定一個(gè)關(guān)鍵性等級。因而，在可選塊108，針對每幀確定關(guān)鍵性等級，且這關(guān)鍵性等級為用于合成幀中的存儲(chǔ)位的代碼塊的關(guān)鍵性等級中嚴(yán)重性很高的一個(gè)關(guān)鍵性等級。為降低向一些存儲(chǔ)位提供相比于所需具有較高嚴(yán)重性的關(guān)鍵性等級而帶來的影響，規(guī)格可在塊104中進(jìn)行合成，從而優(yōu)選地針對不同的配置幀，在可編程資源中實(shí)施具有不同關(guān)鍵性等級的代碼塊。當(dāng)具有不同關(guān)鍵性等級的代碼塊必須一起包裝在單個(gè)配置幀中時(shí)，優(yōu)選地，所包裝的關(guān)鍵性等級具有類似嚴(yán)重性。在塊110中，從所合成的規(guī)格產(chǎn)生一映射，且所述映射指定集成電路中每一存儲(chǔ)位的關(guān)鍵性等級。在一項(xiàng)實(shí)施例中，所述映射將每一存儲(chǔ)位的關(guān)鍵性等級指定為用以合成存儲(chǔ)位的代碼塊的關(guān)鍵性等級。在另一項(xiàng)實(shí)施例中，如塊108中所確定的，每一存儲(chǔ)位的關(guān)鍵性等級為包含所述存儲(chǔ)位的幀的關(guān)鍵性等級。在塊112中，映射存儲(chǔ)在存儲(chǔ)器中，例如位于集成電路內(nèi)的存儲(chǔ)器中，或存儲(chǔ)在集成電路外部的存儲(chǔ)器中。在一項(xiàng)實(shí)施例中，存儲(chǔ)由存儲(chǔ)位的地址進(jìn)行索引的表格，且所述表格包含位于存儲(chǔ)位的地址處的每一存儲(chǔ)位的關(guān)鍵性等級。對于可編程集成電路中的用戶設(shè)計(jì)的實(shí)例實(shí)施方案來說，每一配置存儲(chǔ)位的地址包含含有所述配置存儲(chǔ)位的幀的地址。在塊114中，在損壞存儲(chǔ)位中檢測軟性錯(cuò)誤，且針對所述損壞存儲(chǔ)位確定地址。在一項(xiàng)實(shí)施例中，檢查器反復(fù)地讀取存儲(chǔ)位的組或幀，并使用錯(cuò)誤檢測碼對其進(jìn)行檢查，且該檢查器確定含有損壞存儲(chǔ)位的組或巾貞的地址，并且可能確定所述巾貞中損壞的特定存儲(chǔ)位的偏移地址。在塊116中，執(zhí)行減輕技術(shù)，所述減輕技術(shù)與在所存儲(chǔ)的映射中針對損壞存儲(chǔ)位而指定的關(guān)鍵性等級相關(guān)聯(lián)。在一項(xiàng)實(shí)施例中，所述映射為由存儲(chǔ)位的地址進(jìn)行索引的表格，且在損壞存儲(chǔ)位的地址處從該表中讀取關(guān)鍵性等級。視每一存儲(chǔ)位的損壞所造成的影響的嚴(yán)重性而定，存儲(chǔ)位可分為各種關(guān)鍵性等級。個(gè)別減輕技術(shù)與每一關(guān)鍵性等級相關(guān)聯(lián)。在一項(xiàng)實(shí)施例中，減輕技術(shù)為發(fā)送軟性錯(cuò)誤的通知，或記錄指定軟性錯(cuò)誤的信息。此類減輕技術(shù)可與各種錯(cuò)誤校正技術(shù)組合，例如以下技術(shù):執(zhí)行到冗余邏輯的故障轉(zhuǎn)移且隨后校正損壞存儲(chǔ)位；從備份狀態(tài)中重新初始化一些或所有存儲(chǔ)位；校正損壞存儲(chǔ)位并重置集成電路；校正損壞存儲(chǔ)位并重置集成電路中對應(yīng)于產(chǎn)生損壞存儲(chǔ)位的代碼塊的部分；或校正損壞存儲(chǔ)位而不進(jìn)行任何重置。如果存儲(chǔ)位的損壞不造成任何不利影響，那么減輕技術(shù)可為完全忽視損壞的存儲(chǔ)位或僅僅記錄指定這軟性錯(cuò)誤的信息。在一項(xiàng)實(shí)施例中，使用錯(cuò)誤檢測與校正碼來實(shí)現(xiàn)損壞存儲(chǔ)位的校正。圖2為經(jīng)配置以減輕軟性錯(cuò)誤的實(shí)例可編程集成電路的框圖。如之前所述的，用于減輕軟性錯(cuò)誤的系統(tǒng)可實(shí)施在可編程集成電路的可編程邏輯與互連資源中。FPGA可在陣列中包含若干不同類型的可編程邏輯塊。例如，圖2說明包含大量不同的可編程片(programmable tile)的FPGA架構(gòu)(200),所述可編程片包含多吉比特收發(fā)器(MGT201)、可配置邏輯塊(CLB202)、隨機(jī)存取存儲(chǔ)器塊(BRAM203)、輸入/輸出塊(10B204)、配置與時(shí)鐘邏輯(配置與時(shí)鐘205)、數(shù)字信號(hào)處理塊(DSP206)、例如時(shí)鐘端口的專門的輸入/輸出塊(1/0207)，以及例如數(shù)字時(shí)鐘管理器、模/數(shù)轉(zhuǎn)換器、系統(tǒng)監(jiān)控邏輯等等的其它可編程邏輯208。一些FPGA也包含專用處理器塊(PR0C210 )及內(nèi)部和外部重新配置端口(未圖示)。在一些FPGA中，每一可編程片包含可編程互連元件(INT211)，所述可編程互連元件(INT211)具有與每個(gè)相鄰片中的對應(yīng)互連元件之間的標(biāo)準(zhǔn)化連接。因此，所述可編程互連元件一起實(shí)施了所說明的FPGA的可編程互連結(jié)構(gòu)。由包含在圖2頂部的實(shí)例所示，可編程互連元件INT211也包含與同一片內(nèi)的可編程邏輯元件之間的連接。例如，CLB202可包含可配置邏輯元件CLE212，所述可配置邏輯元件CLE212可經(jīng)編程以實(shí)施用戶邏輯加上單個(gè)可編程互連元件INT211。除一個(gè)或一個(gè)以上可編程互連元件之外，BRAM203還可包含BRAM邏輯元件(BRL213)。通常，包含在片中的互連元件的數(shù)目取決于所述片的高度。在描繪的實(shí)施例中，BRAM片與五個(gè)CLB的高度相同，但也可使用其它數(shù)目(例如，四個(gè))。除適當(dāng)數(shù)目的可編程互連元件之外，DSP片206還可包含DSP邏輯元件(DSPL214)。除可編程互連元件INT211的一個(gè)實(shí)例之外，10B204還可包含，例如，輸入/輸出邏輯元件(IOL215)的兩個(gè)實(shí)例。如所屬領(lǐng)域的技術(shù)人員將清楚，連接到例如I/O邏輯元件215的實(shí)際I/O墊是使用在多種所說明的邏輯塊上方鋪設(shè)的金屬制造而成，且通常不受限于輸入/輸出邏輯元件215的面積。在所描繪的實(shí)施例中，(圖2中所示的)芯片的中心附近的柱狀區(qū)域用于配置、時(shí)鐘以及其它控制邏輯。從此柱延伸的水平區(qū)域209用以在FPGA的整個(gè)寬度上分配時(shí)鐘與配
置信號(hào)。一些利用圖2中所說明的架構(gòu)的FPGA包含額外邏輯塊，所述額外邏輯塊將構(gòu)成FPGA的大部分的規(guī)則柱狀結(jié)構(gòu)分割。所述額外的邏輯塊可為可編程塊和/或?qū)Ｓ眠壿?。例如，圖2中所示的處理器塊PR0C210橫跨CLB與BRAM的若干柱。應(yīng)注意，圖2意圖僅僅說明示范性FPGA架構(gòu)。柱中邏輯塊的數(shù)目、所述柱的相對寬度、柱的數(shù)目與次序、包含在所述柱中的邏輯塊的類型、所述邏輯塊的相對大小，以及包含在圖2頂部的互連/邏輯實(shí)施方案純粹為示范性的。例如，在實(shí)際的FPGA中，一個(gè)以上的相鄰CLB柱通常包含在CLB出現(xiàn)處，以有助于用戶邏輯的有效實(shí)施。圖3為用于減輕可編程集成電路302的配置存儲(chǔ)器中的軟性錯(cuò)誤的系統(tǒng)的框圖?？删幊碳呻娐?02經(jīng)配置以藉由來自非易失性存儲(chǔ)器306的配置數(shù)據(jù)304來實(shí)施用戶設(shè)計(jì)。可編程集成電路302包含可編程邏輯資源308、310到312、314、316到318，以及可編程互連資源320,322到324,326到328到330?？删幊藤Y源308,310到312,320,以及322到324由配置存儲(chǔ)器的幀332中的存儲(chǔ)位配置。類似地，可編程資源314、316到318、326，以及328到330由配置存儲(chǔ)器幀(CMF) 334中的存儲(chǔ)位配置。在配置可編程集成電路302以實(shí)施用戶設(shè)計(jì)的過程中，配置存儲(chǔ)器幀332到334經(jīng)由配置端口 336以存儲(chǔ)于非易失性存儲(chǔ)器306中的配置數(shù)據(jù)304的對應(yīng)幀初始化。非易失性存儲(chǔ)器306存儲(chǔ)用于用戶設(shè)計(jì)的配置數(shù)據(jù)304。配置數(shù)據(jù)304包含用于實(shí)施用戶設(shè)計(jì)的軟性錯(cuò)誤管理器338和代碼塊340到342的配置數(shù)據(jù)。與代碼塊340到342相關(guān)聯(lián)的是所指派的關(guān)鍵性等級。實(shí)施代碼塊340的可編程資源308、310到312、314、316到318、320、322到324、326，以及328到330的子集具有代碼塊340的指派的關(guān)鍵性等級，并且配置可編程資源的這子集的配置存儲(chǔ)器幀332到334中的存儲(chǔ)位也具有代碼塊340的指派的關(guān)鍵性等級。類似地，配置可編程資源308、310到312、314、316到318、320、322到
324,326,以及328到330以實(shí)施代碼塊342的配置存儲(chǔ)器幀332到334中的存儲(chǔ)位具有代碼塊342的指派的關(guān)鍵性等級。在一項(xiàng)實(shí)施例中，配置數(shù)據(jù)304中所指定的軟性錯(cuò)誤管理器338具有嚴(yán)重性很高的關(guān)鍵性等級，且相關(guān)減輕技術(shù)涉及以配置數(shù)據(jù)304進(jìn)行的可編程集成電路302的重新配置，繼而是可編程集成電路302的重置。在另一項(xiàng)實(shí)施例中，配置數(shù)據(jù)304中所指定的軟性錯(cuò)誤管理器338為三重冗余，以防止軟性錯(cuò)誤造成嚴(yán)重影響，即損壞配置存儲(chǔ)器幀332到334中的存儲(chǔ)位，所述配置存儲(chǔ)器幀配置可編程資源308、310到312、314、316到318、320、322到324、326，以及328到330以實(shí)施軟性錯(cuò)誤管理器338。三重冗余軟性錯(cuò)誤管理器338包含表決電路以及每一邏輯電路的三個(gè)副本或?qū)嵗?，例如配置?shù)據(jù)304中指定的電路344、346和348。當(dāng)電路的一個(gè)實(shí)例的輸出不匹配所述電路其它兩個(gè)實(shí)例的輸出，但所述其它兩個(gè)實(shí)例的輸出匹配時(shí)，表決電路從達(dá)成一致的兩個(gè)實(shí)例中挑選出匹配輸出。因而，限于電路的一個(gè)實(shí)例的故障不會(huì)影響三重冗余軟性錯(cuò)誤管理器。此外，表決電路可為冗余表決電路，以在所述冗余表決電路中保持軟性錯(cuò)誤管理器不受很多故障的影響。在一項(xiàng)實(shí)施例中，配置數(shù)據(jù)304中所指定的軟性錯(cuò)誤管理器338包含用于檢查電路344、分級電路346和校正電路348的配置數(shù)據(jù)。配置數(shù)據(jù)304中所指定的檢查電路344使用錯(cuò)誤檢測碼反復(fù)檢查損壞配置存儲(chǔ)器幀332和334中的存儲(chǔ)位的軟性錯(cuò)誤。配置數(shù)據(jù)304中所指定的分級電路346使用針對每一存儲(chǔ)位指定關(guān)鍵性等級的映射表350或352，來確定損壞存儲(chǔ)位的關(guān)鍵性等級。配置數(shù)據(jù)304中所指定的校正電路348選擇并起始與在映射表350或352中針對損壞存儲(chǔ)位而指定的關(guān)鍵性等級相關(guān)聯(lián)的減輕技術(shù)。所指定的校正電路348例如使用錯(cuò)誤校正碼來校正損壞存儲(chǔ)位。在一項(xiàng)實(shí)施例中，錯(cuò)誤校正碼也是所指定的檢查電路344的錯(cuò)誤檢測碼。在一項(xiàng)實(shí)施例中，可編程集成電路302包含可編程檢查器邏輯資源(CC)354，其專用于檢查配置存儲(chǔ)器幀332到334的損壞。在這實(shí)施例中，配置數(shù)據(jù)304包含用于在專用檢查器資源354中實(shí)施所指定的檢查電路344的配置數(shù)據(jù)。這配置數(shù)據(jù)包含對配置存儲(chǔ)器中貞332到334進(jìn)行循環(huán)冗余檢查(cyclic redundancy check)的預(yù)期值,或使得能夠使用錯(cuò)誤檢測碼連續(xù)檢查配置存儲(chǔ)器幀332到334。配置存儲(chǔ)器幀332到334中的每一者包含額外存儲(chǔ)位，所述額外存儲(chǔ)位不對可編程資源308、310到312、314、316到318、320、322到
324,326,以及328到330進(jìn)行配置，且這些額外存儲(chǔ)位可專用于存儲(chǔ)錯(cuò)誤檢測碼的檢查位。視檢查器資源354的配置而定，所述檢查器資源354可使用循環(huán)冗余檢查和/或錯(cuò)誤檢測碼來連續(xù)檢查配置存儲(chǔ)器幀332到334。在這個(gè)具有專用可編程檢查器資源354的實(shí)施例中，所指定的分級電路346和所指定的校正電路348實(shí)施于可編程資源308,310到312、314、316到318、320、322到324、326，以及328到330中。為限制配置存儲(chǔ)器幀332到334中用于實(shí)施所指定的分級電路346和所指定的校正電路348的部分的損壞所造成的影響，所指定的分級電路346和所指定的校正電路348可為三重冗余電路。在一項(xiàng)實(shí)施例中，所指定的分級電路346于可編程集成電路302中的實(shí)施訪問非易失性存儲(chǔ)器306中的映射表352，以確定所指定的檢查電路344所檢測到的軟性錯(cuò)誤的關(guān)鍵性等級。所指定的分級電路346用來自所指定的檢查電路344的損壞存儲(chǔ)位的地址索引到映射表352中。映射表352包含針對配置存儲(chǔ)器幀332到334的個(gè)別掩碼356到358。在檢測到軟性錯(cuò)誤時(shí)，所指定的檢查電路344為損壞存儲(chǔ)位提供幀地址，或者提供所述幀中損壞存儲(chǔ)位的偏移地址，或提供指示所述幀中的損壞存儲(chǔ)位的矢量。所指定的分級電路346從映射表352中讀取針對幀地址的掩碼。所指定的分級電路346在所述掩碼中偏移地址處選擇關(guān)鍵性等級，或者所指定的分級電路346用矢量來掩蔽所述掩碼以確定關(guān)鍵性等級。對于具有兩個(gè)關(guān)鍵性等級的實(shí)例來說，所指定的分級電路346針對非零的掩蔽結(jié)果選擇嚴(yán)重性很高的關(guān)鍵性等級，并針對掩蔽結(jié)果零選擇另一個(gè)關(guān)鍵性等級。所指定的校正電路348執(zhí)行與所選擇的關(guān)鍵性等級相關(guān)聯(lián)的減輕技術(shù)。在另一項(xiàng)實(shí)施例中，映射表存儲(chǔ)于用于減輕軟性錯(cuò)誤的系統(tǒng)中的另一個(gè)存儲(chǔ)器(未圖示)中。在又一項(xiàng)實(shí)施例中，映射表350存儲(chǔ)于用于用戶設(shè)計(jì)的配置數(shù)據(jù)304中。用戶設(shè)計(jì)的實(shí)施方案的規(guī)格是從用戶設(shè)計(jì)的設(shè)計(jì)描述合成。用戶設(shè)計(jì)的設(shè)計(jì)描述包含軟性錯(cuò)誤管理器，所述軟性錯(cuò)誤管理器指定映射表，但針對所述映射表指定未初始化的內(nèi)容。所合成的規(guī)格將未初始化的映射表實(shí)施于可編程集成電路302的一個(gè)或一個(gè)以上存儲(chǔ)器中，例如圖2的一個(gè)或一個(gè)以上BRAM203中。映射表中所含的關(guān)鍵性等級是從所合成的規(guī)格產(chǎn)生。配置數(shù)據(jù)304也是從所合成的規(guī)格產(chǎn)生，并且這包含將所產(chǎn)生的關(guān)鍵性等級合并到映射表350中。因而，當(dāng)可編程集成電路302配置有配置數(shù)據(jù)304時(shí)，用來自映射表350的所指派的關(guān)鍵性等級對可編程集成電路302的某些存儲(chǔ)器進(jìn)行初始化。視每一存儲(chǔ)位的損壞所造成影響的嚴(yán)重性而定，配置存儲(chǔ)器幀332到334中的存儲(chǔ)位可分為各種關(guān)鍵性等級。個(gè)別減輕技術(shù)與每一關(guān)鍵性等級相關(guān)聯(lián)。在一項(xiàng)實(shí)施例中，減輕技術(shù)為發(fā)送軟性錯(cuò)誤的通知，或記錄指定軟性錯(cuò)誤的信息。這樣的減輕技術(shù)也可與各種錯(cuò)誤校正技術(shù)組合，例如:重新初始化配置存儲(chǔ)器幀332到334，以重新配置可編程資源308、310、312、314、316、318、320、322、324、326、328 到 330，然后重置可編程集成電路 302 ；重新初始化每一配置存儲(chǔ)器幀332到334，所述配置存儲(chǔ)器幀針對對應(yīng)于損壞存儲(chǔ)位的代碼塊配置可編程邏輯與互連資源，然后重置可編程集成電路；校正損壞存儲(chǔ)位并重置可編程集成電路；校正損壞存儲(chǔ)位且針對對應(yīng)于所述損壞存儲(chǔ)位的代碼塊重置可編程邏輯與互連資源；以及僅僅校正損壞存儲(chǔ)位。在一項(xiàng)實(shí)施例中，用于分級電路346的配置數(shù)據(jù)304包含狀態(tài)寄存器360，所述狀態(tài)寄存器360與指定的分級電路346 —同實(shí)施于可編程資源308、310、312、314、316、318、320、322、324、326、以及328到330中?；蛘?，代碼塊340包含狀態(tài)寄存器。在一項(xiàng)實(shí)施例中，代碼塊342通常具有嚴(yán)重性很高的關(guān)鍵性等級，且狀態(tài)寄存器360指示代碼塊342何時(shí)不對關(guān)鍵數(shù)據(jù)進(jìn)行操作。當(dāng)所指定的檢查電路344檢測到軟性錯(cuò)誤時(shí)，所指定的分級電路346在給定狀態(tài)寄存器360的當(dāng)前值的情況下針對軟性錯(cuò)誤確定適當(dāng)?shù)年P(guān)鍵性等級。在一項(xiàng)實(shí)施例中，映射表350或352針對存儲(chǔ)器幀332到334配置存儲(chǔ)位中的一者與狀態(tài)寄存器360的每一可能狀態(tài)的每一組合指定個(gè)別關(guān)鍵性等級。分級電路確定映射表350或352中針對損壞存儲(chǔ)位與狀態(tài)寄存器360的當(dāng)前狀態(tài)的組合所指定的關(guān)鍵性等級。例如當(dāng)狀態(tài)寄存器360的當(dāng)前狀態(tài)指示損壞存儲(chǔ)位配置當(dāng)前對關(guān)鍵數(shù)據(jù)進(jìn)行操作的可編程資源時(shí)，分級電路確定關(guān)鍵性等級的嚴(yán)重性很聞。當(dāng)狀態(tài)寄存器360的當(dāng)如狀態(tài)指不損壞存儲(chǔ)位配置空閑或當(dāng)前不對關(guān)鍵數(shù)據(jù)進(jìn)行操作的可編程資源時(shí)，分級電路確定關(guān)鍵性等級的嚴(yán)重性不是很高。在一項(xiàng)實(shí)施例中，損壞存儲(chǔ)位的地址選擇映射表352中的掩碼356至IJ 358中的一者，且狀態(tài)寄存器360的當(dāng)前值選擇嵌入所選擇的掩碼中的適當(dāng)關(guān)鍵性等級。在一項(xiàng)實(shí)施例中，存在不止一個(gè)狀態(tài)寄存器。在一項(xiàng)實(shí)施例中，映射表350或352包含針對存儲(chǔ)器幀332到334的配置中的每一存儲(chǔ)位的標(biāo)識(shí)符值，且該標(biāo)識(shí)符值選擇狀態(tài)寄存器360或其它狀態(tài)寄存器。雜注指定與每一代碼塊340到342相關(guān)聯(lián)的狀態(tài)寄存器，以及針對狀態(tài)寄存器的可能值的關(guān)鍵性等級。當(dāng)所指定的檢查電路344檢測到軟性錯(cuò)誤時(shí)，所指定的分級電路346可針對受軟性錯(cuò)誤影響的代碼塊的當(dāng)前操作狀態(tài)確定適當(dāng)?shù)年P(guān)鍵性等級。本發(fā)明的實(shí)施例視為可應(yīng)用于用以減輕集成電路中的軟性錯(cuò)誤的各種方法與系統(tǒng)。通過考慮本文中所揭示的實(shí)施例的規(guī)格和實(shí)踐，所屬領(lǐng)域的技術(shù)人員將容易了解其它方面和實(shí)施例。實(shí)施例可實(shí)施為經(jīng)配置以執(zhí)行軟件的一個(gè)或一個(gè)以上處理器，實(shí)施為專用集成電路(ASIC)，或?qū)嵤榭删幊踢壿嬔b置上的邏輯。本說明書以及所說明的實(shí)施例意圖僅被視作實(shí)例，而本發(fā)明的實(shí)際范圍由隨附權(quán)利要求書指示。
權(quán)利要求
1.一種用于減輕軟性錯(cuò)誤的系統(tǒng)，其包括: 可編程集成電路，其包含可編程邏輯與互連資源和配置存儲(chǔ)器，所述可編程邏輯與互連資源響應(yīng)于存儲(chǔ)于所述配置存儲(chǔ)器中的配置數(shù)據(jù)實(shí)施用戶設(shè)計(jì)；及 非易失性存儲(chǔ)器，其耦接到所述可編程集成電路，所述非易失性存儲(chǔ)器存儲(chǔ)用于所述用戶設(shè)計(jì)的所述配置數(shù)據(jù): 其中，所述用戶設(shè)計(jì) 包含三重冗余軟性錯(cuò)誤管理電路，其包含: 檢查電路，其使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中多個(gè)存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的所述軟性錯(cuò)誤 分級電路，其耦接到所述檢查電路，其中所述分級電路經(jīng)配置以響應(yīng)于所述檢查電路，使用針對每一存儲(chǔ)位指定多個(gè)關(guān)鍵性等級中的一者的映射，來確定所述損壞存儲(chǔ)位的所述關(guān)鍵性等級；及 校正電路，其耦接到所述分級電路，用于起始與所述關(guān)鍵性等級相關(guān)聯(lián)的多個(gè)減輕技術(shù)，所述校正電路經(jīng)配置以起始與所述分級電路所確定的所述關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中所述減輕技術(shù)中的第一技術(shù)包含執(zhí)行到冗余邏輯的故障轉(zhuǎn)移，所述減輕技術(shù)中的第二技術(shù)包含重新初始化所述配置存儲(chǔ)器，且所述減輕技術(shù)中的第三技術(shù)包含校正所述損壞存儲(chǔ)位。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中: 所述映射針對所述存儲(chǔ)位中的一者與多個(gè)狀態(tài)中的一者的每一組合指定所述關(guān)鍵性等級中的個(gè)別關(guān)鍵性等級； 所述分級電路經(jīng)進(jìn)一步配置以確定所述映射中針對所述損壞存儲(chǔ)位與所述分級電路的狀態(tài)寄存器的所述狀態(tài)的所述組合而指定的所述個(gè)別關(guān)鍵性等級；且 所述校正電路經(jīng)進(jìn)一步配置以起始與所述個(gè)別關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。
4.根據(jù)權(quán)利要求1到3中任一權(quán)利要求的系統(tǒng)，其中: 所述校正電路經(jīng)進(jìn)一步配置以響應(yīng)于所述減輕技術(shù)而校正所述損壞存儲(chǔ)位，其中所述減輕技術(shù)與在所述映射中針對所述損壞存儲(chǔ)位而指定的所述關(guān)鍵性等級相關(guān)聯(lián)；且 所述校正電路經(jīng)進(jìn)一步配置以使用所述錯(cuò)誤檢測碼來校正所述損壞存儲(chǔ)位，所述錯(cuò)誤檢測碼為錯(cuò)誤校正碼。
5.根據(jù)權(quán)利要求1到3中任一權(quán)利要求的系統(tǒng)，其中所述映射存儲(chǔ)于所述配置存儲(chǔ)器中。
6.根據(jù)權(quán)利要求1到3中任一權(quán)利要求的系統(tǒng)，其中所述映射存儲(chǔ)于所述非易失性存儲(chǔ)器中。
7.根據(jù)權(quán)利要求1到3中任一權(quán)利要求的系統(tǒng)，其中所述檢查電路使用錯(cuò)誤檢測與校正碼，通過讀取并檢查所述存儲(chǔ)位來反復(fù)檢查所述軟性錯(cuò)誤。
8.一種減輕包括配置存儲(chǔ)器的集成電路中的軟性錯(cuò)誤的方法，包括: 使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中多個(gè)存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的所述軟性錯(cuò)誤； 使用針對每一存儲(chǔ)位指定多個(gè)關(guān)鍵性等級中的一者的所存儲(chǔ)的映射，來確定所述損壞存儲(chǔ)位的關(guān)鍵性等級；及起始多個(gè)減輕技術(shù)中的一者，所述所起始的減輕技術(shù)與所述損壞存儲(chǔ)位的所述關(guān)鍵性等級相關(guān)聯(lián)。
9.根據(jù)權(quán)利要求8所述的方法，其中所述減輕技術(shù)中的第一技術(shù)包含執(zhí)行到冗余邏輯的故障轉(zhuǎn)移，所述減輕技術(shù)中的第二技術(shù)包含重新初始化所述配置存儲(chǔ)器，且第三減輕技術(shù)包含校正所述損壞存儲(chǔ)位。
10.根據(jù)權(quán)利要求9所述的方法，其中所述減輕技術(shù)中的第四技術(shù)包含發(fā)送所述軟性錯(cuò)誤的通知并校正所述損壞存儲(chǔ)位，且所述減輕技術(shù)中的第五技術(shù)包含發(fā)送所述軟性錯(cuò)誤的通知，并反之忽視所述損壞存儲(chǔ)位。
11.根據(jù)權(quán)利要求8到10中任一權(quán)利要求的方法，其中: 所述映射針對所述存儲(chǔ)位中的一者與多個(gè)狀態(tài)中的一者的每一組合指定所述關(guān)鍵性等級中的個(gè)別關(guān)鍵性等級； 所述配置包括確定在所述映射中針對所述損壞存儲(chǔ)位與狀態(tài)寄存器的所述狀態(tài)的所述組合而指定的所述個(gè)別關(guān)鍵性等級；且 所述起始包括起始與所述個(gè)別關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。
12.根據(jù)權(quán)利要求8到10中任一權(quán)利要求的方法，其中所述映射存儲(chǔ)于所述集成電路外部的存儲(chǔ)器中。
13.根據(jù)權(quán)利要求8到10中任一權(quán)利要求的方法，其中所述映射存儲(chǔ)于所述集成電路內(nèi)的存儲(chǔ)器中。
14.根據(jù)權(quán)利要求8到10中任一權(quán)利要求的方法，其中所述反復(fù)檢查包含使用錯(cuò)誤檢測與校正碼反復(fù)讀取 且檢查所述存儲(chǔ)位。
15.—種電信產(chǎn)品,其包括: 集成電路，其具有配置存儲(chǔ)器； 檢查電路，其耦接到所述集成電路，使用錯(cuò)誤檢測碼反復(fù)檢查所述配置存儲(chǔ)器中多個(gè)存儲(chǔ)位中的一個(gè)損壞存儲(chǔ)位中的軟性錯(cuò)誤 分級電路，其耦接到所述檢查電路，其中所述分級電路經(jīng)配置以響應(yīng)于所述檢查電路，使用針對每一存儲(chǔ)位指定多個(gè)關(guān)鍵性等級中的一者的映射，來確定所述損壞存儲(chǔ)位的所述關(guān)鍵性等級；及 校正電路，其耦接到所述分級電路，用于起始與所述關(guān)鍵性等級相關(guān)聯(lián)的多個(gè)減輕技術(shù)，所述校正電路經(jīng)配置以起始與所述分級電路所確定的所述關(guān)鍵性等級相關(guān)聯(lián)的所述減輕技術(shù)。
全文摘要
提供減輕集成電路(200、302)中的軟性錯(cuò)誤的方法與系統(tǒng)。針對每一存儲(chǔ)位(332、334)指定關(guān)鍵性等級的映射(350、352)存儲(chǔ)于所述集成電路中(112)。減輕技術(shù)與每一關(guān)鍵性等級相關(guān)聯(lián)。在所述存儲(chǔ)位的一個(gè)損壞存儲(chǔ)位中檢測到所述軟性錯(cuò)誤(114)。執(zhí)行所述減輕技術(shù)(116)，所述減輕技術(shù)與在所述映射中針對所述損壞存儲(chǔ)位而指定的所述關(guān)鍵性等級相關(guān)聯(lián)。
文檔編號(hào)G06F11/10GK103210375SQ201180054896
公開日2013年7月17日 申請日期2011年10月10日 優(yōu)先權(quán)日2010年11月19日
發(fā)明者阿爾弗雷德·L·羅德利古伊茲, 尼可拉斯·J·波斯雷, 凱文·包斯席爾斯, 奧斯汀·H·勒希, 賈米爾·海珊 申請人:吉林克斯公司