專利名稱：雙ahb總線的視頻處理片上系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種視頻處理片上系統(tǒng)，具體來說，涉及一種提高系統(tǒng)可靠性和數(shù)據(jù)傳輸速率的雙AHB總線的視頻處理片上系統(tǒng)。
背景技術(shù)：
AHB總線是ARM公司制定的一種工業(yè)總線標(biāo)準(zhǔn)，主要用于片上系統(tǒng)中高性能模塊之間連接，它包括以下一些特性單個(gè)時(shí)鐘邊沿操作；非三態(tài)的實(shí)現(xiàn)方式；支持突發(fā)傳輸； 支持分段傳輸；支持多個(gè)主控制器；可配置 32位 128位總線寬度；支持字節(jié)、半字節(jié)和字的傳輸。AHB系統(tǒng)由主模塊、從模塊和基礎(chǔ)結(jié)構(gòu)(Infrastructure)三部分組成，整個(gè)AHB 總線上的傳輸都由主模塊發(fā)出，并由從模塊負(fù)責(zé)回應(yīng)，基礎(chǔ)結(jié)構(gòu)則由仲裁器(arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器、譯碼器(decoder)、虛擬從模塊(drnnrny Slave)和虛擬主模塊(dummy Master)所組成。隨著微電子技術(shù)的飛速發(fā)展，集成電路專用模塊的設(shè)計(jì)已經(jīng)逐漸轉(zhuǎn)變?yōu)榭芍赜肐P 核的設(shè)計(jì)，可重用IP核的設(shè)計(jì)的一個(gè)重要特點(diǎn)就是要遵循規(guī)范性，具有標(biāo)準(zhǔn)的連接接口， 以使設(shè)計(jì)IP核能夠方便地應(yīng)用于其它系統(tǒng)上。傳統(tǒng)的視頻處理SoC系統(tǒng)采用的是單套總線的方式，處理器、DSP、存儲(chǔ)接口都直接掛在總線上，由于總線操作的獨(dú)占性，但一個(gè)主設(shè)備占有總線進(jìn)行操作時(shí)，其它的主設(shè)備只能等待，這種操作方式使得系統(tǒng)的效率低下；在另一種改進(jìn)的策略中使用雙總線系統(tǒng)，并通過總線橋進(jìn)行相連，在同一條總線內(nèi)的操作兩套總線分別獨(dú)立，可并行工作，但在跨總線操作的時(shí)候，如總線I上的主設(shè)備訪問總線2上的從設(shè)備，那么總線2同樣是被獨(dú)占，不能進(jìn)行其它的操作，這同樣會(huì)影響到系統(tǒng)的性能。

發(fā)明內(nèi)容
針對(duì)以上的不足，本發(fā)明提供了一種提高系統(tǒng)可靠性和數(shù)據(jù)傳輸速率的雙AHB總線的視頻處理片上系統(tǒng)，它采用兩套完全獨(dú)立操作的總線，并在輸出端進(jìn)行數(shù)據(jù)整合。本發(fā)明的雙AHB總線的視頻處理片上系統(tǒng)包括兩套作為內(nèi)部高速數(shù)據(jù)通道的AHB 總線，以及兩個(gè)分別控制兩套AHB總線的AHB總線控制器，其中一套AHB總線連接通用的高性能處理單元，另一套AHB總線連接視頻高性能單元，視頻輸出處理模塊連接在兩套AHB總線之間，視頻輸出處理模塊采用直接內(nèi)存存取的方式讀取兩套AHB總線上的數(shù)據(jù)。所述通用的高性能處理單元包括處理器、通用內(nèi)存控制器、以太網(wǎng)MAC控制器和視頻編碼解碼器。所述通用的高性能處理單元還包括調(diào)試支持單元。所述通用內(nèi)存控制器連接外部存儲(chǔ)器，外部存儲(chǔ)器作為處理器運(yùn)行的內(nèi)存，同時(shí)也作為OSD圖像和視頻編解碼的顯不緩存。所述外部存儲(chǔ)器為Flash和SRAM，F(xiàn)lash作為固態(tài)存儲(chǔ)，SRAM作為處理器運(yùn)行的內(nèi)存。所述外部存儲(chǔ)器為Flash和SDRAM，F(xiàn)lash作為固態(tài)存儲(chǔ)，SDRAM作為處理器運(yùn)行的內(nèi)存。所述視頻高性能單元包括視頻輸入處理單元和SDRAM控制器，SDRAM控制器連接外部SDRAM，該SDRAM作為視頻通道輸入和PIP視頻的顯示緩存。與通用的高性能處理單元相連的AHB總線上連接有慢速IO設(shè)備控制器和訪問模塊寄存器。所述IO設(shè)備控制器和訪問模塊寄存器連接APB總線，APB總線通過AHB/APB橋連接至AHB總線。所述IO設(shè)備控制器包括串口控制器、I2C主控制器、通用10、SPI控制器、定時(shí)器和終端控制器。本發(fā)明的有益效果本發(fā)明的雙AHB總線的視頻處理片上系統(tǒng)包括兩套作為內(nèi)部高速數(shù)據(jù)通道的AHB總線，其中一套AHB總線連接通用的高性能處理單元，另一套AHB總線連接視頻高性能單元，視頻輸出處理模塊連接在兩套AHB總線之間，視頻輸出處理模塊采用直接內(nèi)存存取的方式讀取兩套AHB總線上的數(shù)據(jù)，兩套AHB總線相互獨(dú)立，不存在主從總線，也不通過總線橋進(jìn)行相連，兩部分的讀取操作互不影響，可以同時(shí)進(jìn)行，提高系統(tǒng)的處理效率；另外，本發(fā)明采用標(biāo)準(zhǔn)AMBA接口標(biāo)準(zhǔn)，高性能模塊采用AHB總線進(jìn)行數(shù)據(jù)傳輸，慢速設(shè)備控制器和寄存器接口采用APB總線進(jìn)行數(shù)據(jù)傳輸，架構(gòu)具有高度的靈活性。


圖I為本發(fā)明的雙AHB總線的視頻處理片上系統(tǒng)的系統(tǒng)框架圖；圖2為本發(fā)明的外部存儲(chǔ)器的連接關(guān)系示意圖；圖3為本發(fā)明的存儲(chǔ)內(nèi)容劃分示意圖；圖4為本發(fā)明的OSD功能實(shí)現(xiàn)原理圖；圖5為本發(fā)明的書品輸入處理單元實(shí)現(xiàn)原理圖。
具體實(shí)施例方式下面結(jié)合附圖對(duì)本發(fā)明進(jìn)行進(jìn)一步闡述。如圖I所示，本發(fā)明的雙AHB總線的視頻處理片上系統(tǒng)(SoC)擁有兩套作為內(nèi)部高速數(shù)據(jù)通道的AHB總線和一套APB總線，兩套AHB總線分別連接各自的AHB總線控制器， AHB總線I上連接著處理器、以太網(wǎng)MAC控制器、調(diào)試支持單元、通用內(nèi)存控制器和視頻編解碼器等通用的高性能處理單元，以及AHB/APB橋，該套總線注重的是通用的控制功能；AHB 總線2上連接的是視頻輸入處理單元、SDRAM控制器和視頻調(diào)試單元等視頻高性能單元，該套總線注重的高速的視頻處理。另外，兩套AHB總線都連接視頻輸出處理單元，這是該架構(gòu)視頻匯合交接點(diǎn)。當(dāng)AHB總線I進(jìn)行正常工作時(shí)，如繪制OSD圖像，它不占用AHB總線2的任何時(shí)鐘周期，同樣當(dāng)AHB總線2進(jìn)行正常工作時(shí)，如視頻輸入采集時(shí)，也完全是在AHB總線2上完成操作，不占用AHB總線I。在輸出端，視頻輸出處理單元主動(dòng)向兩套AHB總線上的外部存儲(chǔ)器獲取數(shù)據(jù)，兩部分的讀取操作互不影響，可以同時(shí)進(jìn)行，因此提高系統(tǒng)的處理效率。本發(fā)明的SoC連接了兩部分存儲(chǔ)器，如圖2所示，其中AHB總線I上連接著通用內(nèi)存控制器，通用內(nèi)存控制器可連接Flash、SRAM和SDRAM等外部存儲(chǔ)器，其中Flash作為固態(tài)存儲(chǔ)，存儲(chǔ)程序固件和保存的信息，內(nèi)存可選SRAM或SDRAM，作為系統(tǒng)中軟件運(yùn)行的主存和OSD圖像的顯存及視頻編解碼的顯存。在AHB總線I上連接著SDRAM控制器，SDRAM控制器連接外部SDRAM芯片，作為視頻主通道的顯存和PIP通道的顯存。如圖3所示，各部分存儲(chǔ)在存儲(chǔ)器上的空間是獨(dú)立的，不重疊的，并且確定每個(gè)主設(shè)備能夠訪問的地址空間，如處理器可以訪問AHB總線I上整個(gè)外部存儲(chǔ)器，而視頻輸出處理單元只能訪問AHB總線I上的OSD顯存和視頻編解碼顯存。本發(fā)明架構(gòu)的OSD圖像數(shù)據(jù)由處理器繪制而成，并將其寫入OSD顯存中，最后由視頻輸出單元讀取轉(zhuǎn)換輸出，如圖4所示，處理器負(fù)責(zé)OSD圖像數(shù)據(jù)生成，這通過處理器上運(yùn)行的OSD應(yīng)用程序輔助完成，OSD應(yīng)用程序規(guī)定了 OSD圖形圖像的變化，決定產(chǎn)生什么樣的 OSD數(shù)據(jù)，OSD應(yīng)用程序在確定產(chǎn)生數(shù)據(jù)后，將通過內(nèi)存控制器將數(shù)據(jù)寫入OSD顯存中，OSD 顯存是RAM中開辟的一段用于保存OSD畫面的存儲(chǔ)空間，在OSD應(yīng)用程序中，OSD顯存映射為總線地址的一部分地址空間，如果使用Linux操作系統(tǒng)，可將Linux的虛擬幀緩存映射在這段OSD顯存中，將Linux操作系統(tǒng)的幀緩存作為顯示的OSD畫面；另一方面，視頻輸出處理單元通過AHB總線I連接到通用內(nèi)存控制器，將OSD顯存中的數(shù)據(jù)讀取出來，并經(jīng)過擴(kuò)展處理后進(jìn)行正確的輸出。視頻處理通道和OSD處理通道類似，不同的是OSD處理通道是在AHB總線I上完成，由處理器產(chǎn)生OSD數(shù)據(jù)，而視頻處理通道在AHB總線2總線上完成，由視頻輸入處理單元產(chǎn)生，視頻輸入處理產(chǎn)生包括兩部分，一部分是主視頻處理通道，另一部分是PIP 處理通道，視頻輸入處理產(chǎn)生在接收數(shù)據(jù)后，保存在內(nèi)部的FIFO中，然后將數(shù)據(jù)打包，使用固定突發(fā)傳輸將數(shù)據(jù)通過AHB總線2傳輸給SDRAM控制器，再由SDRAM控制器將數(shù)據(jù)寫入到顯存中，最后也是由視頻輸出單元通過AHB接口將視頻數(shù)據(jù)讀取出來，并在處理后進(jìn)行顯示，參考圖5所示。本發(fā)明采用AHB作為高性能模塊的接口，采用APB作為慢速模塊的訪問接口，AHB/ APB橋連接在AHBl總線上，以方便處理器對(duì)APB總線進(jìn)行訪問，在APB總線上掛著慢速的 IO設(shè)備控制器，如串口控制器、I2C控制器、通用IO控制器、SPI控制器、定時(shí)器和中斷控制器等，另外，高速模塊的寄存器也是通過APB接口進(jìn)行訪問的，即訪問模塊寄存器也可以連接至APB總線，高速模塊如視頻輸入處理模塊、視頻輸出處理模塊、SDRAM控制器和以太網(wǎng)控制器等通過寄存器配置，使其改變工作方式，APB總線上的每一個(gè)模塊都在AHB上映射為一部分地址空間，對(duì)APB總線上模塊的操作實(shí)際上是對(duì)該地址空間的操作。以上所述僅為本發(fā)明的較佳實(shí)施方式，本發(fā)明并不局限于上述實(shí)施方式，在實(shí)施過程中可能存在局部微小的結(jié)構(gòu)改動(dòng)，如果對(duì)本發(fā)明的各種改動(dòng)或變型不脫離本發(fā)明的精神和范圍，且屬于本發(fā)明的權(quán)利要求和等同技術(shù)范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型。
權(quán)利要求
1.ー種雙AHB總線的視頻處理片上系統(tǒng)，其特征在干，它包括兩套作為內(nèi)部高速數(shù)據(jù)通道的AHB總線，以及兩個(gè)分別控制兩套AHB總線的AHB總線控制器，其中ー套AHB總線連接通用的高性能處理單元，另ー套AHB總線連接視頻高性能単元，視頻輸出處理模塊連接在兩套AHB總線之間，視頻輸出處理模塊采用直接內(nèi)存存取的方式讀取兩套AHB總線上的數(shù)據(jù)。
2.根據(jù)權(quán)利要求I所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述通用的高性能處理單元包括處理器、通用內(nèi)存控制器、以太網(wǎng)MAC控制器和視頻編碼解碼器。
3.根據(jù)權(quán)利要求I所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述通用的高性能處理單元還包括調(diào)試支持単元。
4.根據(jù)權(quán)利要求2所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述通用內(nèi)存控制器連接外部存儲(chǔ)器，外部存儲(chǔ)器作為處理器運(yùn)行的內(nèi)存，同時(shí)也作為OSD圖像和視頻編解碼的顯示緩存。
5.根據(jù)權(quán)利要求4所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述外部存儲(chǔ)器為Flash和SRAM，F(xiàn)lash作為固態(tài)存儲(chǔ)，SRAM作為處理器運(yùn)行的內(nèi)存。
6.根據(jù)權(quán)利要求4所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述外部存儲(chǔ)器為Flash和SDRAM，F(xiàn)lash作為固態(tài)存儲(chǔ)，SDRAM作為處理器運(yùn)行的內(nèi)存。
7.根據(jù)權(quán)利要求I所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述視頻高性能単元包括視頻輸入處理單元、視頻調(diào)試單元和SDRAM控制器，SDRAM控制器連接外部SDRAM,該SDRAM作為視頻通道輸入和PIP視頻的顯示緩存。
8.根據(jù)權(quán)利要求I所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，與通用的高性能處理單元相連的AHB總線上連接有慢速IO設(shè)備控制器和訪問模塊寄存器。
9.根據(jù)權(quán)利要求8所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述IO設(shè)備控制器和訪問模塊寄存器連接APB總線，APB總線通過AHB/APB橋連接至AHB總線。
10.根據(jù)權(quán)利要求8所述的雙AHB總線的視頻處理片上系統(tǒng)，其特征在于，所述IO設(shè)備控制器包括串ロ控制器、I2C主控制器、通用10、SPI控制器、定時(shí)器和終端控制器。
全文摘要
本發(fā)明公開了一種提高系統(tǒng)可靠性和數(shù)據(jù)傳輸速率的雙AHB總線的視頻處理片上系統(tǒng)，它包括兩套作為內(nèi)部高速數(shù)據(jù)通道的AHB總線和一套AHB總線，一套AHB總線連接處理器、通用內(nèi)存控制器、以太網(wǎng)MAC控制器、調(diào)試支持單元和視頻編碼解碼器，通用內(nèi)存控制器連接外部存儲(chǔ)器，外部存儲(chǔ)器作為處理器運(yùn)行的內(nèi)存，同時(shí)也作為OSD圖像和視頻編解碼的顯示緩存，另一AHB總線連接視頻輸入處理單元、視頻調(diào)試單元和SDRAM控制器，SDRAM控制器連接外部SDRAM，SDRAM作為視頻通道輸入和PIP視頻的顯示緩存，APB總線通過AHB/APB橋連接至AHB總線，APB總線上連接慢速IO設(shè)備控制器和訪問模塊寄存器，視頻輸出處理模塊連接在兩套AHB總線之間，視頻輸出處理模塊采用直接內(nèi)存存取的方式讀取兩套AHB總線上的數(shù)據(jù)。
文檔編號(hào)G06F13/38GK102710890SQ20121010091
公開日2012年10月3日 申請(qǐng)日期2012年4月6日 優(yōu)先權(quán)日2012年4月6日
發(fā)明者徐永鍵, 梁明蘭, 譚洪舟, 鄭勇飛, 陸許明 申請(qǐng)人:東莞中山大學(xué)研究院