專利名稱：數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)據(jù)接ロ技術(shù)領(lǐng)域，且特別涉及ー種數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法。
背景技術(shù)：
在同一條直流供電線路中，既要傳送電源，又要傳送數(shù)據(jù)信號，傳統(tǒng)的方法是采用高頻載波或直流脈沖調(diào)制，這兩種方案的數(shù)據(jù)傳輸與電源傳送都是同極性，要保證數(shù)據(jù)傳輸?shù)臏?zhǔn)確性，采用高頻載波的傳輸裝置成本過高，采用脈沖調(diào)制的裝置需要穩(wěn)定的直流電源，當(dāng)負(fù)載較重的情況下大功率的穩(wěn)壓電源成本將會(huì)很高。在現(xiàn)有技術(shù)中，例如串行外圍設(shè)備接ロ SPI (serial peripheral interface)總線技術(shù)是Mo toro I a公司推出的一種同步串行接ロ，Mo toro I a公司生產(chǎn)的絕大多數(shù)MCU (微控制器)都配有SPI硬件接ロ，可以同時(shí)發(fā)出和接收串行數(shù)據(jù)。SPI模塊為了和外設(shè)進(jìn)行數(shù)據(jù)交換，根據(jù)外設(shè)工作要求，其輸出串行同步時(shí)鐘極性和相位可以進(jìn)行配置，時(shí)鐘極性(CPOL)對傳輸協(xié)議沒有重大的影響。如果CPOL = O,串行同步時(shí)鐘的空閑狀態(tài)為低電平；如果CPOL= 1，串行同步時(shí)鐘的空閑狀態(tài)為高電平。時(shí)鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之ー進(jìn)行數(shù)據(jù)傳輸。如果CPHA = 0，在串行同步時(shí)鐘的第一個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣；如果CPHA= 1，在串行同步時(shí)鐘的第二個(gè)跳變沿(上升或下降)數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設(shè)音時(shí)鐘相位和極性應(yīng)該一致。還例如I2C總線最主要的優(yōu)點(diǎn)是其簡單性和有效性。由于接ロ直接在組件之上，因此I2C總線占用的空間非常小，減少了電路板的空間和芯片管腳的數(shù)量，降低了互聯(lián)成本?？偩€的長度可高達(dá)25英尺，并且能夠以高傳輸速率支持40個(gè)組件。I2C總線的另ー個(gè)優(yōu)點(diǎn)是，它支持多主控(multimastering),其中任何能夠進(jìn)行發(fā)送和接收的設(shè)備都可以成為主總線。一個(gè)主控能夠控制信號的傳輸和時(shí)鐘頻率。當(dāng)然，在任何時(shí)間點(diǎn)上只能有ー個(gè)主控。然而，由上可見SPI，I2C等接ロ都是采用獨(dú)立電源、獨(dú)立時(shí)鐘傳輸數(shù)據(jù)。而另ー種通用的接ロ USB采用的則是獨(dú)立電源同步傳輸數(shù)據(jù)的技木。綜上所述，在現(xiàn)有技術(shù)中，成本低、結(jié)構(gòu)簡單，無需獨(dú)立電源，可在同一條直流供電線路上實(shí)現(xiàn)數(shù)據(jù)同步傳輸及供電的裝置及方法尚未實(shí)現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供ー種數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法，以解決現(xiàn)有技術(shù)中無法實(shí)現(xiàn)成本低、結(jié)構(gòu)簡單，利用同一條直流供電線路進(jìn)行供電及數(shù)據(jù)同步傳輸?shù)募夹g(shù)問題。為解決以上技術(shù)問題，本發(fā)明提供ー種數(shù)據(jù)傳輸及供電裝置，其包括主機(jī)端，包 括第一通用輸入輸出端ロ，及與其連接的電源電壓輸出単元；從機(jī)端，包括第二通用輸入輸出端ロ，及與其連接的時(shí)鐘產(chǎn)生單元及充電單元；所述主機(jī)端與從機(jī)端通過連接線連接。
進(jìn)ー步的，所述電源電壓輸出単元包括VDD輸出緩沖器。進(jìn)ー步的，所述VDD輸出緩沖器包括電壓輸出緩沖器，其輸出端連接于并聯(lián)的多組串聯(lián)PMOS管及電阻，以便進(jìn)行靈活的輸出阻抗配置。進(jìn)ー步的，所述第一通用輸入輸出端ロ包括第一接收數(shù)據(jù)緩沖器、第一發(fā)送數(shù)據(jù)緩沖器。進(jìn)ー步的，所述第二通用輸入輸出端ロ包括第二接收數(shù)據(jù)緩沖器、第二發(fā)送數(shù)據(jù)緩沖器。進(jìn)ー步的，所述第一及第二通用輸入輸出端ロ包括輸入、輸出及高阻態(tài)。進(jìn)ー步的，所述輸入包括弱上拉輸入、弱下拉輸入及浮空輸入。 進(jìn)ー步的，所述輸出包括匪OS管輸出的開漏輸出、PMOS管輸出的開漏輸出及推挽型輸出。進(jìn)ー步的，所述時(shí)鐘単元用以接收恢復(fù)主機(jī)端在連接線上發(fā)送時(shí)鐘信息，并進(jìn)行整形、倍頻，同步。進(jìn)ー步的，所述充電単元包括并聯(lián)的ニ極管、PMOS管及電容。本發(fā)明還提供ー種數(shù)據(jù)傳輸及供電方法，其包括以下步驟通過連接線將主機(jī)端與從機(jī)端連接；主機(jī)端向連接線上發(fā)送較低頻率時(shí)鐘信號，從機(jī)端從時(shí)鐘信號中獲取電能，同時(shí)，對所述時(shí)鐘信號進(jìn)行整形、倍頻及同歩；主機(jī)端與從機(jī)端利用同步的時(shí)鐘信號，進(jìn)行數(shù)據(jù)信息傳輸，同時(shí)主機(jī)端向從機(jī)端供電。進(jìn)ー步的，所述的數(shù)據(jù)傳輸及供電方法，還包括主機(jī)端完全置高阻態(tài)不向連接線上供電。進(jìn)ー步的，所述的數(shù)據(jù)傳輸及供電方法，還包括主機(jī)端向連接線上供電，對從機(jī)端預(yù)充電。進(jìn)ー步的,主機(jī)端向連接線上供電包括直流電或交流電。進(jìn)ー步的，主機(jī)端根據(jù)數(shù)據(jù)信息里的高電平給從機(jī)端供電。進(jìn)ー步的，在主機(jī)端進(jìn)入時(shí)鐘同步階段前，且在主機(jī)端對從機(jī)端的預(yù)充電階段，從機(jī)端主動(dòng)拉低連接線電平形成負(fù)脈沖，以告訴主機(jī)端開始進(jìn)入時(shí)鐘同步階段。進(jìn)ー步的，從機(jī)端對所述時(shí)鐘信號進(jìn)行整形、倍頻及同步具體包括以下步驟從機(jī)端通過連接線接收主機(jī)端向連接線上發(fā)送較低頻率時(shí)鐘信號；將從機(jī)端接收的所述時(shí)鐘信號進(jìn)行倍頻，產(chǎn)生高速時(shí)鐘信號，以實(shí)現(xiàn)與主機(jī)端的相應(yīng)高速時(shí)鐘同步；提取所述時(shí)鐘信號上升沿后的對應(yīng)的ー個(gè)或多個(gè)高速時(shí)鐘信號周期寬度的高電平信號；從機(jī)端完成所述時(shí)鐘的倍頻同步后，將提取的低電平信號與高電平信號區(qū)域信息，進(jìn)行鎖存，以便在其它區(qū)域進(jìn)行數(shù)據(jù)傳輸或充電時(shí)，保持對所述時(shí)鐘進(jìn)行倍頻同歩。進(jìn)ー步的，主機(jī)端，包括第一通用輸入輸出端ロ，其包括第一接收數(shù)據(jù)緩沖器、第一發(fā)送數(shù)據(jù)緩沖器；與第一通用輸入輸出端ロ連接的電源電壓輸出単元，其包括VDD輸出緩沖器，所述VDD輸出緩沖器包括電壓輸出緩沖器；從機(jī)端，包括第二通用輸入輸出端ロ，其包括第二接收數(shù)據(jù)緩沖器、第二發(fā)送數(shù)據(jù)緩沖器；與第二通用輸入輸出端ロ連接的時(shí)鐘產(chǎn)生単元及充電單元，充電單元包括并聯(lián)的ニ極管、PMOS管及電容；所述主機(jī)端與從機(jī)端通過連接線連接。進(jìn)ー步的，主機(jī)端對從機(jī)端進(jìn)行預(yù)充電，其具體步驟如下主機(jī)端的VDD輸出緩沖器將連接線驅(qū)動(dòng)至高電平；將主從機(jī)端的第一及第ニ發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出；將從機(jī)端的充電單元的PMOS管配置成斷開狀態(tài)；連接線通過充電單元的ニ極管對電容進(jìn)行充電，對從機(jī)端進(jìn)行預(yù)充電。進(jìn)ー步的，主機(jī)端對從機(jī)端進(jìn)行持續(xù)充電，其具體步驟如下控制主機(jī)端驅(qū)動(dòng)連接線至高電平；將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出；將從機(jī)端的充電單元的PMOS管配置成閉合狀態(tài)；連接線通過PMOS管對電容進(jìn)行持續(xù)充電，對從機(jī)端進(jìn)行持續(xù)充電。進(jìn)ー步的，數(shù)據(jù)從主機(jī)端到從機(jī)端的下行過程，主機(jī)端對從機(jī)端進(jìn)行間隙性充電，數(shù)據(jù)下行與充電輪流進(jìn)行其具體包括主機(jī)端對從機(jī)端發(fā)送數(shù)據(jù)步驟及主機(jī)端對從機(jī)端間隙性充電步驟，其中，主機(jī)端對從機(jī)端發(fā)送數(shù)據(jù)包括以下步驟將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出；數(shù)據(jù)信號經(jīng)過第一發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線；將主機(jī)端的VDD輸出緩沖器配置成高阻輸出；將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出；將從機(jī)端的充電單元的PMOS管配置成斷開；通過從機(jī)端的第二接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號；主機(jī)端對從機(jī)端間隙性充電包括以下步驟在主機(jī)端向從機(jī)端發(fā)送數(shù)據(jù)間隙，控制主機(jī)端的第 一發(fā)送數(shù)據(jù)緩沖器的輸出配置成高電平以驅(qū)動(dòng)連接線；將主機(jī)端的VDD輸出緩沖器配置成高阻態(tài)輸出；將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出；將從機(jī)端的充電單元的PMOS管相應(yīng)的配置成閉合狀態(tài)；連接線通過PMOS管對電容進(jìn)行間隙性充電，對從機(jī)端進(jìn)行間隙性充電。進(jìn)ー步的，數(shù)據(jù)從從機(jī)端到主機(jī)端的上行過程，主機(jī)端對從機(jī)端進(jìn)行間隙性充電，數(shù)據(jù)上行與充電輪流進(jìn)行，其具體包括從機(jī)端對主機(jī)端發(fā)送數(shù)據(jù)步驟及主機(jī)端對從機(jī)端間隙性充電步驟，其中，從機(jī)端對主機(jī)端發(fā)送數(shù)據(jù)包括以下步驟將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出；數(shù)據(jù)信號經(jīng)過第二發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線；將從機(jī)端的充電単元的PMOS管配置成斷開；將主機(jī)端的VDD輸出緩沖器配置成高阻輸出；將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出；通過主機(jī)端的第一接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號；主機(jī)端對從機(jī)端間隙性充電包括以下步驟在從機(jī)端向主機(jī)端發(fā)送數(shù)據(jù)間隙，控制主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器的輸出配置成高電平以驅(qū)動(dòng)連接線；將主機(jī)端的VDD輸出緩沖器配置成高阻態(tài)輸出；將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出；將從機(jī)端的充電單元的PMOS管相應(yīng)的配置成閉合狀態(tài)；連接線通過PMOS管對電容進(jìn)行間隙性充電，對從機(jī)端進(jìn)行間隙性充電。進(jìn)ー步的，數(shù)據(jù)從主機(jī)端到從機(jī)端的下行及數(shù)據(jù)從從機(jī)端到主機(jī)端的上行同時(shí)進(jìn)行的過程，主機(jī)端對從機(jī)端進(jìn)行間隙性充電，數(shù)據(jù)上行、下行與充電輪流進(jìn)行，包括，主機(jī)端與從機(jī)端之間同時(shí)上行、下行數(shù)據(jù)步驟及主機(jī)端對從機(jī)端進(jìn)行間隙性充電步驟，其中，主機(jī)端與從機(jī)端下行數(shù)據(jù)包括以下步驟將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出；數(shù)據(jù)信號經(jīng)過第一發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線；將主機(jī)端的VDD輸出緩沖器配置成高阻輸出；將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出；將從機(jī)端的充電單元的PMOS管配置成斷開；通過從機(jī)端的第二接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號；從機(jī)端與主機(jī)端上行數(shù)據(jù)包括以下步驟將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出；數(shù)據(jù)信號經(jīng)過第二發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線；將從機(jī)端的充電單元的PMOS管配置成斷開；將主機(jī)端的VDD輸出緩沖器配置成高阻輸出；將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出；通過主機(jī)端的第一接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號；主機(jī)端對從機(jī)端間隙性充電包括以下步驟在主機(jī)端與從機(jī)端之間雙向發(fā)送數(shù)據(jù)間隙；控制主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器的輸出配置成高電平以驅(qū)動(dòng)連接線；將主機(jī)端的VDD輸出緩沖器配置成高阻態(tài)輸出；將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出；將從機(jī)端的充電單元的PMOS管相應(yīng)的配置成閉合狀態(tài)；連接線通過PMOS管對電容進(jìn)行間隙性充電，對從機(jī)端進(jìn)行間隙性充電。進(jìn)ー步的，當(dāng)主機(jī)端對從機(jī)端充電時(shí),根據(jù)從機(jī)端的耗電需求及數(shù)據(jù)傳輸?shù)男枰?，?dòng)態(tài)調(diào)節(jié)從機(jī)端的充電單元的閉合及斷開狀態(tài)，動(dòng)態(tài)調(diào)整充電的頻繁度及周期寬度，提高或降低數(shù)據(jù)傳輸?shù)乃俾?，以達(dá)到數(shù)據(jù)傳輸與充電功能的平衡。綜上所述，本發(fā)明提供的數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法，相較于現(xiàn)有技術(shù)的優(yōu)點(diǎn)在干在沒有獨(dú)立電源的前提下，實(shí)現(xiàn)了供電及單線雙向同步傳輸數(shù)據(jù)，簡化了接ロ設(shè)備的結(jié)構(gòu)，大大降低了設(shè)備的成本，并有效提高了傳輸?shù)乃俾?，擴(kuò)大了適用領(lǐng)域及范圍。


圖I所示為本發(fā)明一實(shí)施例提供的單線雙向傳輸數(shù)據(jù)及供電裝置電路圖；圖2所示為圖I中VDD輸出緩沖器的ー種實(shí)現(xiàn)電路；圖3所示為主機(jī)端喚醒從機(jī)端模式從關(guān)斷到正常工作控制階段的時(shí)序圖；圖4所示為從機(jī)端喚醒主機(jī)端模式從關(guān)斷到正常工作控制階段的時(shí)序圖；圖5-8所示為正常工作階段數(shù)據(jù)傳輸?shù)目刂茣r(shí)序圖。
具體實(shí)施例方式為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉示例性實(shí)施例，并配合附圖，作詳細(xì)說明如下。本發(fā)明ー實(shí)施例提供了ー種數(shù)據(jù)傳輸及供電裝置，其包括主機(jī)端，包括第一通用輸入輸出端ロ，電源電壓輸出單兀；從機(jī)端，包括第二通用輸入輸出端ロ，時(shí)鐘產(chǎn)生單兀及充電單元；所述主機(jī)端與從機(jī)端通過連接線連接。請參見圖1，所示為本發(fā)明一實(shí)施例提供的單線雙向傳輸數(shù)據(jù)及供電裝置電路圖。左邊部分是從機(jī)端(Slave) 200，右邊是主機(jī)端(Master) 100，從機(jī)端200與主機(jī)端100通過ー根連接線(VLINE)300相連。主機(jī)端100是產(chǎn)生時(shí)鐘信號以及提供電源的器件。從機(jī)端200，從連接線300上恢復(fù)電源及時(shí)鐘的器件。在本實(shí)施例中，主機(jī)端100主要有兩部分組成第一通用輸入輸出端ロ 110，其包括第一發(fā)送數(shù)據(jù)緩沖器111和第一接收數(shù)據(jù)緩沖器112，以及VDD輸出緩沖器120。從機(jī)端200主要有三部分構(gòu)成第二通用輸入輸出端ロ 210其包括第二發(fā)送數(shù)據(jù)緩沖器211和第ニ接收數(shù)據(jù)緩沖器212、時(shí)鐘產(chǎn)生電路220、充電電路230。在本實(shí)施例中，第一及第二通用輸入輸出接ロ 110、210，一般可以有輸入與輸出及高阻態(tài)三種狀態(tài)，輸入可以分為弱上拉輸入、弱下拉輸入及浮空輸入，輸出可以分為NMOS管(CMOSエ藝采用NM0S，在雙極型エ藝中可以是N型的三極管)輸出的開漏輸出、PMOS管(CMOSエ藝采用PM0S，在雙極型エ藝中可以是P型的三極管)輸出的開漏輸出及推挽型的輸出，高阻態(tài)是由輸出高阻配合輸入浮空來實(shí)現(xiàn)。圖I的主從端的通用輸入輸出接ロ為其中ー種組合，浮空輸入及帶高阻控制的推挽輸出。但本發(fā)明不局限于此，凡可實(shí)現(xiàn)本發(fā)明的功能的電路結(jié)構(gòu)均包含在本發(fā)明的范圍之中。以下詳述圖I所示電路的各組成部分的功能。第一及第ニ發(fā)送數(shù)據(jù)緩沖器111、211是把需要發(fā)送的數(shù)據(jù)驅(qū)動(dòng)到連接線300的緩沖器，對應(yīng)主機(jī)端100，從控制處理數(shù)據(jù)信號MSTX作為第一發(fā)送數(shù)據(jù)緩沖器111的輸入，連接線300作為輸出，從主機(jī)端控制處理器來的控制信號CTRL_MSHZ作為第一發(fā)送數(shù)據(jù)緩沖器111高阻低阻輸出控制；對應(yīng)從機(jī)端200，從從機(jī)控制處理器來的數(shù)據(jù)信號SLTX作為第二發(fā)送數(shù)據(jù)緩沖器211的輸入連接線300作為輸出，從從機(jī)控制處理器來的控制信號CTRL_SLHZ作為第二發(fā)送數(shù)據(jù)緩沖器211高阻低阻輸出控制。第一及第ニ接收數(shù)據(jù)緩沖器112、212是把連接線300的數(shù)據(jù)接收下來，對應(yīng)主機(jī)端，連接線300作為第一接收數(shù)據(jù)緩沖器112的輸入，MSRX作為第一接收數(shù)據(jù)緩沖器112的輸出，MSRX輸入到主機(jī)端的控制處理器做進(jìn)ー步的處理；對應(yīng)從機(jī)端200，連接線 300作為第二接收數(shù)據(jù)緩沖器212的輸入，SLRX作為第二接收數(shù)據(jù)緩沖器212的輸出，SLRX輸入到從機(jī)控制處理器做進(jìn)ー步的處理。主機(jī)端100的VDD輸出緩沖器120是給從機(jī)端200做預(yù)充電的緩沖器，主機(jī)端電源VDDMS作為VDD輸出緩沖器120的輸入，連接線300作為VDD輸出緩沖器120的輸出，從主機(jī)端的控制處理器來的控制信號CTRL_R0UT〈1:0>作為VDD輸出緩沖器120高阻或帶內(nèi)阻輸出的控制。時(shí)鐘產(chǎn)生電路220用來產(chǎn)生與主機(jī)端100通過連接線300發(fā)送到從機(jī)端200的時(shí)鐘邊沿同步及同相位的時(shí)鐘信號CLKBUF及同步的倍頻的時(shí)鐘信號CLKHS，連接線300是時(shí)鐘產(chǎn)生電路220的輸入，CLKBUF、CLKHS、CLKBUF_LD是時(shí)鐘產(chǎn)生電路220的輸出，其中CLKBUF_LD標(biāo)示從機(jī)端200的CLKBUF與主機(jī)端100發(fā)送過來的時(shí)鐘邊沿是否已經(jīng)同相位、同步，CLKBUF, CLKHS, CLKBUF_LD進(jìn)入從機(jī)端200的控制處理器做進(jìn)ー步處理。從機(jī)端200的充電電路230，由并聯(lián)的ニ極管Dl、PMOS管MPl及對從機(jī)供電的電容Cl組成，連接線300是充電電路230的輸入，從機(jī)端電源VDDSL是充電電路230的輸出，從機(jī)控制處理器來的控制信號CTRL_SLPWB做為充電電路230的控制端。在本發(fā)明實(shí)施例中，請參見圖2，其所示為VDD輸出緩沖器120的一種實(shí)現(xiàn)電路。VDD輸出緩沖器120由三部分組成電壓輸出緩沖器121，PMOS管MP2、MP3及電阻R0、R1。當(dāng)CTRL_R0UT〈1> = I同時(shí)CTRL_R0UT〈0> = 1，輸出電阻為高阻。阻值的控制信號包含但不僅限于兩位。采用數(shù)字可控電阻來給從機(jī)端預(yù)充電，是為了平衡從機(jī)端的不同負(fù)載需要。在預(yù)充電時(shí)，從機(jī)端可能需要主動(dòng)喚醒主機(jī)端，從機(jī)通過主動(dòng)下拉連接線300來喚醒主機(jī)端，此時(shí)要求VDD輸出緩沖器120輸出阻抗盡可能大，但是由于從機(jī)本身需要被供電，那么VDD輸出緩沖器輸出阻抗不可能無限大，這就要求根據(jù)不同的負(fù)載，選取不同的VDD輸出緩沖器的輸出阻杭，同時(shí)滿足供電與下拉連接線300的要求。為了實(shí)現(xiàn)單線雙向傳輸數(shù)據(jù)及供電，除了圖I所示的電路外，還需要相應(yīng)的控制方法來實(shí)現(xiàn)。本發(fā)明ー實(shí)施例提供ー種數(shù)據(jù)傳輸及供電方法，其包括以下步驟通過連接線300將主機(jī)端100與從機(jī)端連接200 ；主機(jī)端100向連接線300上發(fā)送較低頻率時(shí)鐘信號，從機(jī)端200從時(shí)鐘信號中獲取電能，同時(shí)，對所述時(shí)鐘信號進(jìn)行整形、倍頻及同步；主機(jī)端100與從機(jī)端200利用同步的時(shí)鐘信號，進(jìn)行數(shù)據(jù)信息傳輸，同時(shí)主機(jī)端100向從機(jī)端200供電。在本發(fā)明的實(shí)施例中，數(shù)據(jù)傳輸及供電方法，還包括主機(jī)端100完全置高阻態(tài)不向連接線300上供電。在本發(fā)明的實(shí)施例中，數(shù)據(jù)傳輸及供電方法，還包括主機(jī)端100向連接線300上供電，對從機(jī)端200預(yù)充電。 在本發(fā)明的實(shí)施例中，主機(jī)端100向連接線300上供電包括直流電或交流電。在本發(fā)明的實(shí)施例中，主機(jī)端100根據(jù)數(shù)據(jù)信息里的高電平給從機(jī)端200供電。為了詳述本發(fā)明的內(nèi)容，請結(jié)合圖3 圖8。在本發(fā)明ー實(shí)施例中，請參見圖3，其所示為主機(jī)端喚醒從機(jī)模式從關(guān)斷到正常エ作的四個(gè)控制階段時(shí)序圖，分別對應(yīng)關(guān)斷控制階段Toff，預(yù)充電控制階段Tpre，時(shí)鐘同步控制階段Tsync,正常工作控制階段Tnom。在Toff階段，主機(jī)端100不向連接線(VLINE) 300上供電，同時(shí)主機(jī)控制處理器把第一發(fā)送數(shù)據(jù)緩沖器111的輸入數(shù)據(jù)信號MSTX配置成邏輯電平“0”，把第一發(fā)送數(shù)據(jù)緩沖器111的控制端CTRL_MSHZ配置成邏輯電平“0”，這樣連接線300被主機(jī)端100第一發(fā)送數(shù)據(jù)緩沖器111驅(qū)動(dòng)到低電平，因此VDDSL是低電平，從機(jī)端200沒有電源，從機(jī)端200不エ作。在Tpre階段，主機(jī)端100通過VDD輸出緩沖器120向連接線300上供直流電，連接線300會(huì)通過ニ極管Dl及PMOS管MPl向VDDSL預(yù)充電，VDDSL從低電平升高到高電平，Tpre階段主、從機(jī)的第一及第ニ發(fā)送數(shù)據(jù)緩沖器111、211同時(shí)保持高阻態(tài)，CTRL_R0UT<1>或(和)CTRL_R0UT〈0>在整個(gè)Tpre階段都保持低電平，圖3中僅畫出兩者都是低電平的情況，但本發(fā)明并不局限于此，凡能實(shí)現(xiàn)本發(fā)明功能的結(jié)構(gòu)或方法均屬本發(fā)明的保護(hù)范圍。Tsync階段，主機(jī)端100向連接線300上發(fā)送較低頻率時(shí)鐘信號，從機(jī)端200通過時(shí)鐘產(chǎn)生電路220對此時(shí)鐘進(jìn)行抽取及倍頻得到CLKBUF和CLKHS，同時(shí)在時(shí)鐘的高電平部分從機(jī)端200通過ニ極管Dl對VDDSL補(bǔ)充電能，在Tsync結(jié)束時(shí)刻，從機(jī)端200的時(shí)鐘已經(jīng)與主機(jī)端100的時(shí)鐘系統(tǒng)同步，用CLKBUF_LD = I來表示兩者同步。Tnom階段，利用連接線300上主機(jī)端100發(fā)送的時(shí)鐘邊沿，保持從機(jī)端200的時(shí)鐘系統(tǒng)依舊與主機(jī)端的時(shí)鐘同步，同時(shí)利用主從機(jī)同步的時(shí)鐘，實(shí)現(xiàn)正常的單線雙向傳輸數(shù)據(jù)及主機(jī)向從機(jī)供電。Tnom階段的具體工作原理參考圖5-圖8。在本發(fā)明ー實(shí)施例中，請參見圖4，所示為從機(jī)端喚醒主機(jī)端模式從關(guān)斷到正常エ作的四個(gè)控制階段的時(shí)序圖。分別對應(yīng)關(guān)斷控制階段Toff，預(yù)充電控制階段Tpre，時(shí)鐘同步控制階段Tsync，正常工作控制階段Tnom。在以上四個(gè)階段中，僅預(yù)充電控制階段與圖3對應(yīng)的不同，其他三個(gè)階段都相同，以下只討論預(yù)充電階段Tpre。在Tpre階段，主機(jī)端100通過VDD輸出緩沖器120向連接線(VLINE) 300上供直流電，連接線300會(huì)通過從機(jī)端200的充電電路230的ニ極管Dl向電容Cl充電，從機(jī)端200的電源電壓VDDSL從低電平升高到高電平，CTRL_R0UT<1>或(和)CTRL_R0UT〈0>在整個(gè)Tpre階段都保持低電平，圖4中僅畫出兩者都是低電平的情況，但本發(fā)明并不局限于此，凡能實(shí)現(xiàn)本發(fā)明功能的結(jié)構(gòu)或方法均屬本發(fā)明的保護(hù)范圍。在從機(jī)喚醒主機(jī)的模式中，主機(jī)端100將一直處于給從機(jī)預(yù)充電狀態(tài)，等待從機(jī)端下拉連接線300，形成ー個(gè)負(fù)跳變沿脈沖，主機(jī)端100 —旦檢測到這個(gè)脈沖，將進(jìn)入Tsync的時(shí)鐘同步階段。Tsync階段，主機(jī)端100向連接線300上發(fā)送較低頻率時(shí)鐘，從機(jī)端200通過時(shí)鐘產(chǎn)生電路220對此時(shí)鐘進(jìn)行抽取及倍頻得到CLKBUF和CLKHS，同時(shí)在時(shí)鐘的高電平部分從機(jī)通過ニ極管Dl對VDDSL補(bǔ)充電能，在Tsync結(jié)束時(shí)刻，從機(jī)端200的時(shí)鐘系統(tǒng)已經(jīng)與主機(jī)端100的時(shí)鐘系統(tǒng)同步，用CLKBUF_LD = I來表示兩者同步。Tnom階段，利用連接線300上主機(jī)端100發(fā)送的時(shí)鐘邊沿，保持從機(jī)端200的時(shí)鐘系統(tǒng)依舊與主機(jī)端100的時(shí)鐘同步，同時(shí)利用主從機(jī)同步的時(shí)鐘，實(shí)現(xiàn)正常的單線雙向傳輸數(shù)據(jù)及主機(jī)向從機(jī)供電。Tnom階段的具體工作原理參考圖5_圖8。圖5_圖8中DL、DR是連續(xù)兩個(gè)數(shù)據(jù)，但也可以是僅ー個(gè)(比如只有ー個(gè)DL，而沒有DR)，或兩個(gè)以上連續(xù)數(shù)據(jù)(比如DL，DR,
DM......)。在ー個(gè)CLKBUF時(shí)鐘周期內(nèi)，連接線(VLINE) 300上除了對應(yīng)CLKBUF上升沿前
面的DG及上升沿后的DC階段外，就是M個(gè)數(shù)據(jù)階段及N個(gè)主機(jī)對從機(jī)充電階段，數(shù)據(jù)階段與充電階段的位置可以是任意的，圖5-圖8中DL、DR、DP的位寬及相對位置僅僅只是其中的ー種實(shí)現(xiàn)。在正常工作階段進(jìn)行具體實(shí)例描述之前，我們需要描述從機(jī)端與主機(jī)系統(tǒng)時(shí)鐘的同歩。具體包括以下步驟從機(jī)端200通過連接線300接收主機(jī)端100向連接線300上發(fā)送較低頻率時(shí)鐘信號;將從機(jī)端200接收的所述時(shí)鐘信號進(jìn)行倍頻，產(chǎn)生高速時(shí)鐘信號；提取所述時(shí)鐘信號上升沿前的對應(yīng)的ー個(gè)或多個(gè)高速時(shí)鐘信號周期寬度的低電平ィ目號;提取所述時(shí)鐘信號上升沿后的對應(yīng)的ー個(gè)或多個(gè)高速時(shí)鐘信號周期寬度的高電平ィ目號;從機(jī)端200根據(jù)所述低電平信號與高電平信號的交界處的上升沿恢復(fù)出時(shí)鐘信號，實(shí)現(xiàn)時(shí)鐘信息的倍頻同歩。為了更加清楚的闡述主從端時(shí)鐘同步過程，以下請結(jié)合參見圖5，作詳細(xì)說明。CLKBUF是從機(jī)端200從連接線(VLINE) 300上恢復(fù)出來的與主機(jī)端100在連接線(VLINE) 300上發(fā)送時(shí)鐘邊沿同步的時(shí)鐘，CLKHS是CLKBUF倍頻后的高速時(shí)鐘。結(jié)合圖5，具體描述CLKBUF與CLKHS。把CLKBUF上升沿前面VLINE上對應(yīng)的ー個(gè)CLKHS周期的低電平階段用DG來表示，圖5中DG占用ー個(gè)CLKHS周期寬度但不僅限于占用ー個(gè)CLKHS周期寬度。把CLKBUF上升沿后面連接線(VLINE) 300上對應(yīng)的高電平階段用DC來表示，圖5中DC占用ー個(gè)CLKHS周期寬度但不僅限于占用ー個(gè)CLKHS周期寬度。DG與DC的交界處形成了一個(gè)上升沿，從機(jī)端200中的時(shí)鐘產(chǎn)生電路220將會(huì)根據(jù)DG與DC之間的上升沿恢復(fù)出上升沿與之對齊的ー個(gè)方波，這個(gè)方波就是從VLINE上恢復(fù)出來的時(shí)鐘CLKBUF，而CLKHS是由CLKBUF倍頻產(chǎn)生的時(shí)鐘，通過這種方式，在正常工作時(shí)，主機(jī)端100與從機(jī)端200的時(shí)鐘系統(tǒng)達(dá)到同步，這是我們雙向傳輸數(shù)據(jù)及主機(jī)對從機(jī)供電的基礎(chǔ)。圖5選取了 CLKBUF—個(gè)周期的情況作為分析對象，對應(yīng)DL、DR上傳數(shù)據(jù)模式，DL、DR是正常工作時(shí)的數(shù)據(jù)通道，分別對應(yīng)ー個(gè)CLKHS周期寬度但不僅限于ー個(gè)CLKHS周期。DP是主機(jī)端100向從機(jī)端200提供電能的充電階段，圖5中DP占用兩個(gè)CLKHS周期寬度，但不僅限于兩個(gè)CLKHS周期寬度。圖5具體工作原理如下。主機(jī)端100在向從機(jī)端200發(fā)送上升沿之前，需要有先把連接線(VLINE) 300清零的DG階段，在DG階段，CTRL_MSHZ = O,主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器111打開，MSTX = O，這樣主機(jī)可以把連接線(VLINE) 300拉到低電平，同時(shí)CTRL_SLHZ=I，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211置高阻，CTRL_SLPWB = I，供電電路230的PMOS開關(guān)管MPl斷開。主機(jī)端100通過把連接線(VLINE) 300拉高到高電平的DC階段，形成從低到高的一個(gè)上升沿，作為從機(jī)時(shí)鐘恢復(fù)用的參考上升沿，在DC階段，CTRL_MSHZ = 0，主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器111打開，MSTX = I，這樣主機(jī)可以把連接線(VLINE) 300拉到高電平，同時(shí)CTRL_SLHZ = 1，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211置高阻。從機(jī)端200通過檢測及同步DG到DC之間的上升沿與對應(yīng)CLKBUF的上升沿信號，從而得到主從機(jī)的時(shí)鐘同歩。在數(shù)據(jù)上傳DL、DR階段，CTRL_MSHZ = 1，主機(jī)端發(fā)送數(shù)據(jù)緩沖器111高阻，僅保留接收功能，CTRL_SLHZ = 0，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211打開，從機(jī)端的數(shù)據(jù)在DL、DR階段由SLTX經(jīng)第二發(fā)送數(shù)據(jù)緩沖器211傳到連接線(VLINE) 300上，此時(shí)CTRL_SLPWB = 1，PMOS管MPl關(guān)斷。主機(jī)端100向從機(jī)端200充電階段DP，CTRL_MSHZ = O, MSTX = 1，主機(jī)端100通過第一發(fā)送數(shù)據(jù)緩沖器111把連接線(VLINE) 300驅(qū)動(dòng)到高電平，CTRL_SLHZ =1，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211關(guān)斷，CTRL_SLPWB = 0，連接線(VLINE) 300通過閉合的PMOS管MPl向VDDSL高效充電，CTRL_SLHZ在DP階段也可以置成低電平，此時(shí)需要配合SLTX在相應(yīng)DP階段為I，圖上選取了前面一種實(shí)現(xiàn)方式，以下也都選取SLHZ置高電平的方案畫圖。圖6所示為Tnom正常工作階段的DL下傳與DR上傳數(shù)據(jù)的情況。圖6選取了CLKBUF ー個(gè)周期的情況作為分析對象。DG、DC、DP階段，圖6與圖5同，僅討論DL、DR階段。在DL階段，CTRL_MSHZ = O,主機(jī)端100的第一發(fā)送數(shù)據(jù)緩沖器111開啟，數(shù)據(jù)信號MSTX通過第一發(fā)送數(shù)據(jù)緩沖器111送到連接線(VLINE) 300，CTRL_SLHZ = 1，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211高阻，從機(jī)端200從連接線(VLINE)300上接收數(shù)據(jù)，DL階段實(shí)現(xiàn)了數(shù)據(jù)從主機(jī)端100到從機(jī)端200的下傳，在DL階段，CTRL_SLPWB = 1，PMOS管MPl關(guān)斷。在DR階段，CTRL_MSHZ = 1，主機(jī)端100第一發(fā)送數(shù)據(jù)緩沖器111關(guān)斷，僅保留接收功能，CTRL_SLHZ = 0，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211開啟，從機(jī)端200的數(shù)據(jù)信號SLTX通過第二發(fā)送數(shù)據(jù)緩沖器211送到連接線(VLINE) 300上，主機(jī)端100接收下來，DR階段實(shí)現(xiàn)了數(shù)據(jù)從從機(jī)端200到主機(jī)端100的上傳，在DR階段CTRL_SLPWB = LPMOS管MPl關(guān)斷。圖6表述的是DL下傳與DR上傳,相應(yīng)的DL上傳與DR下傳的情況與圖6類似,不再單獨(dú)列出。圖6可以擴(kuò)展到其他所有雙向傳輸數(shù)據(jù)的情況。圖7所示為Tnom正常工作階段的DL與DR都下傳數(shù)據(jù)的情況。圖7選取了 CLKBUFー個(gè)周期的情況作為分析對象。DG、DC、DP階段，圖7與圖5同，僅討論DL、DR階段。在DL、DR下傳數(shù)據(jù)階段，CTRL_MSHZ = 0，主機(jī)端100的第一發(fā)送數(shù)據(jù)緩沖器111開啟，數(shù)據(jù)信號MSTX通過第一發(fā)送數(shù)據(jù)緩沖器111送到連接線(VLINE) 300，CTRL_SLHZ = 1，從機(jī)端200的第二發(fā)送數(shù)據(jù)緩沖器211高阻，從機(jī)端200從連接線(VLINE) 300上接收數(shù)據(jù)，DL、DR階段實(shí)現(xiàn)了數(shù)據(jù)從主機(jī)端100到從機(jī)端200的下傳，在DL、DR階段，CTRL_SLPWB = 1，PMOS管MPl關(guān)斷。當(dāng)主機(jī)端對從機(jī)端充電時(shí)，根據(jù)數(shù)據(jù)傳輸?shù)男枰{(diào)節(jié)從機(jī)端200的充電單元的閉合及斷開狀態(tài)，調(diào)整充電的周期寬度，提高或降低數(shù)據(jù)傳輸?shù)乃俾?。具體請結(jié)合參見圖8。圖8所示為Tnom正常工作階段部分DP上傳、下傳數(shù)據(jù)時(shí)序圖。為了進(jìn)一步增加數(shù)據(jù)傳輸?shù)膸?，可以把一部分DP從充電功能臨時(shí)改為傳輸數(shù)據(jù)的功能。這樣動(dòng)態(tài)改動(dòng)的好處是在不傳輸數(shù)據(jù)時(shí)，馬上恢復(fù)成充電功能，可以達(dá)到傳輸數(shù)據(jù)帶寬與充電功能的ー個(gè)很好的平衡。以ー個(gè)CLKBUF周期為例。DG、DC、DL、DR階段，圖8與圖5_7類似，僅討論DP階段。在臨時(shí)傳輸數(shù)據(jù)的DP，每個(gè)DP可以包含2個(gè)數(shù)據(jù)DPI、DP2，但不僅限于包含兩個(gè)數(shù)據(jù)，此時(shí)相應(yīng)的CTRL_SLPWB = 1，DP可以雙向傳輸。充電功能的DP與圖5同，不再說明。綜上所述，本發(fā)明實(shí)施例提供的數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法，相較于現(xiàn)有技術(shù)的優(yōu)點(diǎn)在于在沒有獨(dú)立電源的前提下，實(shí)現(xiàn)了供電及單線雙向同步傳輸數(shù)據(jù)，簡化了接ロ設(shè)備的結(jié)構(gòu)，大大降低了設(shè)備的成本，并有效提高了傳輸?shù)乃俾?，擴(kuò)大了適用領(lǐng)域及范圍。 以上顯示和描述了本發(fā)明的基本原理、主要特征和本發(fā)明的優(yōu)點(diǎn)。本領(lǐng)域的技術(shù)人員應(yīng)該了解，本發(fā)明不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述的只是本發(fā)明的原理，在不脫離本發(fā)明精神和范圍的前提下本發(fā)明還會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本發(fā)明的范圍內(nèi)。本發(fā)明要求的保護(hù)范圍由所附的權(quán)利要求書及其等同物界定。
權(quán)利要求
1.ー種數(shù)據(jù)傳輸及供電裝置，其特征是，包括 主機(jī)端，包括第一通用輸入輸出端ロ，及與其連接的電源電壓輸出単元； 從機(jī)端，包括第二通用輸入輸出端ロ，及與其連接的時(shí)鐘產(chǎn)生單元及充電單元； 所述主機(jī)端與從機(jī)端通過連接線連接。
2.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述電源電壓輸出単元包括=VDD輸出緩沖器。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述VDD輸出緩沖器包括電壓輸出緩沖器，其輸出端連接于并聯(lián)的多組串聯(lián)PMOS管及電阻，以便進(jìn)行靈活的輸出阻抗配置。
4.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述第一通用輸入輸出端ロ包括第一接收數(shù)據(jù)緩沖器、第一發(fā)送數(shù)據(jù)緩沖器。
5.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述第二通用輸入輸出端ロ包括第二接收數(shù)據(jù)緩沖器、第二發(fā)送數(shù)據(jù)緩沖器。
6.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述第一及第二通用輸入輸出端ロ包括輸入、輸出及高阻態(tài)。
7.根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述輸入包括弱上拉輸入、弱下拉輸入及浮空輸入。
8.根據(jù)權(quán)利要求6所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述輸出包括NM0S管輸出的開漏輸出、PMOS管輸出的開漏輸出及推挽型輸出。
9.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述時(shí)鐘単元用以接收恢復(fù)主機(jī)端在連接線上發(fā)送時(shí)鐘信息，并進(jìn)行整形、倍頻，同歩。
10.根據(jù)權(quán)利要求I所述的數(shù)據(jù)傳輸及供電裝置，其特征是，所述充電単元包括并聯(lián)的ニ極管、PMOS管及電容。
11.ー種數(shù)據(jù)傳輸及供電方法，其特征是，包括以下步驟 通過連接線將主機(jī)端與從機(jī)端連接； 主機(jī)端向連接線上發(fā)送較低頻率時(shí)鐘信號，從機(jī)端從時(shí)鐘信號中獲取電能，同時(shí)，對所述時(shí)鐘信號進(jìn)行整形、倍頻及同步； 主機(jī)端與從機(jī)端利用同步的時(shí)鐘信號，進(jìn)行數(shù)據(jù)信息傳輸，同時(shí)主機(jī)端向從機(jī)端供電。
12.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法，其特征是，還包括主機(jī)端完全置高阻態(tài)不向連接線上供電。
13.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法，其特征是，還包括主機(jī)端向連接線上供電，對從機(jī)端預(yù)充電。
14.根據(jù)權(quán)利要求13所述的數(shù)據(jù)傳輸及供電方法，其特征是，主機(jī)端向連接線上供電包括直流電或交流電。
15.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法，其特征是，主機(jī)端根據(jù)數(shù)據(jù)信息里的高電平給從機(jī)端供電。
16.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法，其特征是，在主機(jī)端進(jìn)入時(shí)鐘同步階段前，且在主機(jī)端對從機(jī)端的預(yù)充電階段，從機(jī)端主動(dòng)拉低連接線電平形成負(fù)脈沖，以告訴主機(jī)端開始進(jìn)入時(shí)鐘同步階段。
17.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法，其特征是，從機(jī)端對所述時(shí)鐘信號進(jìn)行整形、倍頻及同步具體包括以下步驟 從機(jī)端通過連接線接收主機(jī)端向連接線上發(fā)送較低頻率時(shí)鐘信號； 將從機(jī)端接收的所述時(shí)鐘信號進(jìn)行倍頻，產(chǎn)生高速時(shí)鐘信號，以實(shí)現(xiàn)與主機(jī)端的相應(yīng)高速時(shí)鐘同步； 提取所述時(shí)鐘信號上升沿后的對應(yīng)的ー個(gè)或多個(gè)高速時(shí)鐘信號周期寬度的高電平信號; 從機(jī)端完成所述時(shí)鐘的倍頻同步后，將提取的低電平信號與高電平信號區(qū)域信息，進(jìn)行鎖存，以便在其它區(qū)域進(jìn)行數(shù)據(jù)傳輸或充電時(shí)，保持對所述時(shí)鐘進(jìn)行倍頻同歩。
18.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法，其特征是， 主機(jī)端，包括 第一通用輸入輸出端ロ，其包括第一接收數(shù)據(jù)緩沖器、第一發(fā)送數(shù)據(jù)緩沖器； 與第一通用輸入輸出端ロ連接的電源電壓輸出単元，其包括 VDD輸出緩沖器，所述VDD輸出緩沖器包括電壓輸出緩沖器；從機(jī)端，包括 第二通用輸入輸出端ロ，其包括第二接收數(shù)據(jù)緩沖器、第二發(fā)送數(shù)據(jù)緩沖器； 與第二通用輸入輸出端ロ連接的時(shí)鐘產(chǎn)生單元及充電單元，充電單元包括并聯(lián)的ニ極管、PMOS管及電容； 所述主機(jī)端與從機(jī)端通過連接線連接。
19.根據(jù)權(quán)利要求18所述的數(shù)據(jù)傳輸及供電方法，其特征是，主機(jī)端對從機(jī)端進(jìn)行預(yù)充電，其具體步驟如下 主機(jī)端的VDD輸出緩沖器將連接線驅(qū)動(dòng)至高電平； 將主從機(jī)端的第一及第ニ發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的充電單元的PMOS管配置成斷開狀態(tài)； 連接線通過充電單元的ニ極管對電容進(jìn)行充電，對從機(jī)端進(jìn)行預(yù)充電。
20.根據(jù)權(quán)利要求18所述的數(shù)據(jù)傳輸及供電方法，其特征是，包括主機(jī)端對從機(jī)端進(jìn)行持續(xù)充電，其具體步驟如下 控制主機(jī)端驅(qū)動(dòng)連接線至高電平； 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的充電單元的PMOS管配置成閉合狀態(tài)； 連接線通過PMOS管對電容進(jìn)行持續(xù)充電，對從機(jī)端進(jìn)行持續(xù)充電。
21.根據(jù)權(quán)利要求18所述的數(shù)據(jù)傳輸及供電方法，其特征是，數(shù)據(jù)從主機(jī)端到從機(jī)端的下行過程，主機(jī)端對從機(jī)端進(jìn)行間隙性充電，數(shù)據(jù)下行與充電輪流進(jìn)行其具體包括主機(jī)端向從機(jī)端發(fā)送數(shù)據(jù)步驟及主機(jī)端對從機(jī)端間隙性充電步驟，其中， 主機(jī)端向從機(jī)端發(fā)送數(shù)據(jù)包括以下步驟 將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出； 數(shù)據(jù)信號經(jīng)過第一發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線； 將主機(jī)端的VDD輸出緩沖器配置成高阻輸出； 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出； 將從機(jī)端的充電單元的PMOS管配置成斷開；通過從機(jī)端的第二接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號； 主機(jī)端對從機(jī)端間隙性充電包括以下步驟 在主機(jī)端向從機(jī)端發(fā)送數(shù)據(jù)間隙，控制主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器的輸出配置成高電平以驅(qū)動(dòng)連接線； 將主機(jī)端的VDD輸出緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的充電單元的PMOS管相應(yīng)的配置成閉合狀態(tài)； 連接線通過PMOS管對電容進(jìn)行間隙性充電，對從機(jī)端進(jìn)行間隙性充電。
22.根據(jù)權(quán)利要求18所述的數(shù)據(jù)傳輸及供電方法，其特征是，數(shù)據(jù)從從機(jī)端到主機(jī)端的上行過程，主機(jī)端對從機(jī)端進(jìn)行間隙性充電，數(shù)據(jù)上行與充電輪流進(jìn)行，其具體包括從機(jī)端對主機(jī)端發(fā)送數(shù)據(jù)步驟及主機(jī)端對從機(jī)端間隙性充電步驟，其中， 從機(jī)端向主機(jī)端發(fā)送數(shù)據(jù)包括以下步驟 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出； 數(shù)據(jù)信號經(jīng)過第二發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線； 將從機(jī)端的充電單元的PMOS管配置成斷開； 將主機(jī)端的VDD輸出緩沖器配置成高阻輸出； 將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出； 通過主機(jī)端的第一接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號； 主機(jī)端對從機(jī)端間隙性充電包括以下步驟 在從機(jī)端向主機(jī)端發(fā)送數(shù)據(jù)間隙，控制主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器的輸出配置成高電平以驅(qū)動(dòng)連接線； 將主機(jī)端的VDD輸出緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的充電單元的PMOS管相應(yīng)的配置成閉合狀態(tài)； 連接線通過PMOS管對電容進(jìn)行間隙性充電，對從機(jī)端進(jìn)行間隙性充電。
23.根據(jù)權(quán)利要求18所述的數(shù)據(jù)傳輸及供電方法，其特征是，數(shù)據(jù)從主機(jī)端到從機(jī)端的下行及數(shù)據(jù)從從機(jī)端到主機(jī)端的上行同時(shí)進(jìn)行的過程，主機(jī)端對從機(jī)端進(jìn)行間隙性充電，數(shù)據(jù)上行、下行與充電輪流進(jìn)行，包括，主機(jī)端與從機(jī)端之間同時(shí)上行、下行數(shù)據(jù)步驟及主機(jī)端對從機(jī)端進(jìn)行間隙性充電步驟,其中， 主機(jī)端與從機(jī)端下行數(shù)據(jù)包括以下步驟 將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出； 數(shù)據(jù)信號經(jīng)過第一發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線； 將主機(jī)端的VDD輸出緩沖器配置成高阻輸出； 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出； 將從機(jī)端的充電單元的PMOS管配置成斷開； 通過從機(jī)端的第二接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號； 從機(jī)端與主機(jī)端上行數(shù)據(jù)包括以下步驟 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成低阻輸出； 數(shù)據(jù)信號經(jīng)過第二發(fā)送數(shù)據(jù)緩沖器來驅(qū)動(dòng)連接線；將從機(jī)端的充電單元的PMOS管配置成斷開； 將主機(jī)端的VDD輸出緩沖器配置成高阻輸出； 將主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器配置成高阻輸出； 通過主機(jī)端的第一接收數(shù)據(jù)緩沖器接收數(shù)據(jù)信號； 主機(jī)端向從機(jī)端間隙性充電包括以下步驟 在主機(jī)端與從機(jī)端之間雙向發(fā)送數(shù)據(jù)間隙，控制主機(jī)端的第一發(fā)送數(shù)據(jù)緩沖器的輸出配置成高電平以驅(qū)動(dòng)連接線； 將主機(jī)端的VDD輸出緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的第二發(fā)送數(shù)據(jù)緩沖器配置成高阻態(tài)輸出； 將從機(jī)端的充電單元的PMOS管相應(yīng)的配置成閉合狀態(tài)； 連接線通過PMOS管對電容進(jìn)行間隙性充電，對從機(jī)端進(jìn)行間隙性充電。
24.根據(jù)權(quán)利要求11所述的數(shù)據(jù)傳輸及供電方法,其特征是，當(dāng)主機(jī)端對從機(jī)端充電時(shí)，根據(jù)從機(jī)端的耗電需求及數(shù)據(jù)傳輸?shù)男枰瑒?dòng)態(tài)調(diào)節(jié)從機(jī)端的充電單元的閉合及斷開狀態(tài)，動(dòng)態(tài)調(diào)整充電的頻繁度及周期寬度，提高或降低數(shù)據(jù)傳輸?shù)乃俾?，以達(dá)到數(shù)據(jù)傳輸與充電功能的平衡。
全文摘要
本發(fā)明揭示了一種數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法，其中該裝置包括主機(jī)端，包括第一通用輸入輸出端口，及與其連接的電源電壓輸出單元；從機(jī)端，包括第二通用輸入輸出端口，及與其連接的時(shí)鐘產(chǎn)生單元及充電單元；所述主機(jī)端與從機(jī)端通過連接線連接。該數(shù)據(jù)傳輸及供電方法包括通過連接線將主機(jī)端與從機(jī)端連接；主機(jī)端向連接線上發(fā)送較低頻率時(shí)鐘信號，從機(jī)端從時(shí)鐘信號中獲取電能，同時(shí)，對所述時(shí)鐘信號進(jìn)行整形、倍頻及同步；主機(jī)端與從機(jī)端利用同步的時(shí)鐘信號，進(jìn)行數(shù)據(jù)信息傳輸，同時(shí)主機(jī)端向從機(jī)端供電。綜上所述，本發(fā)明實(shí)施例提供的數(shù)據(jù)傳輸及供電裝置及其數(shù)據(jù)傳輸及供電方法，在沒有獨(dú)立電源的前提下，實(shí)現(xiàn)了供電及單線雙向同步傳輸數(shù)據(jù)。
文檔編號G06F13/40GK102693205SQ20121014724
公開日2012年9月26日 申請日期2012年5月11日 優(yōu)先權(quán)日2012年5月11日
發(fā)明者奚劍雄, 陳鋒 申請人:杭州硅星科技有限公司