用硬件實現(xiàn)對數(shù)運算的電路的制作方法
【專利摘要】本發(fā)明公開了一種用硬件實現(xiàn)對數(shù)運算的電路，包括：一檢測電路，其輸入為a，輸出為b，用于從輸入a的高位到低位找出第一個為1的位，則輸出b就是這一位所在的位置；一選擇電路，其一輸入是b，另一輸入是a，用于選出輸入a中b位之后緊跟著的M位數(shù)據(jù)，如果在a中b位之后的位數(shù)不足M位時，則在后面補0，湊滿M位；輸出c則是這M位數(shù)據(jù)；一拼接電路，其一輸入是b，另一輸入是c，輸出d是N+M位的數(shù)據(jù)，d的高N位是b，之后的M位是c。本發(fā)明計算速度快且準確，能顯著減少所占用的芯片面積。
【專利說明】用硬件實現(xiàn)對數(shù)運算的電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種用硬件實現(xiàn)對數(shù)運算的電路。
【背景技術(shù)】
[0002]對數(shù)運算是一種常用的運算，在計算信噪比時，一般都需要按db (分貝)為單位輸出。目前對數(shù)運算在硬件實現(xiàn)的時候，一般是用查找表實現(xiàn)的，這樣需要占用大量芯片面積。即使用軟件實現(xiàn)，也只能通過泰勒展開等方式計算，計算時間比較長。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種用硬件實現(xiàn)對數(shù)運算的電路，計算速度快且準確，能顯著減少所占用的芯片面積。
[0004]為解決上述技術(shù)問題，本發(fā)明的用硬件實現(xiàn)對數(shù)運算的電路，包括:
[0005]一檢測電路，其輸入是二進制數(shù)，記為a，輸入a的位數(shù)記為2N，N為正整數(shù)，輸出記為b ;用于從輸入a的高位到低位找出第一個為I的位，則輸出b就是這一位所在的位置；
[0006]—選擇電路，其一輸入是所述檢測電路的輸出b,另一輸入是a,輸出記為c,輸出c的位寬為M，M是小于2n-N的正整數(shù)；用于選出輸入a中b位之后緊跟著的M位數(shù)據(jù)，如果在a中b位之后的位數(shù)不足M位時，則在后面補0，湊滿M位；輸出c則是這M位數(shù)據(jù)；
[0007]—拼接電路，其一輸入是所述檢測電路的輸出b,另一輸入是所述選擇電路的輸出C，輸出記為d，輸出d是N+M位的數(shù)據(jù)，d的高N位是b，之后的M位是C。
[0008]采用本發(fā)明的電路，在計算y=log2 (X)，x為16位時，僅僅需要幾十個門電路，用純組合電路即可實現(xiàn)。運算快速而計算結(jié)果的最大誤差僅僅是0.09，即0.5db。本發(fā)明與采用查找表由硬件實現(xiàn)對數(shù)運算的電路相比，大大減少了所占用的芯片面積；與采用軟件實現(xiàn)對數(shù)運算的方式相比，大大提高了執(zhí)行速度。
[0009]本發(fā)明可用于各種需要進行對數(shù)運算的產(chǎn)品。
【專利附圖】

【附圖說明】
[0010]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0011]圖1是所述用硬件實現(xiàn)對數(shù)運算的電路原理框圖；
[0012]圖2是所述用硬件實現(xiàn)對數(shù)運算的電路仿真結(jié)果圖。
【具體實施方式】
[0013]參見圖1所示，所述用硬件實現(xiàn)對數(shù)運算的電路在一實施例中，包括:
[0014]一個檢測電路，其輸入是二進制數(shù)，記為a，a的位數(shù)記為2N (N為正整數(shù))，本實施例中N=4。輸出記為b (檢測結(jié)果)。這個檢測電路的作用是按a的高位到低位找出第一個為I的位。b就是這一位所在的位置。舉例說明，假設(shè)a為16位二進制數(shù)，從高到低表示為a [15]到a [O]，如果從a [15]到a [O]中第一個為I的位是a [14],那么b就等于14。[0015]一個選擇電路，其一個輸入是b，另一個輸入是a，輸出是c (選擇結(jié)果)。c的位寬記為M，M是小于2n-N的正整數(shù)，M與所述對數(shù)運算電路所要實現(xiàn)的精度有關(guān)，本實施例中M=7。這個選擇電路的作用是選出a中b位之后緊跟著的M位數(shù)據(jù)，如果在a中b位之后的位數(shù)不足M位時，就在后面補0，湊滿M位。輸出c就是這M位數(shù)據(jù)。舉例說明，如果b等于14，那么此電路就取a中第14位之后的7位，即輸出c等于a[13]到a[7]。如果b等于6，那么此電路就取a中第6位之后的7位，不足補0，即取a[5]到a[0]，最后低位再補個O。
[0016]一個拼接電路，其一個輸入是b，另一個輸入是C，輸出是d (拼接運算結(jié)果)，d是N+M位的，在本實施例中d=4+7=l I位，d的高N位是b，之后的M位是c。舉例說明，如果b等于14，即二進制表示1110，c等于二進制的0101010。那么d就是二進制表示的11100101010。
[0017]圖2是上述實施例的仿真結(jié)果，其中N=4，M=7，橫軸是輸入數(shù)據(jù)X，縱軸是精確計算log2(x)的結(jié)果與本電路的運算結(jié)果的差的絕對值。從圖中可見，當輸入數(shù)據(jù)X在1飛5535范圍內(nèi)時，用本電路計算的結(jié)果，跟精確的log2(x)計算結(jié)果之間最多差0.09。
[0018]以上通過【具體實施方式】和實施例對本發(fā)明進行了詳細的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng)視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種用硬件實現(xiàn)對數(shù)運算的電路，其特征在于，包括:一檢測電路，其輸入是二進制數(shù)，記為a，a的位數(shù)記為2n，N為正整數(shù)，輸出記為b ;用于從輸入a的高位到低位找出第一個為I的位，則輸出b就是這一位所在的位置；一選擇電路，其一輸入是所述檢測電路的輸出b,另一輸入是a,輸出記為c,輸出c的位寬為M，M是小于2n-N的正整數(shù)；用于選出輸入a中b位之后緊跟著的M位數(shù)據(jù)，如果在a中b位之后的位數(shù)不足M位時，則在后面補0，湊滿M位；輸出c則是這M位數(shù)據(jù)；一拼接電路，其一輸入是所述檢測電路的輸出b,另一輸入是所述選擇電路的輸出c,輸出記為d，輸出d是N+M位的數(shù)據(jù)，d的高N位是b，之后的M位是C。
【文檔編號】G06F7/556GK103455302SQ201210174774
【公開日】2013年12月18日 申請日期:2012年5月31日 優(yōu)先權(quán)日:2012年5月31日
【發(fā)明者】王吉健 申請人:上海華虹集成電路有限責任公司