專利名稱：基于fpga的多系統(tǒng)、多頻段、多載波數(shù)字直放站的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及通信技術(shù)，尤其涉及一種基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站。
背景技術(shù)：
直放站屬于同頻放大中繼設(shè)備，是指在無線通信傳輸過程中起到信號增強的一種無線電發(fā)射中轉(zhuǎn)設(shè)備。直放站的基本功能就是一個射頻信號功率增強器。直放站在下行鏈路中，由施主天線在現(xiàn)有的覆蓋區(qū)域中拾取信號，通過帶通濾波器對帶通外的信號進行極好的隔離，將濾波后的信號經(jīng)功放放大后再次發(fā)射到待覆蓋區(qū)域。在上行鏈接路徑中，覆蓋區(qū)域內(nèi)的移動臺手機的信號以同樣的工作方式由上行放大鏈路處理后發(fā)射到相應基站，從而達到基站與手機之間信號傳遞。由于不同地區(qū)和國家運營商之間的差異，在同一個通信系統(tǒng)中會出現(xiàn)有多個頻·段，例如，GSM的基站每個扇區(qū)有很多載波，CDMA和WCDMA的基站每個扇區(qū)也可使用多個載波，另外，俄羅斯部分運營商DCS系統(tǒng)中會有多個不相連的頻段，印度運營商也有在GSM系統(tǒng)和DCS系統(tǒng)中有多個不相連頻段在實際工程中應用的情況。實際上，任何移動通信的直放站選頻系統(tǒng)中，同一系統(tǒng)都可能會有多載頻/多頻段的要求，比如CDMA多載波/多頻段，WCDMA多載頻/多頻段，AffS多載頻/多頻段，GSM多頻段/多載波，DCS多頻段/多載波，PCS多頻段/多載波，集群通信系統(tǒng)中也會有多載波/多頻段的要求，比如iDEN多載頻/多頻段，Tetra多載頻/多頻段，GSM-R多載頻/多頻段，GoTa多載頻/多頻段，GT-800多載波/多頻段。因此，當運營商有多載頻和多子帶需要分開處理(放大、控制、統(tǒng)計)時，就需要直放站能處理多載頻或多頻帶選頻的能力，模擬直放站已經(jīng)很難滿足運營商這種日益發(fā)展的需求。隨著通信技術(shù)的不斷的發(fā)展，傳統(tǒng)的模擬直放站已經(jīng)逐步退出市場，并被數(shù)字直放站代替，然而目前由于各個廠商生產(chǎn)數(shù)字直放站的靈活和兼容性差，造成市場上的數(shù)字直放站種類繁多，制式單一。對于現(xiàn)有的數(shù)字直放站來說，各種模式和應用方式一旦改變，就需要通過比較繁瑣的方式來重新設(shè)定，大大增加人力和成本。

發(fā)明內(nèi)容
本發(fā)明的目的在于能夠輕松實現(xiàn)數(shù)字直放站的多選頻、多選帶、多選頻和多選帶混合等模式的變換。為實現(xiàn)上述目的，本發(fā)明提供一種基于FPGA(現(xiàn)場可編程門陣列)的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其包括FPGA功能模塊，用于完成對采樣信號的數(shù)字下變頻、數(shù)字上變頻、抽取濾波及插值濾波；AD功能模塊及DA功能模塊，用于對模擬信號的采樣和對數(shù)字信號的恢復；CPU功能模塊，用于配置AD功能模塊、DA功能模塊及鎖相環(huán)功能模塊，與FPGA功能模塊通信并進行數(shù)據(jù)交換，與外部控制板通信并接收改變直放站模式的設(shè)置參數(shù)；鎖相環(huán)功能模塊，用于分別輸出時鐘給AD功能模塊、DA功能模塊、FPGA功能模塊及CPU功能模塊；電源模塊，對該基于FPGA的多模兼容數(shù)字直放站的各部分供電。其中，所述AD功能模塊采用ADS62C17芯片。其中，所述DA功能模塊采用DAC3484芯片。其中，所述CPU功能模塊采用NUC100RD1BN芯片。其中，所述FPGA功能模塊采用XC6VCX75T芯片。其中，所述鎖相環(huán)功能模塊采用LMK04001芯片和⑶CLVP110VF芯片組成?！て渲校鯢PGA功能模塊的工作時鐘為245. 76MHz。其中，所述AD功能模塊的采樣時鐘是122. 88MHz。其中，所述DA功能模塊的恢復時鐘是122. 88MHz。本發(fā)明的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，能相對簡單的實現(xiàn)參數(shù)改變，經(jīng)過OMT (操作維護終端)把相應數(shù)據(jù)通過CPU傳輸給FPGA實現(xiàn)在線升級程序，輕松實現(xiàn)多選頻、多選帶、多選頻和多選帶混合等模式的變換。


下面結(jié)合附圖，通過對本發(fā)明的具體實施方式
詳細描述，將使本發(fā)明的技術(shù)方案及其他有益效果顯而易見。附圖中，圖I為本發(fā)明基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站一較佳實施例的原理結(jié)構(gòu)框圖；圖2為本發(fā)明基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站一較佳實施例的帶寬改變設(shè)置系數(shù)加載流程圖。
具體實施例方式參見圖1，其為本發(fā)明基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站一較佳實施例的原理結(jié)構(gòu)框圖。該較佳實施例的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站主要包括AD功能模塊1、DA功能模塊2、CPU功能模塊3、FPGA功能模塊4、鎖相環(huán)功能模塊5及電源模塊6，各模塊之間電性連接。AD功能模塊I及DA功能模塊2主要用于對模擬信號的采樣和對數(shù)字信號的恢復；AD功能模塊I和DA功能模塊2都是雙通道的，位于直放站的上行鏈路和下行鏈路中。因為考慮到兼容DCS的75M帶寬，AD功能模塊I選用的是TI公司的ADS62C17芯片，此芯片帶有SNRB00ST (信噪比升壓)功能，能夠有效的抑制噪聲系數(shù)，提高動態(tài)范圍。DA功能模塊2的芯片選擇的是DAC3484，考慮到多模式共存的狀態(tài)，所以在此實施例中預留了兩個AD芯片和DA芯片，當只是單制式的選帶或者選頻產(chǎn)品的話，其實只需要I個DA芯片和I個AD芯片，能夠在一定程度上節(jié)約成本，提高產(chǎn)品的競爭力。CPU功能模塊3用于配置AD功能模塊I、DA功能模塊2及鎖相環(huán)功能模塊5，與FPGA功能模塊4通信并進行數(shù)據(jù)交換，與外部控制板通信并接收改變直放站模式的設(shè)置參數(shù)。此較佳實施例中CPU功能模塊3采用的是MCU芯片，具體為NUC100RD1BN芯片。其主要的功能包括1、對ADS62C17、DAC3484、LMK04001等芯片進行驅(qū)動配置；2、對光口的輸出進行控制；3、通過SPI或EBI接口與FPGA功能模塊4通信，并進行數(shù)據(jù)交換；4、通過RS 485接口與外部控制板(例如OMT)通信，從而可以通過OMT實現(xiàn)在線設(shè)置信道號的方法來改變選頻和選帶功能；5、操作人員可以預先通過matlab軟件模擬改變帶寬，自動計算出濾波器的系數(shù)，將系數(shù)文件打包后通過RS 485接口傳輸給CPU功能模塊3，然后通過CPU功能模塊3加載到FPGA功能模塊4中，最終實現(xiàn)帶寬或者子帶數(shù)目的改變。本發(fā)明在于設(shè)計了相對通用硬件，通過改變軟件就能使數(shù)字直放站適用多選頻(頻寬可任意變化、載頻數(shù)也可任意變化)、多選帶(頻寬可任意變化、子帶數(shù)也可任意變化)、多選頻和多選帶(頻寬可任意變化、載頻數(shù)和子帶也可任意變化)混合等模式的變換。具體設(shè)置步驟參見圖2，其為本發(fā)明基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站一較佳實施例的帶寬改變設(shè)置系數(shù)加載流程圖。主要步驟包括操作人員可以控制CPU功能模塊3通過RS 485接口與外部控制板通信，從而可以通過OMT實現(xiàn)在線設(shè)置信道號的方法改變選頻和選帶功能，包括·步驟10、設(shè)置通帶；步驟20、設(shè)置阻帶；步驟30、設(shè)置子帶號；步驟40、選擇串口；然后進行步驟50、產(chǎn)生系數(shù)文件，操作人員可以利用常用的軟件如matlab，擬改變帶寬，自動計算出濾波器的系數(shù)；然后進行步驟60、加載系數(shù)文件，將生成的系數(shù)文件打包后通過RS485接口傳輸給CPU功能模塊3，然后通過CPU功能模塊3加載到FPGA功能模塊4中，最終實現(xiàn)帶寬的改變。FPGA功能模塊4用于完成對采樣信號的DDC (數(shù)字下變頻)、DUC (數(shù)字上變頻)、抽取濾波及插值濾波，此較佳實施例中具體采用了采用XC6VCX75T芯片。UFPGA功能模塊4主要功能是完成采樣信號的DDC、DUC，包含了抽取濾波器、插值濾波器、Serdes (收發(fā)器)等功能，通過DDC把AD過來的高速率信號進行降到適合數(shù)字信號處理的速率，然后通過FIR抽取濾波器等一系列的處理，選擇出所需要的頻帶或者帶寬，再經(jīng)過DUC插值濾波，把需要的頻帶或者帶寬搬移到需要的載頻上，最后再通過后級射頻PA放大后，發(fā)射出去。2、考慮到多系統(tǒng)、多頻段、多載波的情況，為了節(jié)省使用乘法器的數(shù)量，盡可能的做到面積和速度平衡的狀態(tài)，有效利用FPGA功能模塊4內(nèi)部的乘法器，所以選擇系統(tǒng)的工作時鐘為245. 76MHz，因為AD采樣時鐘為122. 88MHz，可以通過FPGA功能模塊4內(nèi)部的DCM(時鐘管理單元)把鎖相環(huán)過來的122. 88MHz的時鐘進行2倍頻來實現(xiàn)。鎖相環(huán)功能模塊5用于分別輸出時鐘給AD功能模塊1、DA功能模塊2、FPGA功能模塊4及CPU功能模塊3。此較佳實施例中鎖相環(huán)功能模塊5采用LMK04001芯片加BUF (緩沖器)的方法，具體采用LMK04001芯片和⑶CLVPl IOVF芯片組成，輸出時鐘分別給AD、DA、FPGA、CPU等芯片，完成相應芯片的時鐘配置工作和系統(tǒng)工作時鐘的輸入。因為系統(tǒng)要求處理最大帶寬比較寬，為了節(jié)省成本，減少使用AD轉(zhuǎn)換器件，此較佳實施例中選擇對模擬信號進行欠采樣的處理，AD采樣速率是122. 88MHz，而系統(tǒng)工作時鐘是245. 76MHz, Serdes工作時鐘是122. 88MHz, DA恢復時鐘是122. 88MHz，接收和發(fā)射中頻都選擇153. 6MHz。電源模塊6對該基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站的各部分供電，此較佳實施例采用DC-DC加LDO (低壓差線性穩(wěn)壓器)的方式，具體采用了 TPS54620等芯片，保證了電源的紋波非常小，充分滿足了 FPGA等數(shù)字邏輯器件核電流大，對電源紋波敏感性比較強的要求。綜上所述，本發(fā)明的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，能相對簡單的實現(xiàn)參數(shù)改變，經(jīng)過OMT (操作維護終端)把相應數(shù)據(jù)通過CPU傳輸給FPGA實現(xiàn)在線升級程序，輕松實現(xiàn)多選頻、多選帶、多選頻和多選帶混合等模式的變換。讓數(shù)字直放站多系統(tǒng)、多頻段、多載波的變換顯得更加簡單和易于操作。以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應的改變和變形，而所有這些改變和變形都應屬于本發(fā)明后附的權(quán)利·要求的保護范圍。
權(quán)利要求
1.一種基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，包括 FPGA功能模塊，用于完成對采樣信號的數(shù)字下變頻、數(shù)字上變頻、抽取濾波及插值濾波； AD功能模塊及DA功能模塊，用于對模擬信號的采樣和對數(shù)字信號的恢復； CPU功能模塊，用于配置AD功能模塊、DA功能模塊及鎖相環(huán)功能模塊，與FPGA功能模塊通信并進行數(shù)據(jù)交換，與外部控制板通信并接收改變直放站模式的設(shè)置參數(shù)； 鎖相環(huán)功能模塊，用于分別輸出時鐘給AD功能模塊、DA功能模塊、FPGA功能模塊及CPU功能1吳塊； 電源模塊，對該基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站的各部分供電。
2.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述AD功能模塊采用ADS62C17芯片。
3.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述DA功能模塊采用DAC3484芯片。
4.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述CPU功能模塊采用NUC100RD1BN芯片。
5.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述FPGA功能模塊采用XC6VCX75T芯片。
6.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述鎖相環(huán)功能模塊采用LMK04001芯片和⑶CLVP110VF芯片組成。
7.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述FPGA功能模塊的工作時鐘為245. 76MHz。
8.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述AD功能模塊的采樣時鐘是122. 88MHz。
9.如權(quán)利要求I所述的基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站，其特征在于，所述DA功能模塊的恢復時鐘是122. 88MHz。
全文摘要
本發(fā)明涉及一種基于FPGA的多系統(tǒng)、多頻段、多載波數(shù)字直放站。該直放站包括FPGA功能模塊，用于完成對采樣信號的數(shù)字下變頻、上變頻、抽取濾波及插值濾波；AD及DA功能模塊，用于對模擬信號的采樣和對數(shù)字信號的恢復；CPU功能模塊，用于配置AD、DA功能模塊及鎖相環(huán)功能模塊，與FPGA功能模塊通信并進行數(shù)據(jù)交換，與外部控制板通信并接收改變直放站模式的設(shè)置參數(shù)；鎖相環(huán)功能模塊，用于分別輸出時鐘給AD功能模塊、DA功能模塊、FPGA功能模塊及CPU功能模塊；電源模塊，對該數(shù)字直放站的各部分供電。本發(fā)明的數(shù)字直放站能相對簡單的實現(xiàn)參數(shù)改變，經(jīng)過OMT(操作維護終端)把相應數(shù)據(jù)通過CPU傳輸給FPGA實現(xiàn)在線升級程序，輕松實現(xiàn)多選頻、多選帶、多選頻和多選帶混合等模式的變換。
文檔編號G06F9/445GK102790640SQ20121023168
公開日2012年11月21日 申請日期2012年7月5日 優(yōu)先權(quán)日2012年7月5日
發(fā)明者王艷偉, 陳猛 申請人:深圳市華普特科技有限公司