用于多重圖案化集成電路的布局方法和系統(tǒng)的制作方法
【專利摘要】一種方法，將代表位于IC層的區(qū)域的布局的任何奇數(shù)環(huán)中而不包括在該布局的任何其他奇數(shù)環(huán)中的電路圖案的任何節(jié)點識別為獨立節(jié)點。該層將使用至少三個光掩模圖案化多個電路圖案。該方法將離布局的任何奇數(shù)環(huán)中的任何其他獨立節(jié)點的距離不小于閾值距離的任何獨立節(jié)點識別為安全獨立節(jié)點。如果布局中的電路圖案包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，則修改布局，使得修改之后，每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。本發(fā)明提供用于多重圖案化集成電路的布局方法和系統(tǒng)。
【專利說明】CN 103514314 A
書
明
說
i/ll 頁
用于多重圖案化集成電路的布局方法和系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明大體上涉及集成電路(1C)，并且更特別地，涉及用于設(shè)計用于多重圖案化 的布局的方法和自動化工具。
【背景技術(shù)】
[0002]在半導(dǎo)體制造工藝中，光刻膠圖案的分辨率在約45納米(nm)半間距處開始模糊。 為了繼續(xù)使用被購買用于較大技術(shù)節(jié)點的制造裝置，開發(fā)了多重曝光方法。
[0003]多重曝光或多重圖案化技術(shù)(MPT)涉及連續(xù)地使用兩個或兩個以上不同掩模在 襯底的單個層上形成圖案。只要每個單獨掩模內(nèi)的圖案遵守用于技術(shù)節(jié)點的相關(guān)最小分離 距離，使用多個掩模形成的圖案的組合就可以包括比最小分離距離更小的分離。MPT允許 線段，并且在一些情況下，將由同一掩模上的垂直部分和水平部分形成頂(角)。從而，MPT 提供靈活性并且通常允許整體IC布局的明顯減小。
[0004]MPT是布局分裂方法，類似于用于圖形理論中的布局分裂的M-著色問題，其中，M 是用于曝光單層的掩模的數(shù)量(和曝光的數(shù)量)。例如，如果兩個掩模將被使用(雙重圖案 化，DPT)，通常是指被分配有兩個“顏色類型”之一的圖案，其中，顏色對應(yīng)于光掩模分配。
[0005]如果給定層中的給定圖案與同一層中與其距離小于最小分離距離的每個相鄰圖 案不能分配給不同的掩模，則布局具有MPT沖突。設(shè)計者可以通過對布局作出改變或者插 入縫線，在不增加掩模的數(shù)量的情況下，解決MPT沖突。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種方法，包 括:(a)將代表位于集成電路(IC)層的至少一個區(qū)域的布局的任何奇數(shù)環(huán)中而不包括在 所述布局的任何其他奇數(shù)環(huán)中的相應(yīng)電路圖案的任何節(jié)點識別為獨立節(jié)點，其中，所述層 將使用至少三個光掩模圖案化多個電路圖案；(b)將離所述布局的另一個奇數(shù)環(huán)中的任何 其他所述獨立節(jié)點的距離不小于閾值距離的任何所述獨立節(jié)點識別為安全獨立節(jié)點；以及 (C)如果所述布局中的所述電路圖案包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，則修改 所述布局，使得修改之后，每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。
[0007]在上述方法中，進一步包括:(d)在用于設(shè)計驗證或光掩模制造工藝的非瞬時性 機器可讀存儲介質(zhì)中分配和存儲所述電路圖案的光掩模分配，所述設(shè)計驗證或光掩模制造 工藝用于使用至少三個光掩模的多重圖案化IC制造工藝。
[0008]在上述方法中，其中，步驟(d)包括:識別具有至少一個安全獨立節(jié)點的IC層的布 局的任何奇數(shù)環(huán)；將由每個識別的奇數(shù)環(huán)中的所述至少一個安全獨立節(jié)點中的單個節(jié)點代 表的相應(yīng)電路圖案分配給所述至少三個光掩模中的第一個，使得分配給第一光掩模的每個 電路圖案都不違反設(shè)計規(guī)則。
[0009]在上述方法中，其中，多重圖案化工藝是三重圖案化工藝，并且步驟(d)進一步包 括:使用雙重圖案化掩模分配技術(shù)將布局中的每個剩余電路圖案分配給所述三個光掩模中的第二個和第三個。
[0010]在上述方法中，其中，步驟(d)進一步包括:只要分配給所述第一光掩模的每個電 路圖案都不違反設(shè)計規(guī)則，就將來自第二光掩?；虻谌庋谀５氖Ｓ嚯娐穲D案中的一個再 分配給所述第一光掩模。
[0011]在上述方法中，其中，步驟(d)進一步包括:將來自所述三個光掩模中的一個的剩 余電路圖案中的一個再分配給所述三個光掩模中的另一個，以在所述三個光掩模之間更均 勻地分布IC層的布局中的電路圖案的總面積。
[0012]在上述方法中，進一步包括，在步驟(a)之前:形成IC層的布局的圖形，所述圖形 包括代表電路圖案的節(jié)點、代表相鄰電路圖案之間的相應(yīng)距離小于閾值距離的通過邊線連 接的節(jié)點。
[0013]在上述方法中，其中，步驟(C)包括:使IC層的布局的至少一個電路圖案移動或重 新布線。
[0014]在上述方法中，其中，步驟(C)包括:在IC層的布局的至少一個電路圖案中插入縫 線。
[0015]在上述方法中，其中，在不具有任何安全獨立節(jié)點的奇數(shù)環(huán)的電路圖案中插入所 述縫線，以將該奇數(shù)環(huán)改變?yōu)榕紨?shù)環(huán)。
[0016]在上述方法中，在步驟(C)之前進一步包括:使顯示器件顯示IC層的布局的圖形 以及給出識別不具有任何安全獨立節(jié)點的奇數(shù)環(huán)的指示。
[0017]根據(jù)本發(fā)明的另一方面，還提供了一種用計算機程序指令編碼的非瞬時性計算機 可讀存儲介質(zhì)，使得當所述計算機指令由計算機執(zhí)行時，所述計算機執(zhí)行以下方法:(a)將 代表位于集成電路(IC)層的布局的任何奇數(shù)環(huán)中而不包括在所述布局的任何其他奇數(shù)環(huán) 中的相應(yīng)電路圖案的任何節(jié)點識別為獨立節(jié)點，其中，所述層將使用至少三個光掩模圖案 化多個電路圖案；(b)將離IC層的布局的另一個奇數(shù)環(huán)中的任何其他所述獨立節(jié)點的距離 不小于閾值距離的任何所述獨立節(jié)點識別為安全獨立節(jié)點；以及(C)如果布局中的電路圖 案包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，則修改IC層的布局，使得在修改之后，每 個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。
[0018]在上述非瞬時性計算機可讀存儲介質(zhì)中，進一步包括:(d)在用于設(shè)計驗證或光 掩模制造工藝的非瞬時性機器可讀存儲介質(zhì)中分配和存儲電路圖案的光掩模分配，所述設(shè) 計驗證或光掩模制造工藝用于使用至少三個光掩模的多重圖案化IC制造工藝。
[0019]在上述非瞬時性計算機可讀存儲介質(zhì)中，其中，步驟(d)包括:識別具有至少一個 安全獨立節(jié)點的IC層的布局的任何奇數(shù)環(huán)；將由每個識別的奇數(shù)環(huán)中的所述至少一個安 全獨立節(jié)點中的單獨一個代表的相應(yīng)電路圖案分配給所述至少三個光掩模中的第一個，使 得分配給第一光掩模的每個電路圖案都不違反設(shè)計規(guī)則。
[0020]在上述非瞬時性計算機可讀存儲介質(zhì)中，其中，多重圖案化工藝是三重圖案化工 藝，并且步驟(d)進一步包括:使用雙重圖案化掩模分配技術(shù)將布局中的每個剩余電路圖 案分配給所述三個光掩模中的第二個和第三個。
[0021]在上述非瞬時性計算機可讀存儲介質(zhì)中，其中，步驟(d)進一步包括:只要分配給 所述第一光掩模的每個電路圖案不違反設(shè)計規(guī)則，就將來自第二光掩?；虻谌庋谀５氖?余電路圖案中的一個再分配給所述第一光掩模。[0022]在上述非瞬時性計算機可讀存儲介質(zhì)中，其中，步驟(C)包括由以下構(gòu)成的組中 的一個:在IC層的布局的至少一個電路圖案中插入縫線，其中，在不具有任何安全獨立節(jié) 點的奇數(shù)環(huán)的電路圖案中插入所述縫線，以將所述奇數(shù)環(huán)改變?yōu)榕紨?shù)環(huán)；以及使IC層的布 局的至少一個電路圖案移動或重新布線。
[0023]根據(jù)本發(fā)明的又一方面，還提供了一種系統(tǒng)，包括:專用計算機工具，被配置成將 代表位于集成電路(IC)層的布局的任何奇數(shù)環(huán)中而不包括在所述布局的任何其他奇數(shù)環(huán) 中的相應(yīng)電路圖案的任何節(jié)點識別為獨立節(jié)點，其中，所述層將使用至少三個光掩模圖案 化的多個電路圖案；所述工具被配置成將離IC層的布局的另一個奇數(shù)環(huán)中的任何其他所 述獨立節(jié)點的距離不小于閾值距離的任何所述獨立節(jié)點識別為安全獨立節(jié)點；所述工具被 配置成識別布局中的電路圖案是否包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，以及所述 工具包括用于修改IC層的布局的布局編輯器，使得在修改之后，每個奇數(shù)環(huán)都具有至少一 個安全獨立節(jié)點。
[0024]在上述系統(tǒng)中，其中，所述工具被配置成在用于設(shè)計驗證或光掩模制造工藝的非 瞬時性機器可讀存儲介質(zhì)中分配和存儲電路圖案的光掩模分配，所述設(shè)計驗證或光掩模制 造工藝用于使用所述至少三個光掩模的多重圖案化IC制造工藝。
[0025]在上述系統(tǒng)中，其中，所述工具被配置用于:識別具有兩個或兩個以上的安全獨立 節(jié)點的IC層的布局的任何奇數(shù)環(huán)；以及將由每個識別的奇數(shù)環(huán)中的安全獨立節(jié)點中的單 個節(jié)點代表的相應(yīng)電路圖案分配給所述至少三個光掩模中的第一個，使得分配給第一光掩 模的每個電路圖案都不違反設(shè)計規(guī)則。
[0026]在上述系統(tǒng)中，其中，多重圖案化工藝是三重圖案化工藝，并且所述工具被配置用 于:使用雙重圖案化掩模分配技術(shù)將布局中的每個剩余電路圖案分配給三個光掩模中的第 二個和第三個。
[0027]在上述系統(tǒng)中，其中，所述工具被配置用于:只要分配給所述第一光掩模的每個電 路圖案不違反設(shè)計規(guī)則，就將來自第二光掩?；虻谌庋谀５氖Ｓ嚯娐穲D案中的一個再分 配給所述第一光掩模。
[0028]在上述系統(tǒng)中，其中，所述工具被配置成執(zhí)行由以下構(gòu)成的組中的一個:在IC層 的布局的至少一個電路圖案中插入縫線，其中，在不具有任何安全獨立節(jié)點的奇數(shù)環(huán)的電 路圖案中插入所述縫線，以將所述奇數(shù)環(huán)改變?yōu)榕紨?shù)環(huán)；以及使IC層的布局的至少一個電 路圖案移動或重新布線。
【專利附圖】

【附圖說明】
[0029]圖1A是IC層的布局的示意圖，具有代表覆蓋在布局的電路圖案上的布局的圖形。
[0030]圖1B是將使用MPT圖案化的IC的一層的布局的圖形。
[0031]圖2A示出圖1B的布局的圖形，識別獨立節(jié)點和安全獨立節(jié)點。
[0032]圖2B示出將由第一光掩模形成的圖2A的布局的每個奇數(shù)環(huán)中的單個安全獨立節(jié) 點的選擇。
[0033]圖2C示出代表將分配給第二和第三光掩模的圖2B的布局中的電路圖案的剩余節(jié)
[0034] 圖2D示出圖2C中所示的剩余節(jié)點的光掩模分配。[0035]圖2E示出包括分配給所有三個光掩模的電路圖案的圖2D的布局的完整圖形。
[0036]圖2F示出圖2E的布局的圖形，具有被再分配以平衡分配給每個掩模的總電路圖 案面積的電路圖案之一。
[0037]圖3A是用于作出IC的電路圖案到三個或更多光掩膜的MPT掩膜分配的方法的流 程圖。
[0038]圖3B是示出掩模分配的詳情的流程圖。
[0039]圖4是作出IC層內(nèi)的區(qū)域的電路圖案到三個或更多光掩模的MPT掩模分配的方 法的流程圖。
[0040]圖5是用于設(shè)計IC布局和作出MPT掩模分配的電子設(shè)計自動化(EDA)工具的框 圖。
[0041]圖6A是將通過三重圖案化技術(shù)(TPT)圖案化的布局的實例，具有代表覆蓋在布局 上的電路圖案的圖形。
[0042]圖6B示出在對電路圖案之一修改之后的圖6A的布局和圖形。
[0043]圖6C示出圖6B的布局的TPT掩模分配。
[0044]圖7A是將通過三重圖案化技術(shù)(TPT)圖案化的布局的實例，具有代表覆蓋在布局 上的電路圖案的圖形。
[0045]圖7B示出在電路圖案之一中插入縫線之后的圖7A的布局和圖形。
[0046]圖7C示出圖7B的布局的TPT掩模分配。
【具體實施方式】
[0047]示例性實施例的該說明用于結(jié)合附圖閱讀，其被認為是整個書寫的說明書的一部 分。在說明書中，諸如“下部”、“上部”、“水平”、“垂直”、“之上”、“之下”、“向上”、“向下”、“頂 部”和“底部”及其派生詞(例如，“水平地”、“向下地”、“向上地”等)的關(guān)系術(shù)語應(yīng)該被解 釋為是指所論述的圖中描述或所示的定向。這些關(guān)系術(shù)語用于便于說明并且不要求裝置在 特定定向上被構(gòu)建或操作。
[0048]本發(fā)明提供用于引導(dǎo)設(shè)計者或EDA布局工具生成具有零或小面積損失的MPT(多 重圖案化技術(shù))兼容布局的布局方法。這些方法可以避免許多對IC設(shè)計者可用的布局選 擇的不必要限制。雖然為了便于解釋構(gòu)思，包括將方法應(yīng)用至三重圖案化技術(shù)(TPT)的特 定實例，但是該方法可以被應(yīng)用至具有更大數(shù)量光掩模的MPT技術(shù)。
[0049]MPT掩模分配方法通常包括:(I)識別布局是否具有固有(native)MPT沖突，該固 有(native)MPT沖突阻止布局分解成將被使用的預(yù)定數(shù)量的光掩模；(2)如果需要，修改布 局，以消除MPT沖突；以及(3)將布局中的電路圖案分配給預(yù)定數(shù)量的光掩模。如下所述， 可以為使用三個或三個以上光掩模來圖案化單層的MPT系統(tǒng)地實現(xiàn)步驟(I)。
[0050]圖1A和圖1B引入本文使用的一些基本術(shù)語和慣例。圖1A示出多個電路圖案 101-106的布局100。在一些實施例中，布局包括IC層上的所有電路圖案。在其他實施例 中，布局包括IC層區(qū)域內(nèi)的電路圖案的子集。電路圖案可以是后段(BEOL)互連層中的互 連(線層)圖案，或者有源器件(前段)層圖案。
[0051]代表電路圖案的圖形示出為覆蓋在布局上。圖形包括代表相應(yīng)電路圖案101-106 的多個節(jié)點111-116。雖然以下引用節(jié)點，但是應(yīng)該理解，節(jié)點是電路圖案的集中代表；節(jié)點便于圖形表示和便于使用自動化工具分析和分配圖案給多個光掩模的目的。
[0052]對于給定的IC技術(shù)(例如,65]11]1、45111]1、28111]1等)，限定相應(yīng)最小分離距離(縮寫 為G0)，使得比GO距離更相互接近的兩個圖案不能使用單個光掩模和曝光被清楚地圖案 化。在圖形內(nèi)，邊線121-128標示分離距離小于該閾值(“子-GO距離”)的任何兩個節(jié)點 111-116。分離距離大于該閾值距離的成對節(jié)點(例如，節(jié)點111和114)在圖形中不具有 連接它們的任何連接邊線。如果三個或更多邊線形成多邊形，則多邊形(和由其連接的電 路圖案)被稱為環(huán)。如果多邊形具有奇數(shù)個邊線，則其被稱為奇數(shù)環(huán)。
[0053]如邊線121-128所標示的，每個圖案都太接近一個或多個其他圖案以致不能使用 單個光掩模形成。在圖1A的布局100中，圖案101-106被分配給三個光掩模。圖案101和 104被分配給第一光掩模，圖案102和105被分配給第二光掩模，并且圖案103和106被分配 給第三光掩模。通過該組分配，在三個曝光步驟中的每個期間形成的圖案可以被清楚地圖 案化。如果布局中的電路圖案可以以在每個掩模內(nèi)沒有一對相鄰圖案比最小閾值(GO)距 離更相互接近的方式分配給三個不同的光掩模，則布局是三重圖案化技術(shù)(TPT)兼容的。 一般來說，如果布局中的電路圖案可以以在每個掩模內(nèi)沒有一對相鄰圖案比最小閾值(GO) 距離更相互接近的方式分配給N個不同的光掩模(N> 2)，則布局是多重圖案化(MPT)兼容 的。
[0054]圖1B引入獨立節(jié)點和安全獨立節(jié)點的命名。獨立節(jié)點是不包括在其他最 小(或最簡單)的奇數(shù)環(huán)中的奇數(shù)環(huán)節(jié)點。注意，奇數(shù)環(huán)可以被其他更大的奇數(shù)環(huán) 包含。例如，如圖7B中所示，獨立節(jié)點711和712b還包括在更大的5-長度奇數(shù)環(huán) 712a-711-713-714-712b(復(fù)合奇數(shù)環(huán)包含一個奇數(shù)環(huán)和一個偶數(shù)環(huán))中，但是在識別獨立 節(jié)點的過程中，該更大的奇數(shù)環(huán)不被計數(shù)，使得711和712b被認為是獨立節(jié)點。獨立節(jié)點 包括“最簡單”奇數(shù)環(huán)(例如，711-713-714)并且排除由最簡單奇數(shù)環(huán)和鄰接的偶數(shù)環(huán)形成 的“復(fù)合”更大奇數(shù)環(huán)(例如，712a-711-713-714-712b)。
[0055]電子設(shè)計自動化(EDA)工具(參考圖5論述)被編程，以將在集成電路(IC)層的 至少一個區(qū)域的布局的任何奇數(shù)環(huán)中而不包括在布局的任何其他奇數(shù)環(huán)中的代表相應(yīng)的 電路圖案的任何節(jié)點識別為獨立節(jié)點202、203。在圖1B中，存在三個奇數(shù)環(huán)211-213，由彎 曲箭頭表示。這些奇數(shù)環(huán)211-213中的每個都具有三個或五個節(jié)點202、203、以及相應(yīng)數(shù)量 的邊線。奇數(shù)環(huán)211與奇數(shù)環(huán)212共享一個邊線和兩個節(jié)點201。因此，奇數(shù)環(huán)211具有單 個獨立節(jié)點203，而奇數(shù)環(huán)212具有三個獨立節(jié)點202、203。奇數(shù)環(huán)213不與任何其他環(huán)共 享任何節(jié)點或邊線，從而具有三個獨立節(jié)點202、203。
[0056]再次參考圖1B，安全獨立節(jié)點是不直接連接至任何其他奇數(shù)環(huán)的另一個獨立節(jié)點 的獨立節(jié)點。EDA工具還被編程，以將離布局的另一個奇數(shù)環(huán)中的任一其他所述獨立節(jié)點的 距離不比閾值距離更近的任何獨立節(jié)點識別為安全獨立節(jié)點203。使用圖形命名法，安全獨 立節(jié)點是不通過圖形的邊線直接連接至其他奇數(shù)環(huán)的另一個獨立節(jié)點的獨立節(jié)點(即，不 通過子-GO間隔直接連接至另一個奇數(shù)環(huán)的另一個獨立節(jié)點)。圖1B中的安全獨立節(jié)點 203由圍繞獨立節(jié)點的圓圈標示。從而，環(huán)211具有一個安全獨立節(jié)點，環(huán)212具有兩個安 全獨立節(jié)點，以及環(huán)213具有三個安全獨立節(jié)點。
[0057]發(fā)明人確定，如果每個子-GO奇數(shù)環(huán)具有至少一個安全獨立節(jié)點，則布局是TPT兼 容的。如果初始布局(首先通過布局布線工具504生成，圖5)具有沒有任何安全獨立節(jié)點的子-G-奇數(shù)環(huán)，則修改布局，使得修改之后，每個子-GO奇數(shù)環(huán)都具有至少一個安全獨立 節(jié)點。這使得布局TPT兼容。而且，如果每個子-GO奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點， 則將通過多于三個光掩模圖案化的布局是或者可以使得是MPT兼容的。
[0058]圖3A是使布局MPT兼容(在該實例中，TPT兼容)并且將布局的電路圖案分配給 相應(yīng)掩模的方法的流程圖。圖2A-圖2E是圖1B的布局的圖形，圖形地示出光掩模分配過 程的詳細實例。
[0059]在圖3A的步驟300處布局(諸如圖2A的布局)被輸入。例如，初始布局由布局 布線工具生成。布局可以是計算機輔助設(shè)計格式(例如，GDSII)、芯片設(shè)計，或者從設(shè)計數(shù) 據(jù)庫恢復(fù)。
[0060]在步驟302，識別所有子-GO(比閾值距離更近)間隔。識別布局的每個奇數(shù)環(huán)(例 如,通過識別每組奇數(shù)個電路圖案,其中，每個圖案離組中的其他兩個圖案中的每個的距離 比閾值(GO)距離近)，并且檢查每個奇數(shù)環(huán)是否具有至少一個安全獨立節(jié)點。
[0061]在步驟304，確定是否違反了安全獨立節(jié)點準則。如果違反了，則執(zhí)行步驟310和 312。如果沒違反，則接下來執(zhí)行步驟306。
[0062]在步驟310，在一些實施例中，在顯示設(shè)備上顯示圖形，該圖形突出不具有安全獨 立節(jié)點的奇數(shù)環(huán)，以指示用戶進行修改，以提供具有安全獨立節(jié)點的奇數(shù)環(huán)。在一些實施例 中，圖形指示出整個布局中哪個節(jié)點是獨立節(jié)點。
[0063]在步驟312，用戶對布局進行修改。修改可以是移動或重新布線圖案之一的一部分 (如圖6B中所示)，或者將縫線(stitch)插入圖案之一中(如圖7B中所示)。
[0064]在步驟306，如果合適，修改布局，使得每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點， 電路圖案被分配給相應(yīng)掩模。圖2A-圖2F示出掩模分配的方法。
[0065]在步驟308，具有掩模分配的經(jīng)過修改的掩模布局的光掩模分配被存儲在非瞬時 性機器可讀存儲介質(zhì)中，以用在用于多重圖案化IC制造工藝的設(shè)計驗證或光掩模制造工 藝中，該多重圖案化IC制造工藝使用至少三個光掩模。輸出可以包括經(jīng)過修改的電路布 局、IC設(shè)計、設(shè)計數(shù)據(jù)庫、或/和掩模。
[0066]圖3B是掩模分配方法的流程圖。圖2A-圖2F示出處于掩模分配方法的各個階段 的圖1B的圖形。
[0067]在圖3B的步驟350處，EDA工具生成IC層的布局的圖形，圖形包括代表電路圖案 的節(jié)點、通過代表電路圖案中的相鄰電路圖案之間的相應(yīng)距離小于閾值距離的邊線連接的 節(jié)點。
[0068]在圖3B的步驟352處，圖2A中的圖形被檢驗，以確保每個奇數(shù)環(huán)211-213都具有 至少一個安全獨立節(jié)點203。在圖2A的實例中，奇數(shù)環(huán)212和213每個都具有兩個安全獨 立節(jié)點。環(huán)211具有一個安全獨立節(jié)點，環(huán)212具有兩個安全獨立節(jié)點，并且環(huán)213具有三 個安全獨立節(jié)點。
[0069]在圖3B的步驟356處，如圖2B中所示，選擇由每個經(jīng)過識別的奇數(shù)環(huán)中的安全獨 立節(jié)點221-223中的單個節(jié)點代表的相應(yīng)電路圖案。
[0070]在圖3B的步驟358，如圖2C中所示，安全獨立節(jié)點203中被選擇的221-223被分 配給第一個光掩?！，F(xiàn)在，圖案221-223被分配給與節(jié)點250不同的掩模，使圖案221-223 與其余圖案連接的邊線可以被分配工藝的剩余部分忽略。圖形的其余節(jié)點現(xiàn)在被考慮和分配給其余兩個光掩模，就好像這些是將在雙重圖案化工藝中被分配的僅有電路圖案。對圖 2C中的其余圖案檢查顯示在布局的其余節(jié)點中沒有剩余的奇數(shù)環(huán)。存在單個偶數(shù)環(huán)，其是 可2-著色的。從而，包括將連續(xù)節(jié)點分配給交替光掩模的簡單分配方法不生成任何MPT沖 突。在完成該步驟時，分配給第一光掩模的每個電路圖案都沒有違反設(shè)計規(guī)則(例如，離分 配給第一光掩模的每一其他光掩模至少閾值距離，或者滿足圖案密度規(guī)則)。
[0071]在圖3B的步驟360處，如圖2D中所示，其余圖案230-234被分配給第二掩模；以 及圖案240-244被分配給第三掩模。在多重圖案化工藝是三重圖案化工藝的實例中，該步 驟進一步包括:使用雙重圖案化掩模分配技術(shù)將布局中的每個其余電路圖案分配給三個光 掩模中的第二個和第三個。
[0072]在使用四個或更多光掩模的另一個實施例中，將其余圖案分配給其余光掩模的步 驟包括:循環(huán)地將圖案分配給其余三個或更多掩模。即，以預(yù)定順序?qū)错樞虻碾娐穲D案分 配給相應(yīng)光掩模。
[0073]在一些實施例中(M> 3 ;M =掩模數(shù))，為了生成MPT著色(掩模分配)結(jié)果，方 法首先使用N個(其中，N < M-1)顏色給每個奇數(shù)環(huán)的至少一個安全獨立節(jié)點著色,而不 引入著色沖突，并且使用其余(M-N)顏色給剩余的奇數(shù)環(huán)未著色圖形著色。換句話說，如果 存在四個或更多掩模，則在最初識別每個奇數(shù)環(huán)中的所有安全獨立節(jié)點之后，可以在N個 掩模之間劃分安全獨立節(jié)點。例如，如果奇數(shù)環(huán)具有兩個安全獨立節(jié)點，則該奇數(shù)環(huán)中的安 全獨立節(jié)點之一可以分配給第一掩模，而另一個安全獨立節(jié)點可以分配給第二掩模。然后， 剩余節(jié)點被分配給剩余掩模。可替換地，即使在每個奇數(shù)環(huán)中僅存在一個安全獨立節(jié)點，也 可以在兩個或更多掩模之間分配這些安全獨立節(jié)點，與其余節(jié)點分離。
[0074]圖2E示出圖形中的所有節(jié)點以及這些節(jié)點到三個光掩模的相應(yīng)分配。圖2E的圖 形中再次示出代表子-GO間隔的所有邊線。從檢查明顯看出，圖2E中通過邊線連接的成對 相鄰節(jié)點都未被分配給相同的掩模。
[0075]在圖3B的步驟362處，如圖2F中所示，可選步驟包括:只要分配給第一光掩模的 每個電路圖案沒有違反設(shè)計規(guī)則(例如，離分配給第一光掩模的每一其他電路圖案至少閾 值距離，或者滿足電路密度規(guī)則)，就將來自第二和第三光掩模之一的其中一個剩余電路圖 案224再分配給第一光掩模。來自三個光掩模之一的其中一個剩余電路圖案到三個光掩模 中的另一個的再分配可以在三個光掩模之間更均勻地分布IC層的布局中的電路圖案的總 面積。
[0076]圖4是方法的變化形式的流程圖。代替將整個IC層中的每個圖案分配給三個或 更多掩模，該方法被一次應(yīng)用至所選區(qū)域。
[0077]在步驟400，工具輸入IC層的初始布局。
[0078]在步驟402，選擇局部區(qū)域。該區(qū)域應(yīng)該被選擇使得區(qū)域中的節(jié)點都不與區(qū)域外的 節(jié)點通過邊線連接。換句話說，區(qū)域內(nèi)沒有電路圖案比GO閾值距離更接近區(qū)域之外的任何 電路圖案。在一些實施例中，工具使顯示器顯示IC層的整個布局，并且用戶可以使用指示 設(shè)備選擇層的區(qū)域。
[0079]在步驟404，確定區(qū)域中的每個奇數(shù)環(huán)是否具有至少一個安全獨立節(jié)點。
[0080]在步驟406，指示出(例如，通過突出顯示該奇數(shù)環(huán)的節(jié)點和邊線，通過以不同顏 色示出節(jié)點和/邊線，通過陰影示出邊線等)任何違反(沒有至少一個安全獨立節(jié)點的奇數(shù)環(huán))。
[0081]在步驟408，用戶對局部區(qū)域進行修改，例如，通過移動圖案，重新布線圖案，在圖 案中插入縫線。當在布局編輯工具中作出每個修改時，工具顯示修改后的布局。當布局被 修改時，工具還“快速地(on the fly) ”突出顯示任何新創(chuàng)建的安全獨立節(jié)點。
[0082]在一些情況下，修改通過多個迭代執(zhí)行，以確保每個奇數(shù)環(huán)都具有至少一個安全 獨立節(jié)點。例如，在布線階段中或者在布局編輯階段中或者在DRC突出顯示階段中，布局修 改可能出現(xiàn)在設(shè)計流程的多個階段中。
[0083]在步驟410，確定所有區(qū)域是否均完成。如果未完成，則重復(fù)步驟402-408。
[0084]在步驟412，為區(qū)域作出布局掩模分配(遵循圖3B和圖2A-2F的方法)。
[0085]在步驟414，區(qū)域的布局的掩模分配被輸出到非瞬時性機器可讀存儲介質(zhì)，將被獲 取用于執(zhí)行驗證或光掩模制造工藝。
[0086]圖5是根據(jù)一個實施例的示例性系統(tǒng)的框圖。系統(tǒng)500包括用于存儲代表集成電 路(IC)層的布局518的數(shù)據(jù)的至少一個非瞬時性計算機可讀存儲介質(zhì)508，布局518包括 多個多邊形，該多個多邊形限定將在N個光掩模之間被劃分的電路圖案，該N個光掩模用于 多重圖案化半導(dǎo)體襯底的單層，其中N大于2。相同存儲介質(zhì)508或不同存儲介質(zhì)506存儲 由EDA工具502使用的數(shù)據(jù)和指令。這些包括但不限于IC設(shè)計和單元信息520、設(shè)計規(guī)則 522、技術(shù)文件524、附加的多重圖案化設(shè)計規(guī)則526、以及軟件程序指令528。
[0087]系統(tǒng)500包括電子設(shè)計自動化(“EDA”)工具502，諸如，由:美國加利福尼亞州的 Synopsys公司出售的“IC COMPILER”?，其可以包括布局布線工具304，諸如，也由Synopsys 出售的“ZROUTE”??？梢允褂闷渌鸈DA工具502，諸如，可以使用“VIRTUOSO”用戶設(shè)計平臺 或者Cadence “ENCOUNTER”?數(shù)字IC設(shè)計平臺，以及全部由美國加利福尼亞州的圣何塞的 Cadence設(shè)計系統(tǒng)公司出售的“VIRTUOSO”芯片組件布線程序504?？商鎿Q地，可以使用美國 威爾遜維爾的Mentor Graphics的Calibre?？商鎿Q地,可以使用美國圣何塞的SpringSoft USA的Laker用戶設(shè)計平臺。
[0088]技術(shù)文件524和設(shè)計規(guī)則526被配置成實現(xiàn)本文描述的安全獨立節(jié)點規(guī)范。例如， 使用Mentor Graphics Calibre命令結(jié)構(gòu),可以識別和突出顯示奇數(shù)環(huán)。
[0089]EDA工具502是通過從非瞬時性計算機可讀存儲介質(zhì)506、508恢復(fù)所存儲的程 序指令并且對通用處理器執(zhí)行指令而形成的專用計算機。非瞬時性計算機可讀存儲介質(zhì) 506,508的實例包括但不限于硬盤驅(qū)動器(HDD)、只讀存儲器(“ROM”)、隨機存取存儲器 (“RAM”)、閃存等。有形非瞬時性機器可讀存儲介質(zhì)506、508被配置成存儲由布局布線工 具504生成的數(shù)據(jù)。
[0090]布局布線工具504的布線程序能夠接收將包括在集成電路(“1C”)或內(nèi)插器布局 中的多個單元的識別，包括包含多對單元的網(wǎng)表，該多對單元在將相互連接的多個單元內(nèi) 的。布線程序504可以裝配有默認設(shè)計規(guī)則522和技術(shù)文件524的集合。布線程序504生 成用于互連IC的多種器件的用戶互連布線和通孔。
[0091]安全獨立節(jié)點檢驗器510識別IC層的布局(或者IC的層的區(qū)域的布局)中相鄰 圖案之間的所有子閾值(子-G0)間隔。安全獨立節(jié)點檢驗器510使顯示設(shè)備530顯示IC 層的布局的圖形和識別無任何安全獨立節(jié)點的奇數(shù)環(huán)的指示。
[0092]在一些實施例中，安全獨立節(jié)點檢驗器510顯示圖形，該圖形示出節(jié)點(具有或不具有覆蓋在圖形上的電路圖案)和連接圖案的邊線。然后安全獨立節(jié)點檢驗器510識別層 的布局中的每個奇數(shù)環(huán)。接下來，安全獨立節(jié)點檢驗器510評價每個奇數(shù)環(huán)的每個節(jié)點，以 確定其是否包括在任何其他奇數(shù)環(huán)中。僅包括在單個奇數(shù)環(huán)中的每個節(jié)點都被識別為獨立 節(jié)點。安全獨立節(jié)點檢驗器510評價每個相應(yīng)獨立節(jié)點，以確定其是否從包含相應(yīng)獨立節(jié) 點的奇數(shù)環(huán)由邊線連接至不同奇數(shù)環(huán)中的另一個獨立節(jié)點。如果不存在這種直接連接，則 相應(yīng)獨立節(jié)點是安全獨立節(jié)點。安全獨立節(jié)點檢驗器510評價每個奇數(shù)環(huán)，并且確定每個 奇數(shù)環(huán)是否具有至少一個安全獨立節(jié)點。如果安全獨立節(jié)點檢驗器510識別不具有安全獨 立節(jié)點的奇數(shù)環(huán)，則采取動作。在一些實施例中，安全獨立節(jié)點檢驗器510提示用戶移動或 重新布線圖案或者插入縫線。在其他實施例中，安全獨立節(jié)點檢驗器510通過EDA工具的布 線程序發(fā)起自動移動或重新布線。一旦每個奇數(shù)環(huán)都具有安全獨立節(jié)點，布局就表現(xiàn)為可 3-著色的(即，能夠被劃分并且分配給用于圖案化的三個光掩模)，使得在每個獨立光掩模 內(nèi)，為了在正在使用的特定技術(shù)節(jié)點處清楚地圖案化，沒有兩個圖案比最小分離距離(GO) 更相互接近。
[0093]安全獨立節(jié)點選擇模塊512評價每個奇數(shù)環(huán)是否具有多于一個的安全獨立節(jié)點。 如果奇數(shù)環(huán)具有多于一個的安全獨立節(jié)點，則安全獨立節(jié)點選擇模塊512就選擇每個奇數(shù) 環(huán)中的將被包括在第一光掩模中的安全獨立節(jié)點中的單個節(jié)點。選擇可以是隨機的，或者 可以選擇在EDA工具中快速實現(xiàn)和/或執(zhí)行的規(guī)則。例如，可以選擇每個奇數(shù)環(huán)中的最左 安全獨立節(jié)點。應(yīng)該注意，在包括具有多于一個安全獨立節(jié)點的奇數(shù)環(huán)的一些布局中，將來 自相同奇數(shù)環(huán)的兩個安全獨立節(jié)點分配給相同的光掩?？赡芤隡PT沖突?？商鎿Q地，安 全獨立節(jié)點選擇模塊512可以顯示每個奇數(shù)環(huán)中的每個安全獨立節(jié)點，并且提示用戶選擇 每個奇數(shù)環(huán)中的單個安全獨立節(jié)點。
[0094]掩模分配模塊516應(yīng)用MPT規(guī)則526，并且確定每個剩余多邊形分配到其余兩個 光掩模中的一個。模塊512將每組內(nèi)的電路圖案分配給相應(yīng)掩模，以提供掩模分配數(shù)據(jù),用 于在IC的單層上或中形成每組電路圖案。分配在兩個掩模之間交替。在TPT的情況下， 一旦來自每個奇數(shù)環(huán)的安全獨立節(jié)點被分配給第一掩模,就不存在其余固有沖突(native conflicts)(不能在可用數(shù)量的光掩模之間以任何結(jié)合被劃分以避免具有比GO距離更相 互接近的兩個多邊形的多組多邊形)。掩模分配模塊評價分配給每個掩模的總面積。如果 面積不基本相同，則掩模分配模塊評價任何電路圖案是否可以從一個掩模重新分配到另一 個掩模，以平衡由每個掩模圖案化的總面積。在掩模之間平衡圖案面積有助于減少工藝變 化。
[0095]掩模分配模塊516將掩模分配數(shù)據(jù)530輸出到非瞬時性機器可讀存儲介質(zhì)508,用 于驗證或光掩模制造工藝。
[0096]如果三個以上的光掩模被用于MPT,則掩模分配模塊516循環(huán)地分配剩余圖案。例 如，如果使用四重圖案化，并且來自每個奇數(shù)環(huán)的所選安全獨立節(jié)點被分配給第一掩模，則 九個剩余圖案可以被分配為第二掩模上的順序圖案1、4和7、第三掩模上的圖案2、5和8、 以及第四掩模上的圖案3、6和9。
[0097]框502指示可以包括一個或多個編程處理器。在一些實施例中，處理負載通過兩 個或更多應(yīng)用程序執(zhí)行，每個都在單獨處理器上執(zhí)行。在其他實施例中，所有處理都使用一 個處理器執(zhí)行。類似地，示出兩個介質(zhì)506和508，但是數(shù)據(jù)可以存儲在任何數(shù)量的介質(zhì)中。[0098]雖然圖5示出多種任務(wù)分配到特定模塊，但是這僅是一個實例。多種任務(wù)可以分 配給不同模塊，以改進性能，或者改進編程的簡易性。
[0099]圖6A-圖6C示出將安全獨立節(jié)點提供給最初不具有任何安全獨立節(jié)點的奇數(shù)環(huán) 的布局修改。圖6A示出具有圖案601-605的原始布局600。相應(yīng)節(jié)點611-615的圖形覆蓋 在電路圖案上。節(jié)點611、612、614和615中的每個都包括在至少兩個不同的奇數(shù)環(huán)中。從 而，通過定義，節(jié)點611、612、614和615中的任一個都不是安全獨立節(jié)點。
[0100]圖6B示出相同布局，在圖案605中移動轉(zhuǎn)向(jog) 607之后，從而形成修改后的圖 案606。該移動使圖案606和602之間的最小分離增加到閾值GO距離之上，使得不再存在 連接節(jié)點612和616 (圖6B)的任何邊線620 (圖6A)。其余圖案和分離不受移動影響。結(jié) 果，節(jié)點616和612現(xiàn)在是獨立節(jié)點，因為節(jié)點616和612中的每個都僅包括在單個相應(yīng)奇 數(shù)環(huán)中。而且，節(jié)點616和612是安全獨立節(jié)點，因為任一個都不直接連接至任何另一個奇 數(shù)環(huán)中的另一個獨立節(jié)點。從而，在移動之后，滿足每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié) 點的規(guī)則。布局能夠被三重圖案化。圖6C示出用于三重圖案化該布局的掩模分配的實例。 圖案602和606被分配給第一掩模。圖案601和603被分配給第二掩模。圖案604被分配 給第三掩模。
[0101]雖然圖6B示出通過移動轉(zhuǎn)向的修改，但是本領(lǐng)域普通技術(shù)人員可以容易地重新 布線圖案(例如，圖案605)。例如，轉(zhuǎn)向圖案可以由角、或者具有同一起點和終點的其他多 角形代替。
[0102]圖7A-圖7C示出通過縫合(stitching)提供安全獨立節(jié)點并且將最初不具有任 何安全獨立節(jié)點的奇數(shù)環(huán)改變?yōu)榕紨?shù)環(huán)的布局修改。圖7A示出具有圖案701-704的初始 布局700。相應(yīng)節(jié)點711-714的圖形被覆蓋在電路圖案上。節(jié)點711、712、713和714中的 每個都包括在至少兩個不同奇數(shù)環(huán)中。從而，通過定義，節(jié)點711、712、713或714中的任一 個都不是安全獨立節(jié)點。
[0103]圖7B示出相同布局，在圖案702中插入縫線之后，形成圖案702a和702b。該縫線 將包括節(jié)點711-713的奇數(shù)環(huán)改變?yōu)榫哂泄?jié)點711、712a、712b和713的偶數(shù)環(huán)。其余圖案 和分離不受移動影響。結(jié)果，節(jié)點711和712現(xiàn)在是獨立節(jié)點，因為節(jié)點711和712b中的 每個都僅包括在單個相應(yīng)奇數(shù)環(huán)中。(第一奇數(shù)環(huán)包含節(jié)點711、713和714 ;第二奇數(shù)環(huán)具 有節(jié)點712b、713和714。)而且，節(jié)點711和712b是安全獨立節(jié)點，因為任一個都不直接 連接至任何其他奇數(shù)環(huán)中的另一個獨立節(jié)點。從而，在縫合之后，滿足每個奇數(shù)環(huán)都具有至 少一個安全獨立節(jié)點的規(guī)則。布局能夠被三重圖案化。圖7C示出用于三重圖案化該布局 的掩模分配的實例。圖案701和702b被分配給第一掩模。圖案702a和703被分配給第二 掩模。圖案704被分配給第三掩模。
[0104]本文描述的方法和系統(tǒng)可以以計算機實施工藝和用于執(zhí)行那些工藝的裝置的形 式被至少部分地具體化。所披露的方法還可以以通過計算機程序代碼編碼的有形非瞬時 性機器可讀存儲介質(zhì)的形式至少部分地具體化。介質(zhì)可以包括例如RAM、ROM、⑶-ROM、 DVD-ROM、BD-R0M、硬盤驅(qū)動器、閃存、或任何其他非瞬時性機器可讀存儲介質(zhì)，其中，當計算 機程序代碼被加載到計算機內(nèi)并由計算機執(zhí)行時，計算機變?yōu)橛糜趫?zhí)行該方法的裝置。方 法還可以以計算機程序代碼被加載和/或執(zhí)行的計算機的形式至少部分地具體化，使得計 算機變?yōu)橛糜趫?zhí)行方法的專用計算機。當在通用處理器上實現(xiàn)時，計算機程序代碼段配置CN 103514314 A
書
明
說
li/ii 頁
處理器以創(chuàng)建專用邏輯電路。方法可以可替換地在由用于執(zhí)行方法的專用集成電路形成的 數(shù)字信號處理器中至少部分地具體化。
[0105]描述了確保每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點的MPT-友好布局設(shè)計方 法。為了生成MPT (M> 2 ;M=掩模數(shù))著色(掩模分配)結(jié)果，方法首先使用N個(其中， N < M-1)顏色對用于每個奇數(shù)環(huán)的至少一個安全獨立節(jié)點著色，而不引入著色沖突，并且 使用其余(M-N)顏色對其余奇數(shù)環(huán)未著色圖形著色。
[0106]—個實施例是TPT,但是可以使用大于2的任何數(shù)量N的掩模。該方法可以在布 局設(shè)計規(guī)則檢驗(DRC)(快速)檢驗(如果每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點，則檢 驗)中應(yīng)用。設(shè)計流程可以包括重復(fù)剝離和重新布線，例如，以生成MPT-友好布局。
[0107]在一些實施例中，方法包括:(a)將代表位于集成電路(IC)層的至少一個區(qū)域的 布局的任何奇數(shù)環(huán)中而不包括在該布局的任何其他奇數(shù)環(huán)中的相應(yīng)電路圖案的任何節(jié)點 識別為獨立節(jié)點，其中，層將使用至少三個光掩模圖案化多個電路圖案；(b)將離布局的另 一個奇數(shù)環(huán)中的任何其他獨立節(jié)點的距離不小于閾值距離的任何獨立節(jié)點識別為安全獨 立節(jié)點；以及(C)如果布局中的電路圖案包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，則 修改布局，使得在修改之后，每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。
[0108]在一些實施例中，非瞬時性計算機可讀存儲介質(zhì)通過計算機程序指令編碼，使得 當計算機程序指令由計算機執(zhí)行時，計算機執(zhí)行方法，包括:(a)將代表位于集成電路(IC) 層的布局中的任何奇數(shù)環(huán)中而不包括在該布局的任何另一個奇數(shù)環(huán)中的相應(yīng)電路圖案的 任何節(jié)點識別為獨立節(jié)點，其中，層將使用至少三個光掩模圖案化多個電路圖案；(b)將離 IC層的布局的另一個奇數(shù)環(huán)中的任何其他所述獨立節(jié)點的距離不小于閾值距離的任何所 述獨立節(jié)點識別為安全獨立節(jié)點；以及(C)如果布局中的電路圖案包括不具有任何安全獨 立節(jié)點的任何奇數(shù)環(huán)，則修改IC層的布局，使得在修改之后，每個奇數(shù)環(huán)都具有至少一個 安全獨立節(jié)點。
[0109]在一些實施例中，系統(tǒng)包括:專用計算機工具，被配置成將代表位于集成電路 (IC)層的布局的任何奇數(shù)環(huán)中而不包括在該布局的任何其他奇數(shù)環(huán)中的相應(yīng)電路圖案的 任何節(jié)點識別為獨立節(jié)點，其中，該層將使用至少三個光掩模圖案化多個電路圖案；該工具 被配置成將離IC層的布局的另一個奇數(shù)環(huán)中的任何其他獨立節(jié)點的距離不小于閾值距離 的任何所述獨立節(jié)點識別為安全獨立節(jié)點；所述工具被配置成識別布局中的電路圖案是否 包括沒有任何安全獨立節(jié)點的任何奇數(shù)環(huán)。所述工具包括用于修改IC層的布局的布局編 輯器，使得在修改之后，每個奇數(shù)環(huán)具有至少一個安全獨立節(jié)點。
[0110]雖然根據(jù)示例性實施例描述了主題，但是其不限于此。而是，所附權(quán)利要求應(yīng)該被 廣泛地解釋，以包括本領(lǐng)域技術(shù)人員可以做出的其他改變和修改。
【權(quán)利要求】
1.一種方法，包括:(a)將代表位于集成電路(IC)層的至少一個區(qū)域的布局的任何奇數(shù)環(huán)中而不包括在所述布局的任何其他奇數(shù)環(huán)中的相應(yīng)電路圖案的任何節(jié)點識別為獨立節(jié)點，其中，所述層將使用至少三個光掩模圖案化多個電路圖案；(b)將離所述布局的另一個奇數(shù)環(huán)中的任何其他所述獨立節(jié)點的距離不小于閾值距離的任何所述獨立節(jié)點識別為安全獨立節(jié)點；以及(c)如果所述布局中的所述電路圖案包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，則修改所述布局，使得修改之后，每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。
2.根據(jù)權(quán)利要求1所述的方法，進一步包括:(d)在用于設(shè)計驗證或光掩模制造工藝的非瞬時性機器可讀存儲介質(zhì)中分配和存儲所述電路圖案的光掩模分配，所述設(shè)計驗證或光掩模制造工藝用于使用至少三個光掩模的多重圖案化IC制造工藝。
3.根據(jù)權(quán)利要求2所述的方法，其中，步驟(d)包括:識別具有至少一個安全獨立節(jié)點的IC層的布局的任何奇數(shù)環(huán)；將由每個識別的奇數(shù)環(huán)中的所述至少一個安全獨立節(jié)點中的單個節(jié)點代表的相應(yīng)電路圖案分配給所述至少三個光掩模中的第一個，使得分配給第一光掩模的每個電路圖案都不違反設(shè)計規(guī)則。
4.根據(jù)權(quán)利要求3所述的方法，其中，多重圖案化工藝是三重圖案化工藝，并且步驟 (d)進一步包括:使用雙重圖案化掩模分配技術(shù)將布局中的每個剩余電路圖案分配給所述三個光掩模中的第二個和第三個。
5.一種用計算機程序指令編碼的非瞬時性計算機可讀存儲介質(zhì)，使得當所述計算機指令由計算機執(zhí)行時，所述計算機執(zhí)行以下方法:`(a)將代表位于集成電路(IC)層的布局的任何奇數(shù)環(huán)中而不包括在所述布局的任何其他奇數(shù)環(huán)中的相應(yīng)電路圖案的任何節(jié)點識別為獨立節(jié)點，其中，所述層將使用至少三個光掩模圖案化多個電路圖案；(b)將離IC層的布局的另一個奇數(shù)環(huán)中的任何其他所述獨立節(jié)點的距離不小于閾值距離的任何所述獨立節(jié)點識別為安全獨立節(jié)點；以及(c)如果布局中的電路圖案包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，則修改IC層的布局，使得在修改之后，每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。
6.根據(jù)權(quán)利要求5所述的非瞬時性計算機可讀存儲介質(zhì)，進一步包括:(d)在用于設(shè)計驗證或光掩模制造工藝的非瞬時性機器可讀存儲介質(zhì)中分配和存儲電路圖案的光掩模分配，所述設(shè)計驗證或光掩模制造工藝用于使用至少三個光掩模的多重圖案化IC制造工藝。
7.根據(jù)權(quán)利要求6所述的非瞬時性計算機可讀存儲介質(zhì)，其中，步驟(d)包括:識別具有至少一個安全獨立節(jié)點的IC層的布局的任何奇數(shù)環(huán)；將由每個識別的奇數(shù)環(huán)中的所述至少一個安全獨立節(jié)點中的單獨一個代表的相應(yīng)電路圖案分配給所述至少三個光掩模中的第一個，使得分配給第一光掩模的每個電路圖案都不違反設(shè)計規(guī)則。
8.一種系統(tǒng),包括:專用計算機工具，被配置成將代表位于集成電路(IC)層的布局的任何奇數(shù)環(huán)中而不包括在所述布局的任何其他奇數(shù)環(huán)中的相應(yīng)電路圖案的任何節(jié)點識別為獨立節(jié)點，其中， 所述層將使用至少三個光掩模圖案化的多個電路圖案；所述工具被配置成將離IC層的布局的另一個奇數(shù)環(huán)中的任何其他所述獨立節(jié)點的距離不小于閾值距離的任何所述獨立節(jié)點識別為安全獨立節(jié)點；所述工具被配置成識別布局中的電路圖案是否包括不具有任何安全獨立節(jié)點的任何奇數(shù)環(huán)，以及所述工具包括用于修改IC層的布局的布局編輯器，使得在修改之后，每個奇數(shù)環(huán)都具有至少一個安全獨立節(jié)點。
9.根據(jù)權(quán)利要求8所述的系統(tǒng)，其中，所述工具被配置成在用于設(shè)計驗證或光掩模制造工藝的非瞬時性機器可讀存儲介質(zhì)中分配和存儲電路圖案的光掩模分配，所述設(shè)計驗證或光掩模制造工藝用于使用所述至少三個光掩模的多重圖案化IC制造工藝。
10.根據(jù)權(quán)利要求9所述的系統(tǒng)，其中，所述工具被配置用于:識別具有兩個或兩個以上的安全獨立節(jié)點的IC層的布局的任何奇數(shù)環(huán)；以及將由每個識別的奇數(shù)環(huán)中的安全獨立節(jié)點中的單個節(jié)點代表的相應(yīng)電路圖案分配給所述至少三個光掩模中的第一個，使得分配給第一光掩模的每個電路圖案都不違反設(shè)計規(guī)則。`
【文檔編號】G06F17/50GK103514314SQ201210378038
【公開日】2014年1月15日 申請日期:2012年10月8日 優(yōu)先權(quán)日:2012年6月28日
【發(fā)明者】陳皇宇, 歐宗樺, 謝艮軒, 許欽雄 申請人:臺灣積體電路制造股份有限公司