專(zhuān)利名稱(chēng)：一種基于徑向基網(wǎng)絡(luò)算法獲取集成電路成品率的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，特涉及獲取集成電路成品率的方法。
背景技術(shù)：
集成電路的生產(chǎn)分為兩個(gè)階段。第一階段，集成電路的設(shè)計(jì)者進(jìn)行集成電路設(shè)計(jì)設(shè)計(jì)者通過(guò)集成電路仿真工具對(duì)所設(shè)計(jì)的集成電路進(jìn)行仿真分析，獲得所設(shè)計(jì)的集成電路性能。當(dāng)所設(shè)計(jì)的性能滿(mǎn)足要求后，設(shè)計(jì)者將設(shè)計(jì)好的集成電路設(shè)計(jì)方案交給集成電路生產(chǎn)廠商。第二階段，集成電路生產(chǎn)廠商進(jìn)行集成電路制造生產(chǎn)廠商根據(jù)設(shè)計(jì)者提供的集成電路設(shè)計(jì)方案，采用集成電路工藝技術(shù)，制造出符合設(shè)計(jì)者要求的集成電路成品。工藝浮動(dòng)是指集成電路制造過(guò)程中，由于工藝不一致所產(chǎn)生的偏差，包括閾值電壓，氧化層厚度的浮動(dòng)等等。隨著集成電路工藝尺寸逐漸接近物理極限，工藝浮動(dòng)對(duì)于集成電路制造的影響愈發(fā)嚴(yán)重。集成電路成品率是指實(shí)際制造的全部集成電路中，符合設(shè)計(jì)者要求的集成電路占全部集成電路的比例。由于工藝浮動(dòng)的存在，集成電路成品率不能達(dá)到100%。成品率的高低決定了集成電路的成本。成品率越高，單個(gè)集成電路的成本就越低，帶來(lái)的經(jīng)濟(jì)效益就越高。所以，成品率成為了集成電路領(lǐng)域一個(gè)重要的指標(biāo)，需要集成電路設(shè)計(jì)者和集成電路生產(chǎn)廠商共同努力，提高集成電路的成品率。集成電路生產(chǎn)廠商需要改進(jìn)集成電路制造工藝，減小集成電路制造上所產(chǎn)生的工藝偏差，以提高成品率。集成電路設(shè)計(jì)者需要在設(shè)計(jì)集成電路時(shí)，不僅僅考慮所設(shè)計(jì)的集成電路性能，還需要獲取所設(shè)計(jì)的集成電路成品率大小，如果成品率不符合要求，則重新設(shè)計(jì)集成電路，直到集成電路滿(mǎn)足成品率要求為止。綜上所述集成電路設(shè)計(jì)者在設(shè)計(jì)集成電路時(shí)需要預(yù)先獲取成品率的要求，當(dāng)設(shè)計(jì)集成電路時(shí)獲得的成品率較低時(shí)，設(shè)計(jì)者需要通過(guò)改進(jìn)集成電路設(shè)計(jì)，提高成品率，獲得更大的經(jīng)濟(jì)效益?，F(xiàn)階段，集成電路設(shè)計(jì)者廣泛應(yīng)用的成品率獲取方法是蒙特卡洛方法(該方法由X. Li, J. Le,和L. T. Pileggi提出，題目為統(tǒng)計(jì)性能建模和優(yōu)化Statistical performancemodeling and optimization,發(fā)表在 Foundations and Trends in Electronic Design Automation, vol. I, no. 4, pp. 331-480，Apr. 2006)。該方法的具體流程如圖I所示。該方法獲取成品率的過(guò)程具體包括第一步，根據(jù)集成電路制造廠商提供的工藝浮動(dòng)參數(shù)(具體表示為X P(X)，其中，X為工藝浮動(dòng)向量，P(X)為工藝浮動(dòng)向量X所服從的統(tǒng)計(jì)分布函數(shù))進(jìn)行統(tǒng)計(jì)采樣，得到一個(gè)米樣點(diǎn)X1 ；第二步，通過(guò)集成電路仿真工具獲取該采樣點(diǎn)X1的電路性能指標(biāo)；重復(fù)上述兩個(gè)步驟，當(dāng)采樣點(diǎn)數(shù)量達(dá)到收斂要求時(shí)(收斂要求為統(tǒng)計(jì)理論中優(yōu)值系數(shù)Figure of Merit等于0. I時(shí),所需要的采樣點(diǎn)數(shù)量)，停止采樣；這時(shí),獲得的采樣點(diǎn)和對(duì)應(yīng)的性能指標(biāo)可以表示為氏，fj，{X2, f2}，…，{XN，fN}，N為收斂時(shí)的采樣數(shù)量；第三步，根據(jù)所述N個(gè)采樣點(diǎn)和對(duì)應(yīng)的性能指標(biāo)，通過(guò)統(tǒng)計(jì)學(xué)方法得到該集成電路的成品率。該方法的一個(gè)主要問(wèn)題是獲取集成電路成品率的時(shí)間太長(zhǎng)，有時(shí)需要進(jìn)行上百萬(wàn)次采樣，才能獲得集成電路的成品率。上百萬(wàn)次的采樣是非常耗時(shí)的，以每次采樣需要I秒為例，為了獲取一個(gè)集成電路的成品率，則需要大約10天的時(shí)間。因此，發(fā)明一個(gè)更加快速的成品率獲取方法是十分必要的。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服已有技術(shù)的不足之處，提出一種新的基于徑向基網(wǎng)絡(luò)算 法獲取集成電路成品率的方法，該方法可降低成品率獲取過(guò)程中的電路仿真次數(shù)，從而減少分析集成電路成品率所用的時(shí)間，縮短集成電路設(shè)計(jì)周期，加快集成電路生產(chǎn)，降低集成電路的成本，提高經(jīng)濟(jì)價(jià)值。本發(fā)明區(qū)別于傳統(tǒng)的蒙特卡洛方法的特點(diǎn)及有益效果本發(fā)明應(yīng)用徑向基網(wǎng)絡(luò)算法建立一個(gè)替代模型，把獲取集成電路成品率所需的電路仿真轉(zhuǎn)移到替代模型上。替代模型的計(jì)算時(shí)間會(huì)比電路仿真工具的仿真時(shí)間快三到四個(gè)
數(shù)量級(jí)。同時(shí)，本發(fā)明不是直接根據(jù)工藝浮動(dòng)參數(shù)X P(X)進(jìn)行采樣，而是首先獲取最易使集成電路失效的工藝浮動(dòng)值Xtjpt，根據(jù)X P (X-Xopt)進(jìn)行采樣(P (X-Xopt)表示對(duì)原有工藝參數(shù)的統(tǒng)計(jì)分布P(X)進(jìn)行偏移，偏移向量為最易失效的工藝浮動(dòng)值)，使得采樣點(diǎn)的數(shù)量減少一到兩個(gè)數(shù)量級(jí)。


圖I為蒙特卡洛方法的流程圖。圖2為本發(fā)明的方法流程圖。圖3為實(shí)驗(yàn)所用的電路圖。
具體實(shí)施例方式下面結(jié)合附圖及實(shí)施例進(jìn)一步詳細(xì)說(shuō)明本發(fā)明的具體內(nèi)容。本發(fā)明的基本流程如圖2所示，具體包括以下步驟I)根據(jù)集成電路工藝廠商提供的工藝參數(shù)X，采用徑向基網(wǎng)絡(luò)算法，建立一個(gè)替代電路仿真的替代模型(替代模型的作用是形成從工藝參數(shù)X到電路性能指標(biāo)f的解析映射)，將工藝參數(shù)X作為替代模型的自變量，電路性能指標(biāo)f作為替代模型的函數(shù)值，即f = f (X)，從而替代電路仿真工具(該算法由S. -F. Su, C. -c. Chuang, C. Tao, J. -T.Jeng和C.-C. Hsiao提出，題目為用于區(qū)間型符號(hào)數(shù)據(jù)的線(xiàn)性區(qū)間回歸權(quán)重的徑向基網(wǎng)絡(luò)算法 Radial basis function networks with linear interval regressionweights for symbolic interval data,發(fā)表在 IEEE Transactions on Systems, Man, andCybernetics, Part B: Cybernetics, vol. 42, no. I, pp. 69 - 80, Feb. 2012)；2)根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動(dòng)值X_(該最小范數(shù)方法由L. Dolecek, M. Qazi, D. Shah和A. Chandrakasan提出，題目為克服仿真局限通過(guò)最小范數(shù)方法評(píng)估靜態(tài)存儲(chǔ)器 Breaking the simulation barrier: Sram evaluation throughnorm minimization,發(fā)表在 IEEE/ACM International Conference on Computer-AidedDesign, Nov. 2008, pp. 322 - 329.)；3)根據(jù)I)得到的替代模型和2)得到的最易失效的工藝浮動(dòng)值Xtjpt，進(jìn)行統(tǒng)計(jì)采樣，獲取采樣點(diǎn)和電路性能指標(biāo)，所述采樣過(guò)程具體包括以下步驟31)根據(jù)X P(X-Xtjpt)進(jìn)行采樣(p(X-X_)表示對(duì)原有工藝參數(shù)的統(tǒng)計(jì)分布P (X)進(jìn)行偏移，偏移向量為最易失效的工藝浮動(dòng)值)，得到一個(gè)采樣點(diǎn)X1,；32)通過(guò)所述的替代模型獲取該采樣點(diǎn)X/的電路性能f/ ；重復(fù)上述31)、32)兩步，當(dāng)采樣點(diǎn)數(shù)量達(dá)到收斂要求時(shí)，停止采樣，獲得的采樣點(diǎn) 和對(duì)應(yīng)的性能指標(biāo)可以表示為{X/，f/ }，{X2' ,f2f }，···，{X/，f/ }，M為收斂時(shí)的采樣數(shù)量；4)根據(jù)所述M個(gè)采樣點(diǎn)及其電路性能指標(biāo)，通過(guò)統(tǒng)計(jì)學(xué)方法得到該集成電路的成品率。本發(fā)明的實(shí)施例如下I)本實(shí)施例所需要獲取成品率的集成電路為靜態(tài)存儲(chǔ)器，如圖3所示，該集成電路包括六個(gè)場(chǎng)效應(yīng)管(M1-M6)，WL為存儲(chǔ)器字線(xiàn)，BL, BLb為存儲(chǔ)器位線(xiàn)，Vdd為電源電壓，GND為地線(xiàn)；2)獲取集成電路商用工藝廠商提供的六個(gè)場(chǎng)效應(yīng)管的工藝浮動(dòng)參數(shù)X，該工藝浮動(dòng)參數(shù)X為服從獨(dú)立正態(tài)統(tǒng)計(jì)分布的向量，即X W6，0，I)，其中NO表示正態(tài)分布，6表示工藝浮動(dòng)向量的維度，O表示均值,I表示方差。3)根據(jù)所述工藝浮動(dòng)參數(shù)向量采用徑向基網(wǎng)絡(luò)算法，建立替代模型建立的替代模型如下
i-IIx-Μ, Il21_4] /W = Z^expJ2x083262 I其中f為電路性能指標(biāo)，X為工藝浮動(dòng)參數(shù)，O1, ω2，....，為徑向基網(wǎng)絡(luò)權(quán)值Co1=O. 014, ω2=0. 028, ω 3=0. 012, . . . , ω 100=0. 003, M1, M2, . . , M100 為徑向基網(wǎng)絡(luò)基向量；M1=LO, O, O, O, O, 0]τ, M2= [_0· 33，_0· 93，_0· 27，_2· 13，I. 05，2. 01]τ,M3= [ - O . 39，O . 81，O . 87，- O . 93，- O . 45，O . 5 7 ] τ,…，M100= [2. 91，-2. 61，I. 11，2. 91，_2· 49，I. 05]τ ；(本實(shí)施例建立替代模型的時(shí)間為3.21分鐘)4)根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動(dòng)值獲得的最易失效的工藝浮動(dòng)值為 Xopt= [-0. 0202，I. 4024，0. 9744，-0. 3569，-0. 5086，-0. 1235]τ。得到最易失效的工藝浮動(dòng)值的時(shí)間為9. 91分鐘；5)根據(jù)得到的替代模型和得到的最易失效的工藝浮動(dòng)值Χ_，進(jìn)行統(tǒng)計(jì)采樣，具體包括以下步驟51)根據(jù) X ρ(Χ-[-0· 0202，I. 4024，0. 9744，-0. 3569，-0. 5086，-0. 1235]τ)進(jìn)行采樣，得到一個(gè)采樣點(diǎn)；52)通過(guò)所述的替代模型獲取該采樣點(diǎn)的電路性能；
重復(fù)上述51)、52)兩步，當(dāng)采樣點(diǎn)數(shù)量達(dá)到1619次時(shí)，滿(mǎn)足收斂要求，停止采樣，采樣時(shí)間為7. 13分鐘；6)根據(jù)這1619個(gè)采樣點(diǎn)及其電路性能指標(biāo)，獲取成品率通過(guò)統(tǒng)計(jì)學(xué)方法得到該集成電路的成品率，獲取成品率時(shí)間為I. 36秒。本實(shí)施例最終獲取的成品率為99. 97%，本實(shí)施例所消耗的全部時(shí)間為20. 25分鐘。為了比較本發(fā)明所帶來(lái)的益處，通過(guò)蒙特卡洛方法獲取同樣電路的成品率，最終獲取的成品率同樣為99. 97%，所需要的采樣點(diǎn)數(shù)量為33441次，所消耗的時(shí)間為9. 29小時(shí)。與蒙特卡洛方法相比，本發(fā)明在可以準(zhǔn)確獲取成品率的同時(shí)，效率更高，可以更快的獲取集成電路的成品率。本發(fā)明較之蒙特卡洛方法可以將獲取時(shí)間縮短27. 5倍。
權(quán)利要求
1. 一種基于徑向基網(wǎng)絡(luò)算法獲取集成電路成品率的方法，其特征在于，該方法包括以下步驟 1)根據(jù)集成電路工藝廠商提供的工藝參數(shù)X，采用徑向基網(wǎng)絡(luò)算法，建立一個(gè)替代電路仿真的替代模型，將工藝參數(shù)X作為替代模型的自變量，電路性能指標(biāo)f作為替代模型的函數(shù)值，即f = f (X)，從而替代電路仿真工具； 2)根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動(dòng)值X_； 3)根據(jù)I)得到的替代模型和2)得到的最易失效的工藝浮動(dòng)值Xtjpt，進(jìn)行統(tǒng)計(jì)采樣，獲取采樣點(diǎn)和電路性能指標(biāo)，所述采樣過(guò)程具體包括以下步驟 31)根據(jù)X p(X-X_)進(jìn)行采樣，P(X-Xopt)表示對(duì)原有工藝參數(shù)的統(tǒng)計(jì)分布P(X)進(jìn)行偏移，偏移向量為最易失效的工藝浮動(dòng)值，得到一個(gè)采樣點(diǎn)X/ ； 32)通過(guò)所述的替代模型獲取該采樣點(diǎn)X/的電路性能f/; 重復(fù)上述31)、32)兩步，當(dāng)采樣點(diǎn)數(shù)量達(dá)到收斂要求時(shí)，停止采樣，獲得的采樣點(diǎn)和對(duì)應(yīng)的性能指標(biāo)可以表示為{X/，f/ }，{X2'，f2'丨，…，OV}，M為收斂時(shí)的采樣數(shù)量； 4)根據(jù)所述M個(gè)采樣點(diǎn)及其電路性能指標(biāo)，通過(guò)統(tǒng)計(jì)學(xué)方法得到該集成電路的成品率。
全文摘要
本發(fā)明涉及一種基于徑向基網(wǎng)絡(luò)算法獲取集成電路成品率的方法，屬于集成電路技術(shù)領(lǐng)域，該方法包括根據(jù)集成電路工藝廠商提供的工藝參數(shù)，采用徑向基網(wǎng)絡(luò)算法，建立一個(gè)替代電路仿真的替代模型，將工藝參數(shù)作為替代模型的自變量，電路性能指標(biāo)作為替代模型的函數(shù)值；根據(jù)最小范數(shù)方法，獲取最易使集成電路失效的工藝浮動(dòng)值；得到的替代模型和最易失效的工藝浮動(dòng)值，進(jìn)行統(tǒng)計(jì)采樣，獲取采樣點(diǎn)和電路性能指標(biāo)；根據(jù)所述采樣點(diǎn)及其電路性能指標(biāo)，通過(guò)統(tǒng)計(jì)學(xué)方法得到該集成電路的成品率。該方法可降低成品率獲取過(guò)程中的電路仿真次數(shù)，減少分析集成電路成品率所用的時(shí)間，縮短集成電路設(shè)計(jì)周期，加快集成電路生產(chǎn)，降低集成電路的成本，提高經(jīng)濟(jì)價(jià)值。
文檔編號(hào)G06F17/50GK102945303SQ20121045197
公開(kāi)日2013年2月27日 申請(qǐng)日期2012年11月12日 優(yōu)先權(quán)日2012年11月12日
發(fā)明者葉佐昌, 姚健, 王燕 申請(qǐng)人:清華大學(xué)