專(zhuān)利名稱(chēng)：一種用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于計(jì)算機(jī)教學(xué)實(shí)驗(yàn)儀器技術(shù)領(lǐng)域，具體涉及一種用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，主要面向計(jì)算機(jī)組成原理、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的教學(xué)實(shí)驗(yàn)，也可用于數(shù)字邏輯電路、計(jì)算機(jī)接口技術(shù)等計(jì)算機(jī)硬件系列課程的實(shí)驗(yàn)。
背景技術(shù)：
計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞主要有兩種，一種是采用按鍵、撥動(dòng)開(kāi)關(guān)、發(fā)光二極管、七段數(shù)碼管等機(jī)械、電子元件(CN1312526，CN101059920)，主要采用中小規(guī)模數(shù)字集成電路構(gòu)成實(shí)驗(yàn)電路，實(shí)驗(yàn)者直接在實(shí)驗(yàn)裝置上操作，不需要通過(guò)電腦操作，這種方法提供給實(shí)驗(yàn)者的輸入、輸出數(shù)量受到實(shí)驗(yàn)裝置的設(shè)計(jì)限制，從而限制了實(shí)驗(yàn)者設(shè)計(jì)的靈活性和設(shè)計(jì)規(guī)模，也不能支持遠(yuǎn)程實(shí)驗(yàn)。另一種是通過(guò)實(shí)驗(yàn)裝置上的控制臺(tái)與電腦通信，實(shí)驗(yàn)電路通常由FPGA (大規(guī)?，F(xiàn)場(chǎng)可編程門(mén)陣列)擔(dān)當(dāng)，控制臺(tái)可以是單片機(jī)(CN1741094)或?qū)ｉT(mén) 設(shè)計(jì)的FPGA (CN101290724)，控制臺(tái)通過(guò)特定的邏輯與實(shí)驗(yàn)電路交換信息，并通過(guò)RS232或USB通信接口與電腦傳遞輸入輸出信息，實(shí)驗(yàn)者可以在電腦上操作，因此也有可能為遠(yuǎn)程實(shí)驗(yàn)提供支持(CN101814248A)，由于采用FPGA作為實(shí)驗(yàn)芯片，實(shí)驗(yàn)設(shè)計(jì)靈活性和規(guī)模與第一種方法相比有較大提高；但是控制臺(tái)與實(shí)驗(yàn)電路之間的信息傳遞只能按照預(yù)先設(shè)計(jì)的方式，通常要求實(shí)驗(yàn)電路內(nèi)部寄存器以總線的形式連接到FPGA引腳，能夠傳遞的信息有限，對(duì)實(shí)驗(yàn)電路的結(jié)構(gòu)也有一定的要求，甚至控制芯片內(nèi)的代碼是針對(duì)特定實(shí)驗(yàn)量身定做(CN101290724)，在一定程度上限制了實(shí)驗(yàn)者的設(shè)計(jì)和創(chuàng)新能力；另外，附加的控制臺(tái)電路也增加了成本。發(fā)明人曾提出采用邊界掃描測(cè)試技術(shù)作為實(shí)驗(yàn)裝置信息傳遞的手段(趙蕙、肖鐵軍，邊界掃描測(cè)試技術(shù)在硬件實(shí)驗(yàn)中的應(yīng)用，微計(jì)算機(jī)信息(嵌入式與S0C)，2007年第23卷第8-2期P279-281)，利用實(shí)驗(yàn)FPGA芯片本身的邊界掃描電路與實(shí)驗(yàn)電路交換信息，不需要單片機(jī)等作為控制臺(tái)，簡(jiǎn)化了硬件連接，有效地降低了硬件成本，但是這種方法要求FPGA的邊界掃描電路支持INTEST指令，并且其邊界掃描結(jié)構(gòu)通常都是固定，只能對(duì)芯片本身的引腳進(jìn)行掃描訪問(wèn)，不便于對(duì)自主設(shè)計(jì)的實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)進(jìn)行訪問(wèn)，限制了其應(yīng)用范圍。綜上所述，采用FPGA作為實(shí)驗(yàn)芯片、通過(guò)電腦進(jìn)行實(shí)驗(yàn)操作，是目前較好的計(jì)算機(jī)硬件實(shí)驗(yàn)裝置設(shè)計(jì)方式，為實(shí)驗(yàn)者提供了較大的設(shè)計(jì)空間，理論上支持創(chuàng)新型實(shí)驗(yàn)，但是為了與實(shí)驗(yàn)電路的內(nèi)部邏輯傳遞信息，需要將內(nèi)部邏輯引出到芯片的外部引腳上，按照控制臺(tái)預(yù)先設(shè)定的總線方式傳遞信息，對(duì)實(shí)驗(yàn)電路的結(jié)構(gòu)造成了一定的約束，限制了設(shè)計(jì)的自由度，不利于創(chuàng)新型實(shí)驗(yàn)的開(kāi)展。

發(fā)明內(nèi)容
針對(duì)上述現(xiàn)有技術(shù)中計(jì)算機(jī)硬件實(shí)驗(yàn)裝置在信息傳遞方法上存在的局限和不足，本發(fā)明設(shè)計(jì)了一種信息傳遞裝置，該裝置能夠與實(shí)驗(yàn)電路內(nèi)部邏輯傳遞信息，并且只需要4個(gè)引腳，不需要單片機(jī)等附加芯片構(gòu)成的控制臺(tái)，硬件連接簡(jiǎn)單，成本低廉，通用性好，可以適用于任何FPGA ;實(shí)驗(yàn)電路設(shè)計(jì)的自由度只受實(shí)驗(yàn)FPGA芯片自身規(guī)模的限制，信息傳遞方法對(duì)實(shí)驗(yàn)電路內(nèi)部結(jié)構(gòu)沒(méi)有任何要求，有利于創(chuàng)新型實(shí)驗(yàn)的開(kāi)展。為了實(shí)現(xiàn)上述目的，本發(fā)明提出了一種用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，具體技術(shù)方案如下一種用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，包括計(jì)算機(jī)、USB-JTAG協(xié)議轉(zhuǎn)換器、信息傳遞模塊和實(shí)驗(yàn)電路，所述計(jì)算機(jī)安裝有實(shí)驗(yàn)系統(tǒng)調(diào)試程序，實(shí)驗(yàn)者可通過(guò)調(diào)試程序進(jìn)行調(diào)試操作，并顯示實(shí)驗(yàn)者想要觀察的操作結(jié)果；所述USB-JTAG協(xié)議轉(zhuǎn)換器與計(jì)算機(jī)通過(guò)USB接口相互連接，USB-JTAG協(xié)議轉(zhuǎn)換器接收計(jì)算機(jī)發(fā)送的串行數(shù)據(jù)，解碼后發(fā)送到信息傳遞模塊，同時(shí)接收信息傳遞模塊的數(shù)據(jù)，并發(fā)送到計(jì)算機(jī)，完成信息傳遞模塊與計(jì)算機(jī)之間的通信；所述信息傳遞模塊位于FPGA內(nèi)部，并與USB-JTAG協(xié)議轉(zhuǎn)換器之間通過(guò)I/O信號(hào)線構(gòu)成的JTAG標(biāo)準(zhǔn)四線接口相連；其中一條為JTAG時(shí)鐘信號(hào)線，一條為JTAG控制信號(hào)線，另外兩條分別為JTAG數(shù)據(jù)輸入輸出信號(hào)線。所述實(shí)驗(yàn)電路與信息傳遞模塊位于同一個(gè)FPGA內(nèi)部，并與信息傳遞模塊相連，接收信息傳遞模塊送來(lái)的激勵(lì)信號(hào)，并將實(shí)驗(yàn) 電路的輸出響應(yīng)送給信息傳遞模塊。進(jìn)一步地，上述信息傳遞模塊由TAP控制器、指令寄存器、指令譯碼器、數(shù)據(jù)寄存器組成；其中TAP控制器用來(lái)產(chǎn)生對(duì)指令寄存器和數(shù)據(jù)寄存器進(jìn)行操作的控制信號(hào)；指令寄存器和數(shù)據(jù)寄存器以掃描鏈的形式存在，完成數(shù)據(jù)串行的移入移出；數(shù)據(jù)寄存器是針對(duì)實(shí)驗(yàn)信息傳遞的要求所設(shè)計(jì)的用來(lái)對(duì)實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)施加數(shù)據(jù)激勵(lì)或者捕獲實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)數(shù)據(jù)的自定義掃描鏈，包括輸入掃描鏈、輸出掃描鏈以及雙向掃描鏈三種，其中，輸入掃描鏈用于對(duì)實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)施加激勵(lì)以改變實(shí)驗(yàn)電路的邏輯狀態(tài)，輸出掃描鏈用于讀取實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)的信息，雙向掃描鏈用于既可以對(duì)電路內(nèi)部節(jié)點(diǎn)施加激勵(lì)也可以讀取其信息；指令譯碼器對(duì)指令寄存器的內(nèi)容進(jìn)行譯碼，產(chǎn)生針對(duì)數(shù)據(jù)寄存器中不同掃描鏈的選擇信號(hào)。進(jìn)一步地，上述USB-JTAG協(xié)議轉(zhuǎn)換器由主控芯片和電平轉(zhuǎn)換模塊構(gòu)成，主控芯片可以是MClXMicro Control Unit 微控制器)或CPLD (Complex Programmable Logic Device復(fù)雜可編程邏輯器件)。作為本發(fā)明的一個(gè)實(shí)施例，當(dāng)上述USB-JTAG協(xié)議轉(zhuǎn)換器使用MCU作為主控芯片時(shí)，USB-JTAG協(xié)議轉(zhuǎn)換器的JTAG信號(hào)接口由MCU的兩個(gè)同步串行接口組成，其中一個(gè)同步串行接口作為主設(shè)備，另一個(gè)同步串行接口作為從設(shè)備，由其協(xié)同工作完成JTAG信號(hào)的接收和發(fā)送。其中，MCU內(nèi)部軟件包括USB數(shù)據(jù)收發(fā)模塊、USB數(shù)據(jù)解析模塊以及JTAG數(shù)據(jù)收發(fā)模塊。其中，USB數(shù)據(jù)收發(fā)模塊負(fù)責(zé)接收計(jì)算機(jī)通過(guò)USB接口發(fā)送的數(shù)據(jù)，并在需要返回實(shí)驗(yàn)電路節(jié)點(diǎn)數(shù)據(jù)信息時(shí)，通過(guò)USB接口向計(jì)算機(jī)發(fā)送接收自信息傳遞模塊的實(shí)驗(yàn)電路節(jié)點(diǎn)數(shù)據(jù)信息；USB數(shù)據(jù)解析模塊負(fù)責(zé)把接收自計(jì)算機(jī)的數(shù)據(jù)解析成JTAG信號(hào)，數(shù)據(jù)解析是根據(jù)計(jì)算中實(shí)驗(yàn)系統(tǒng)調(diào)試軟件的數(shù)據(jù)生成規(guī)則來(lái)確定的；JTAG數(shù)據(jù)收發(fā)模塊把USB數(shù)據(jù)解析模塊傳送的JTAG信號(hào)數(shù)據(jù)通過(guò)此模擬JTAG接口的TCK、TMS以及TDI發(fā)送到信息傳遞模塊并通過(guò)TDO接受信息傳遞模塊返回的數(shù)據(jù)，在接收到規(guī)定數(shù)量的JTAG返回?cái)?shù)據(jù)后，返送到USB數(shù)據(jù)收發(fā)模塊，由其發(fā)送到計(jì)算機(jī)。本發(fā)明以FPGA為實(shí)驗(yàn)承載器件，采用JTAG標(biāo)準(zhǔn)四線接口，易于實(shí)現(xiàn)，與現(xiàn)有的采用單片機(jī)等獨(dú)立控制臺(tái)的方法相比具有更大的靈活性，在計(jì)算機(jī)上可以很方便對(duì)實(shí)驗(yàn)電路的狀態(tài)進(jìn)行讀取和控制；與采用FPGA本身的邊界掃描結(jié)構(gòu)相比，采用自定義的邊界掃描結(jié)構(gòu)，可以直接訪問(wèn)實(shí)驗(yàn)電路的內(nèi)部節(jié)點(diǎn)，而不需要將待觀察節(jié)點(diǎn)引到芯片引腳上。在信息傳遞的過(guò)程中，信息傳遞模塊采用FPGA芯片的普通IO 口，只需要四個(gè)即可，較采用單片機(jī)和FPGA控制臺(tái)的方法大大減少了引線數(shù)量，硬件連接簡(jiǎn)單，成本低廉，通用性好，可以適用于任何FPGA。實(shí)驗(yàn)電路設(shè)計(jì)的自由度只受實(shí)驗(yàn)FPGA芯片本身的限制，實(shí)驗(yàn)裝置自身對(duì)實(shí)驗(yàn)電路內(nèi)部結(jié)構(gòu)沒(méi)有任何要求，有利于創(chuàng)新型實(shí)驗(yàn)的開(kāi)展。


圖I為現(xiàn)有的信息傳遞裝置結(jié)構(gòu)圖；圖2為本發(fā)明的信息傳遞裝置結(jié)構(gòu)圖；圖3為本發(fā)明的一個(gè)具體實(shí)施例的實(shí)現(xiàn)；圖4為本發(fā)明圖3所示的一個(gè)具體實(shí)施例中的USB-JTAG協(xié)議轉(zhuǎn)換器中MCU軟件 編程模塊劃分圖；圖5為本發(fā)明圖3所示的一個(gè)具體實(shí)施例中的USB-JTAG協(xié)議轉(zhuǎn)換器中MCU軟件流程圖；圖6為本發(fā)明圖3所示的一個(gè)具體實(shí)施例中的輸入掃描鏈結(jié)構(gòu)；圖7為本發(fā)明圖6所示的一個(gè)具體實(shí)施例中的輸入掃描單元結(jié)構(gòu)；圖8為本發(fā)明圖3所示的一個(gè)具體實(shí)施例中的輸出掃描鏈結(jié)構(gòu)；圖9為本發(fā)明圖8所示的一個(gè)具體實(shí)施例中的輸出掃描單元結(jié)構(gòu)；圖10為本發(fā)明圖3所示的一個(gè)具體實(shí)施例中的雙向掃描鏈結(jié)構(gòu)；圖11為本發(fā)明圖10所示的一個(gè)具體實(shí)施例中的雙向掃描單元結(jié)構(gòu)。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施實(shí)例對(duì)本發(fā)明作進(jìn)一步描述。如圖2所示的本發(fā)明的信息傳遞裝置包括計(jì)算機(jī)，USB-JTAG協(xié)議轉(zhuǎn)換器，信息傳遞模塊和實(shí)驗(yàn)電路四部分，計(jì)算機(jī)和USB-JTAG協(xié)議轉(zhuǎn)換器之間使用USB進(jìn)行數(shù)據(jù)通信，USB-JTAG協(xié)議轉(zhuǎn)換器和信息傳遞模塊模塊之間使用4個(gè)普通I/O信號(hào)線作為JTAG接口完成數(shù)據(jù)通信。本發(fā)明利用USB-JTAG協(xié)議轉(zhuǎn)換器、信息傳遞模塊替代現(xiàn)有技術(shù)中的單片機(jī)等附加芯片的控制臺(tái)(如圖I所示)。進(jìn)一步地，計(jì)算機(jī)，安裝有實(shí)驗(yàn)系統(tǒng)調(diào)試程序，實(shí)驗(yàn)者可通過(guò)調(diào)試程序進(jìn)行各種調(diào)試操作，并顯示實(shí)驗(yàn)者想要觀察的操作結(jié)果。調(diào)試程序把實(shí)驗(yàn)者的操作處理成協(xié)議轉(zhuǎn)換器能夠識(shí)別的數(shù)據(jù)幀，其內(nèi)容包括命令碼、數(shù)據(jù)長(zhǎng)度和數(shù)據(jù)三部分。命令碼的作用是控制TAP控制器內(nèi)部控制狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移；數(shù)據(jù)長(zhǎng)度用來(lái)控制傳輸?shù)絁TAG指令寄存器或者數(shù)據(jù)寄存器的數(shù)據(jù)的多少，其大小由數(shù)據(jù)寄存器中掃描鏈或者指令寄存器的長(zhǎng)度來(lái)確定，也就是說(shuō)信息的傳輸量是用戶(hù)針對(duì)具體實(shí)驗(yàn)電路所要獲取或修改的信息的多少來(lái)確定的；數(shù)據(jù)部分則根據(jù)TAP控制器的狀態(tài)，傳輸?shù)街噶罴拇嫫骰蛘邤?shù)據(jù)寄存器。USB-JTAG協(xié)議轉(zhuǎn)換器由主控芯片和電平轉(zhuǎn)換模塊構(gòu)成，主控芯片可以由MCU或者CPLD構(gòu)成，本實(shí)施例使用MCU作為主控芯片，用于接收計(jì)算機(jī)發(fā)送的串行數(shù)據(jù)，解碼后發(fā)送到信息傳遞模塊，同時(shí)也會(huì)接收信息傳遞模塊的數(shù)據(jù)，并發(fā)送到計(jì)算機(jī)，完成信息傳遞模塊與計(jì)算機(jī)之間的通信。協(xié)議轉(zhuǎn)換器接收自計(jì)算機(jī)的數(shù)據(jù)幀由命令碼、數(shù)據(jù)長(zhǎng)度和數(shù)據(jù)三部分組成，協(xié)議轉(zhuǎn)換器依據(jù)譯碼規(guī)則將命令碼譯碼成JTAG控制信號(hào)，并根據(jù)數(shù)據(jù)長(zhǎng)度把數(shù)據(jù)部分傳輸?shù)叫畔鬟f模塊。協(xié)議轉(zhuǎn)換器與信息傳遞模塊的接口由四條普通的信號(hào)線組成，其中一條作為JTAG時(shí)鐘信號(hào)線，一條作為JTAG控制信號(hào)線，另外兩條作為JTAG數(shù)據(jù)輸入輸出信號(hào)線。協(xié)議轉(zhuǎn)換器內(nèi)部的JTAG信號(hào)接口使用MCU的兩個(gè)具有同步時(shí)鐘傳輸功能的同步串行接口組成，其中一個(gè)同步串行接口作為主設(shè)備，另一個(gè)同步串行接口作為從設(shè)備，由其協(xié)同工作完成JTAG信號(hào)的接收和發(fā)送。信息傳遞模塊根據(jù)IEEE 1149. I JTAG標(biāo)準(zhǔn)設(shè)計(jì)的，由TAP控制器、指令寄存器、指令譯碼器、數(shù)據(jù)寄存器組成。TAP控制器用來(lái)產(chǎn)生對(duì)指令寄存器和數(shù)據(jù)寄存器進(jìn)行操作的控制信號(hào)。指令寄存器和數(shù)據(jù)寄存器以掃描鏈的形式存在，完成數(shù)據(jù)的串行移入移出；數(shù)據(jù)寄存器是針對(duì)實(shí)驗(yàn)信息傳遞的要求所設(shè)計(jì)的用來(lái)對(duì)實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)施加數(shù)據(jù)激勵(lì)或者捕獲實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)數(shù)據(jù)的自定義掃描鏈；指令譯碼器對(duì)指令寄存器的內(nèi)容進(jìn)行譯碼，產(chǎn)生針對(duì)數(shù)據(jù)寄存器中不同掃描鏈的選擇信號(hào)。信息傳遞模塊有兩種運(yùn)行模式正常模式和調(diào)試模式。在正常模式下，信息傳遞模塊不會(huì)對(duì)實(shí)驗(yàn)電路的運(yùn)行狀態(tài)產(chǎn)生影響；在調(diào)試模式下，實(shí)驗(yàn)電路的運(yùn)行狀態(tài)完全由信息傳遞模塊控制。信息傳遞模塊采用FPGA作為承 載芯片。實(shí)驗(yàn)電路，由實(shí)驗(yàn)者設(shè)計(jì)，與信息傳遞模塊實(shí)現(xiàn)在同一片F(xiàn)PGA上。它在FPGA內(nèi)部與信息傳遞模塊相連，接收信息傳遞模塊送來(lái)的激勵(lì)信號(hào)，并將實(shí)驗(yàn)電路的輸出響應(yīng)送給信息傳遞模塊。在圖3所示的本發(fā)明的一個(gè)具體實(shí)施例中，計(jì)算機(jī)和USB-JTAG協(xié)議轉(zhuǎn)換器利用USB接口進(jìn)行通信。信息傳遞模塊和USB-JTAG協(xié)議轉(zhuǎn)換器之間通過(guò)普通的I/O引腳相連，共有四條信號(hào)線，分別用來(lái)承載TCK、TMS、TDI和TDO四個(gè)JTAG信號(hào)，其中TCK、TMS和TDI由USB-JTAG協(xié)議轉(zhuǎn)換器解析接收自計(jì)算機(jī)的數(shù)據(jù)產(chǎn)生，后發(fā)送到信息傳遞模塊，TDO由信息傳遞模塊捕獲實(shí)驗(yàn)電路的內(nèi)部節(jié)點(diǎn)信息產(chǎn)生，之后發(fā)送到USB-JTAG協(xié)議轉(zhuǎn)換器，TCK和TMS用來(lái)控制TAP控制器控制狀態(tài)機(jī)的轉(zhuǎn)移，TDI和TDO與指令寄存器和數(shù)據(jù)寄存器相連接分別對(duì)應(yīng)為掃描鏈的數(shù)據(jù)輸入和數(shù)據(jù)輸出。進(jìn)一步地，在圖3所示的實(shí)施例中，USB-JTAG協(xié)議轉(zhuǎn)換器由MCU和電平轉(zhuǎn)換電路構(gòu)成，MCU作為主控芯片，負(fù)責(zé)數(shù)據(jù)接收發(fā)送以及USB和JTAG之間的協(xié)議轉(zhuǎn)換；電平轉(zhuǎn)換電路位于MCU和FPGA之間，根據(jù)MCU和FPGA的引腳電平標(biāo)準(zhǔn)對(duì)發(fā)送的數(shù)據(jù)進(jìn)行電平轉(zhuǎn)換，起到保護(hù)MCU和FPGA電路的作用。電平轉(zhuǎn)換電路的輸入信號(hào)S_TCK、S_TMS、S_TDI以及TDO分別和輸出信號(hào)TCK、TMS、TDI以及S_TD0相對(duì)應(yīng)，輸入信號(hào)JTAG_0E為電平轉(zhuǎn)換電路的數(shù)據(jù)傳輸使能信號(hào)，當(dāng)JTAG_0E信號(hào)有效時(shí)開(kāi)啟數(shù)據(jù)傳輸，負(fù)責(zé)關(guān)閉數(shù)據(jù)傳輸；電平轉(zhuǎn)換電路包括數(shù)據(jù)輸出和數(shù)據(jù)輸入兩部分，數(shù)據(jù)輸出用于對(duì)S_TCK、S_TMS、S_TDI信號(hào)進(jìn)行電平轉(zhuǎn)換并產(chǎn)生TCK、TMS、TDI信號(hào)，數(shù)據(jù)輸入用于對(duì)TDO信號(hào)進(jìn)行電平轉(zhuǎn)換并產(chǎn)生S_TD0信號(hào)。MCU使用其內(nèi)部的USB設(shè)備和計(jì)算機(jī)進(jìn)行通信，MCU利用兩個(gè)具有同步串行功能的接口 SPI或USART模擬JTAG接口，本例USART作為主設(shè)備，SPI作為從設(shè)備，由其協(xié)同工作完成JTAG信號(hào)的接收和發(fā)送，此時(shí)USART-CK、SPI-SCK連接到TCK，USART-TX連接到TMS，SPI-MISO連接到 TDI，SPI-MOSI 連接到 TDO。更進(jìn)一步地，如圖4所示，MCU內(nèi)部軟件包括USB數(shù)據(jù)收發(fā)模塊、USB數(shù)據(jù)解析模塊以及JTAG數(shù)據(jù)收發(fā)模塊。其中，USB數(shù)據(jù)收發(fā)模塊負(fù)責(zé)接收計(jì)算機(jī)通過(guò)USB接口發(fā)送的數(shù)據(jù)，并在需要返回實(shí)驗(yàn)電路節(jié)點(diǎn)數(shù)據(jù)信息時(shí)，通過(guò)USB接口向計(jì)算機(jī)發(fā)送接收自信息傳遞模塊的實(shí)驗(yàn)電路節(jié)點(diǎn)數(shù)據(jù)信息；USB數(shù)據(jù)解析模塊負(fù)責(zé)把接收自計(jì)算機(jī)的數(shù)據(jù)解析成JTAG信號(hào)，數(shù)據(jù)解析是根據(jù)計(jì)算中實(shí)驗(yàn)系統(tǒng)調(diào)試軟件的數(shù)據(jù)生成規(guī)則來(lái)確定的；JTAG數(shù)據(jù)收發(fā)模塊把USB數(shù)據(jù)解析模塊傳送的JTAG信號(hào)數(shù)據(jù)通過(guò)此模擬JTAG接口的TCK、TMS以及TDI發(fā)送到信息傳遞模塊并通過(guò)TDO接受信息傳遞模塊返回的數(shù)據(jù)，在接收到規(guī)定數(shù)量的JTAG返回?cái)?shù)據(jù)后，返送到USB數(shù)據(jù)收發(fā)模塊，由其發(fā)送到計(jì)算機(jī)。MCU的軟件流程如圖5所示第一步，系統(tǒng)上電，MCU進(jìn)行初始化，包括USB、SPI、USART以及普通I/O引腳等。第二步，判斷USB設(shè)備是否接收到數(shù)據(jù)，若接收到數(shù)據(jù)，進(jìn)入第三步；若沒(méi)有接收到數(shù)據(jù)，判斷JTAG數(shù)據(jù)傳輸是否處于開(kāi)啟狀態(tài)，不在開(kāi)啟狀態(tài)時(shí)，重新進(jìn)入第二步，若JTAG數(shù)據(jù)傳輸處于開(kāi)啟狀態(tài)，開(kāi)始計(jì)時(shí)，并循環(huán)檢測(cè)是否接收到數(shù)據(jù)，若超時(shí)則設(shè)置出錯(cuò)標(biāo)志并 進(jìn)入第四步，若沒(méi)有超時(shí)，則重新進(jìn)入第二步。第三步，判斷接收到的數(shù)據(jù)幀類(lèi)型是否正確，若正確進(jìn)入第五步，否則設(shè)置錯(cuò)誤標(biāo)志并進(jìn)入第四步。第四步，進(jìn)入糾錯(cuò)處理程序，根據(jù)錯(cuò)誤標(biāo)志進(jìn)行錯(cuò)誤處理。第五步，根據(jù)數(shù)據(jù)幀標(biāo)志的不同，進(jìn)入不同的數(shù)據(jù)幀處理程序，若為起始幀，使能JTAG數(shù)據(jù)傳輸并設(shè)置數(shù)據(jù)回傳標(biāo)志；若為JTAG數(shù)據(jù)幀，發(fā)送JTAG數(shù)據(jù)，并在發(fā)送數(shù)據(jù)的同時(shí)接收信息傳遞邏輯輸出的數(shù)據(jù)；若為結(jié)束幀，關(guān)閉JTAG數(shù)據(jù)傳輸，依據(jù)數(shù)據(jù)回傳標(biāo)志選擇是否回傳數(shù)據(jù)，并清除數(shù)據(jù)回傳標(biāo)志。數(shù)據(jù)幀處理完畢，進(jìn)入第二步。進(jìn)一步地，如圖3所示，信息傳遞模塊由TAP控制器，指令寄存器，指令譯碼器，數(shù)據(jù)寄存器構(gòu)成。信息傳遞模塊中的TAP控制器產(chǎn)生ClockIR、ShiftIR、UpdateIR、ClockDR、ShiftDR、UpdateDR六個(gè)控制信號(hào)，這六個(gè)控制信號(hào)用來(lái)控制指令寄存器和數(shù)據(jù)寄存器進(jìn)行數(shù)據(jù)的移入移出操作。指令寄存器和數(shù)據(jù)寄存器都是以掃描鏈的形式存在，數(shù)據(jù)以串行的方式移入移出，數(shù)據(jù)串行移入移出都是以TDI為輸入端點(diǎn)，TDO為輸出端點(diǎn)。數(shù)據(jù)寄存器是針對(duì)實(shí)驗(yàn)信息傳遞的要求所設(shè)計(jì)的用來(lái)對(duì)實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)施加激勵(lì)或者捕獲實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)狀態(tài)的自定義數(shù)據(jù)掃描鏈，分為輸入掃描鏈、輸出掃描鏈以及雙向掃描鏈。輸入掃描鏈用于對(duì)實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)施加激勵(lì)以改變實(shí)驗(yàn)電路的邏輯狀態(tài)，輸出掃描鏈用于讀取實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)的信息以供實(shí)驗(yàn)人員觀察，雙向掃描鏈既可以用于對(duì)電路內(nèi)部節(jié)點(diǎn)施加激勵(lì)也可以讀取其信息以供實(shí)驗(yàn)人員觀察。指令譯碼器對(duì)指令寄存器的內(nèi)容進(jìn)行譯碼，產(chǎn)生針對(duì)數(shù)據(jù)寄存器中不同掃描鏈的選擇信號(hào)。更進(jìn)一步地，圖6所示為輸入掃描鏈和實(shí)驗(yàn)電路的結(jié)構(gòu)關(guān)系圖，輸入掃描鏈由多個(gè)輸入掃描單元構(gòu)成。在需要修改某個(gè)實(shí)驗(yàn)電路節(jié)點(diǎn)的信息時(shí)，輸入掃描單元的輸出DataOut連接到該節(jié)點(diǎn)的輸入端,在調(diào)試模式下,該節(jié)點(diǎn)的數(shù)據(jù)由掃描鏈提供,從而修改該實(shí)驗(yàn)電路節(jié)點(diǎn)的信息。圖7所示為輸入掃描單元結(jié)構(gòu)。在調(diào)試模式下，即MODE信號(hào)有效時(shí)，二路選擇器MUXl的輸出是在UpdateDR和ClockDR的作用下從TDI串行移入的數(shù)據(jù)并在D觸發(fā)器D2進(jìn)行鎖存后的輸出，此時(shí)輸入掃描鏈阻斷實(shí)驗(yàn)電路對(duì)該節(jié)點(diǎn)施加的激勵(lì)數(shù)據(jù)，即阻斷DataIn的數(shù)據(jù)輸入，其激勵(lì)數(shù)據(jù)DataOut由該輸入掃描鏈?zhǔn)┘樱瑥亩淖儗?shí)驗(yàn)電路的邏輯狀態(tài)；在正常模式下，輸入掃描鏈對(duì)應(yīng)實(shí)驗(yàn)電路節(jié)點(diǎn)的激勵(lì)數(shù)據(jù)DataOut直接由DataIn傳遞，即輸入掃描鏈不會(huì)對(duì)實(shí)驗(yàn)電路運(yùn)行產(chǎn)生影響。圖8所示為輸出掃描鏈和實(shí)驗(yàn)電路的結(jié)構(gòu)關(guān)系圖，輸出掃描鏈由多個(gè)輸出掃描單元構(gòu)成。在需要獲取某個(gè)實(shí)驗(yàn)電路節(jié)點(diǎn)的信息時(shí)，輸出掃描單元的輸入DataIn連接在該節(jié)點(diǎn)上，在調(diào)試模式下，該節(jié)點(diǎn)信息經(jīng)DataIn進(jìn)入掃描鏈，從而獲取該實(shí)驗(yàn)電路節(jié)點(diǎn)的信息。圖9所示為輸出掃描單元結(jié)構(gòu)。在調(diào)試模式下，D觸發(fā)器Dl的值在ClockDR以及ShiftDR的作用下由DataIn直接傳遞，并在移位狀態(tài)下通過(guò)TDO把其串行的移出，從而獲得所要獲取的實(shí)驗(yàn)電路節(jié)點(diǎn)的信息，即不論是在調(diào)試模式還是正常模式，輸出掃描鏈都不會(huì)對(duì)實(shí)驗(yàn)電路的邏輯狀態(tài)產(chǎn)生影響。圖10所示為雙向掃描鏈和實(shí)驗(yàn)電路的結(jié)構(gòu)關(guān)系圖，雙向掃描鏈由多個(gè)雙向掃描單元構(gòu)成。在需要獲取或修改信息的實(shí)驗(yàn)電路節(jié)點(diǎn)的端口為雙向端口時(shí)，使用雙向掃描鏈，雙向掃描單元位于實(shí)驗(yàn)電路邏輯單元之間的實(shí)驗(yàn)電路節(jié)點(diǎn)的位置，數(shù)據(jù)端Data2連接在需要修改或者獲取信息的實(shí)驗(yàn)電路節(jié)點(diǎn)上，數(shù)據(jù)端Datal連接到實(shí)驗(yàn)電路中原來(lái)連接到該實(shí) 驗(yàn)電路節(jié)點(diǎn)的另一個(gè)實(shí)驗(yàn)電路邏輯單元的雙向端口上。圖11所示為雙向掃描單元結(jié)構(gòu)，Datal和Data2在方向控制信號(hào)Direction以及掃描鏈模式信號(hào)MODE的控制下實(shí)現(xiàn)了數(shù)據(jù)的雙向傳輸,雙向掃描鏈既可以由Data2向其所在的實(shí)驗(yàn)電路節(jié)點(diǎn)施加數(shù)據(jù)激勵(lì)，此時(shí)具有輸入掃描鏈的功能，也可以從Data2讀取其所在實(shí)驗(yàn)電路節(jié)點(diǎn)的數(shù)據(jù)信息，此時(shí)具有輸出掃描鏈的功能。在調(diào)試模式下，當(dāng)雙向掃描鏈作為輸入掃描鏈時(shí)，其所在實(shí)驗(yàn)電路節(jié)點(diǎn)的激勵(lì)數(shù)據(jù)以及寫(xiě)入控制信號(hào)由TDI串行移入，在ClockDR的作用下由D觸發(fā)器Dl鎖存，在UpdataDR作用下經(jīng)D觸發(fā)器D2再次鎖存，后經(jīng)過(guò)MUX2選擇并直接通過(guò)三態(tài)門(mén)2傳遞到Data2，從而實(shí)現(xiàn)對(duì)此實(shí)驗(yàn)電路節(jié)點(diǎn)施加激勵(lì)，完成調(diào)試；當(dāng)雙向掃描鏈作為輸出掃描鏈時(shí)，其所在實(shí)驗(yàn)電路節(jié)點(diǎn)的數(shù)據(jù)信息直接由Data2通過(guò)DataIn,在ClockDR的作用下進(jìn)入D觸發(fā)器Dl，在調(diào)試模式中的移位狀態(tài)下通過(guò)TDO把其串行的移出，從而獲得所要獲取的實(shí)驗(yàn)電路節(jié)點(diǎn)的信息。在正常模式下，雙向掃描鏈的DataIn和DataOut直接聯(lián)通，此時(shí)，雙向掃描鏈不會(huì)對(duì)實(shí)驗(yàn)電路運(yùn)行產(chǎn)生影響。圖3所描述的實(shí)施例，其工作過(guò)程如下首先，安裝在計(jì)算機(jī)中的實(shí)驗(yàn)系統(tǒng)調(diào)試軟件根據(jù)實(shí)驗(yàn)人員對(duì)其的操作生成USB-JTAG協(xié)議轉(zhuǎn)換器可以識(shí)別的數(shù)據(jù)幀，并利用USB接口發(fā)送到USB-JTAG協(xié)議轉(zhuǎn)換器，這些數(shù)據(jù)幀包含命令碼、數(shù)據(jù)長(zhǎng)度和數(shù)據(jù)三部分內(nèi)容；然后，USB-JTAG協(xié)議轉(zhuǎn)換器的USB數(shù)據(jù)收發(fā)模塊接收到這些由計(jì)算機(jī)通過(guò)USB接口發(fā)送的數(shù)據(jù)后，由USB數(shù)據(jù)解析模塊根據(jù)數(shù)據(jù)格式解析規(guī)則把其解析成JTAG信號(hào)，包括TCK、TMS以及TDI信號(hào)，這些信號(hào)由JTAG數(shù)據(jù)收發(fā)模塊通過(guò)SPI以及USART同步串行口組成的模擬JTAG接口發(fā)送到信息傳遞模塊；信息傳遞模塊的TAP控制器在接收自USB-JTAG協(xié)議轉(zhuǎn)換器的TCK和TMS信號(hào)的控制下在16個(gè)TAP狀態(tài)之間進(jìn)行轉(zhuǎn)移，并在相應(yīng)的狀態(tài)TAP控制器會(huì)產(chǎn)生ClockIR、ShiftIR, UpdateIR,ClockDR, ShiftDR, UpdateDR 以及 Mode 信號(hào)，指令寄存器會(huì)在相應(yīng)的 ClockIR、ShiftIR,UpdateIR信號(hào)控制下通過(guò)TDI接收J(rèn)TAG指令，而數(shù)據(jù)寄存器則會(huì)在ClockDR、ShiftDR,UpdateDR以及Mode信號(hào)、指令譯碼器的控制下通過(guò)TDI接收數(shù)據(jù)并移入到實(shí)驗(yàn)電路，同時(shí)接收從實(shí)驗(yàn)電路移出的數(shù)據(jù)，并通過(guò)TDO反送給USB-JTAG協(xié)議轉(zhuǎn)換器的JTAG數(shù)據(jù)收發(fā)模塊；USB-JTAG協(xié)議轉(zhuǎn)換器的JTAG數(shù)據(jù)收發(fā)模塊在接收到規(guī)定數(shù)量的JTAG數(shù)據(jù)后，把其發(fā)送給USB數(shù)據(jù)收發(fā)模塊，USB數(shù)據(jù)收發(fā)模塊通過(guò)USB接口把這些數(shù)據(jù)發(fā)送到計(jì)算機(jī)，實(shí)驗(yàn)系統(tǒng)調(diào)試軟件接收這些回送數(shù)據(jù)并反饋到用戶(hù)界面上，以利于實(shí)驗(yàn)人員觀察 。
權(quán)利要求
1.一種用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，其特征在于包括計(jì)算機(jī)、USB-JTAG協(xié)議轉(zhuǎn)換器、信息傳遞模塊和實(shí)驗(yàn)電路，所述計(jì)算機(jī)安裝有實(shí)驗(yàn)系統(tǒng)調(diào)試程序，實(shí)驗(yàn)者可通過(guò)調(diào)試程序進(jìn)行調(diào)試操作，并顯示實(shí)驗(yàn)者想要觀察的操作結(jié)果；所述USB-JTAG協(xié)議轉(zhuǎn)換器與計(jì)算機(jī)通過(guò)USB接口相互連接，USB-JTAG協(xié)議轉(zhuǎn)換器接收計(jì)算機(jī)發(fā)送的串行數(shù)據(jù)，解碼后發(fā)送到信息傳遞模塊，同時(shí)接收信息傳遞模塊的數(shù)據(jù)，并發(fā)送到計(jì)算機(jī)，完成信息傳遞模塊與計(jì)算機(jī)之間的通信；所述信息傳遞模塊位于FPGA內(nèi)部，并與USB-JTAG協(xié)議轉(zhuǎn)換器之間通過(guò)I/O信號(hào)線構(gòu)成的JTAG標(biāo)準(zhǔn)四線接口相連；所述實(shí)驗(yàn)電路與信息傳遞模塊位于同一個(gè)FPGA內(nèi)部，并與信息傳遞模塊相連，接收信息傳遞模塊送來(lái)的激勵(lì)信號(hào)，并將實(shí)驗(yàn)電路的輸出響應(yīng)送給信息傳遞模塊。
2.如權(quán)利要求I所述的用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，其特征在于，所述信息傳遞模塊由TAP控制器、指令寄存器、指令譯碼器、數(shù)據(jù)寄存器組成；其中 TAP控制器用來(lái)產(chǎn)生對(duì)指令寄存器和數(shù)據(jù)寄存器進(jìn)行操作的控制信號(hào)； 指令寄存器和數(shù)據(jù)寄存器以掃描鏈的形式存在，完成數(shù)據(jù)串行的移入移出； 數(shù)據(jù)寄存器是針對(duì)實(shí)驗(yàn)信息傳遞的要求所設(shè)計(jì)的用來(lái)對(duì)實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)施加數(shù)據(jù)激勵(lì)或者捕獲實(shí)驗(yàn)電路內(nèi)部電路節(jié)點(diǎn)數(shù)據(jù)的自定義掃描鏈，包括輸入掃描鏈、輸出掃描鏈以及雙向掃描鏈三種，其中，輸入掃描鏈用于對(duì)實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)施加激勵(lì)以改變實(shí)驗(yàn)電路的邏輯狀態(tài)，輸出掃描鏈用于讀取實(shí)驗(yàn)電路內(nèi)部節(jié)點(diǎn)的信息，雙向掃描鏈用于既可以對(duì)電路內(nèi)部節(jié)點(diǎn)施加激勵(lì)也可以讀取其信息； 指令譯碼器對(duì)指令寄存器的內(nèi)容進(jìn)行譯碼，產(chǎn)生針對(duì)數(shù)據(jù)寄存器中不同掃描鏈的選擇信號(hào)。
3.如權(quán)利要求I所述的用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，其特征在于，所述USB-JTAG協(xié)議轉(zhuǎn)換器由主控芯片和電平轉(zhuǎn)換模塊構(gòu)成，主控芯片可以是MCU或CPLD。
4.如權(quán)利要求3所述的用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，其特征在于，當(dāng)USB-JTAG協(xié)議轉(zhuǎn)換器使用MCU作為主控芯片時(shí)，USB-JTAG協(xié)議轉(zhuǎn)換器的JTAG信號(hào)接口由MCU的兩個(gè)同步串行接口組成，其中一個(gè)同步串行接口作為主設(shè)備，另一個(gè)同步串行接口作為從設(shè)備，由其協(xié)同工作完成JTAG信號(hào)的接收和發(fā)送。
5.如權(quán)利要求3或4所述的用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，其特征在于，當(dāng)MCU作為主控芯片時(shí)，MCU內(nèi)部軟件包括USB數(shù)據(jù)收發(fā)模塊、USB數(shù)據(jù)解析模塊以及JTAG數(shù)據(jù)收發(fā)模塊。其中，USB數(shù)據(jù)收發(fā)模塊負(fù)責(zé)接收計(jì)算機(jī)通過(guò)USB接口發(fā)送的數(shù)據(jù)，并在需要返回實(shí)驗(yàn)電路節(jié)點(diǎn)數(shù)據(jù)信息時(shí)，通過(guò)USB接口向計(jì)算機(jī)發(fā)送接收自信息傳遞模塊的實(shí)驗(yàn)電路節(jié)點(diǎn)數(shù)據(jù)信息；USB數(shù)據(jù)解析模塊負(fù)責(zé)把接收自計(jì)算機(jī)的數(shù)據(jù)解析成JTAG信號(hào)，數(shù)據(jù)解析是根據(jù)計(jì)算機(jī)中實(shí)驗(yàn)系統(tǒng)調(diào)試軟件的數(shù)據(jù)生成規(guī)則來(lái)確定的；JTAG數(shù)據(jù)收發(fā)模塊把USB數(shù)據(jù)解析模塊傳送的JTAG信號(hào)數(shù)據(jù)通過(guò)此模擬JTAG接口的TCK、TMS以及TDI發(fā)送到信息傳遞模塊并通過(guò)TDO接受信息傳遞模塊返回的數(shù)據(jù)，在接收到規(guī)定數(shù)量的JTAG返回?cái)?shù)據(jù)后，返送到USB數(shù)據(jù)收發(fā)模塊，由其發(fā)送到計(jì)算機(jī)。
6.如權(quán)利要求I所述的用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，其特征在于，所述信息傳遞模塊與USB-JTAG協(xié)議轉(zhuǎn)換器之間通過(guò)I/O信號(hào)線構(gòu)成的JTAG標(biāo)準(zhǔn)四線接口相連，其中一條為JTAG時(shí)鐘信號(hào)線，一條為JTAG控制信號(hào)線，另外兩條分別為JTAG數(shù)據(jù)輸入輸出信號(hào)線。
全文摘要
本發(fā)明屬于計(jì)算機(jī)教學(xué)實(shí)驗(yàn)儀器技術(shù)領(lǐng)域，具體涉及一種用于計(jì)算機(jī)硬件實(shí)驗(yàn)的信息傳遞裝置，包括計(jì)算機(jī)、USB-JTAG協(xié)議轉(zhuǎn)換器、信息傳遞模塊和實(shí)驗(yàn)電路，所述實(shí)驗(yàn)電路與信息傳遞模塊位于同一個(gè)FPGA內(nèi)部，并與信息傳遞模塊相連，接收信息傳遞模塊送來(lái)的激勵(lì)信號(hào)，并將實(shí)驗(yàn)電路的輸出響應(yīng)送給信息傳遞模塊。該裝置能夠與實(shí)驗(yàn)電路內(nèi)部邏輯傳遞信息，并且只需要4個(gè)引腳，不需要單片機(jī)等附加芯片構(gòu)成的控制臺(tái)，硬件連接簡(jiǎn)單，成本低廉，通用性好，可以適用于任何FPGA；實(shí)驗(yàn)電路設(shè)計(jì)的自由度只受實(shí)驗(yàn)FPGA芯片自身規(guī)模的限制，信息傳遞方法對(duì)實(shí)驗(yàn)電路內(nèi)部結(jié)構(gòu)沒(méi)有任何要求，有利于創(chuàng)新型實(shí)驗(yàn)的開(kāi)展。
文檔編號(hào)G06F13/42GK102929829SQ201210470330
公開(kāi)日2013年2月13日 申請(qǐng)日期2012年11月19日 優(yōu)先權(quán)日2012年11月19日
發(fā)明者肖鐵軍, 史順波, 趙蕙, 馬學(xué)文 申請(qǐng)人:江蘇大學(xué)