專利名稱：一種四通道FlexRay總線通信模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于網(wǎng)絡(luò)通信技術(shù)領(lǐng)域，特別是涉及一種四通道FlexRay總線通信模塊。
背景技術(shù)：
FlexRay是一種比較新型的總線通信系統(tǒng)，是以未來汽車上的線控系統(tǒng)(X-by-Wire)為應(yīng)用背景研發(fā)出來的。2000年，寶馬、奔馳、通用等七家公司成立了 FlexRay通信聯(lián)盟，并在此基礎(chǔ)上于2001年形成了 FlexRay V1. 0通信協(xié)議，經(jīng)過十余年的發(fā)展，歷經(jīng)百來個版本的升級，目前FlexRay通信協(xié)議已更新至V3. 0版。2006年，寶馬X5、X7等高檔汽車上成功應(yīng)用了 FlexRay標(biāo)志著FlexRay趨近成熟。FlexRay做為一種新型總線技術(shù)，數(shù)據(jù)傳輸率最高可達(dá)20 Mbit/s，是CAN的20倍，數(shù)據(jù)傳輸效率可高達(dá)96. 9%，是CAN的1. 6倍，具有可靠性高和實(shí)時性好等優(yōu)點(diǎn)，能滿足大容量實(shí)時通信要求。目前國內(nèi)對于FlexRay的研究還處于起步階段，大部分還停留在理論研究階段，目前FlexRay通信控制器都是16位，面向的對象主要是16位單片機(jī)，且FlexRay總線節(jié)點(diǎn)大部分采用雙通道通信結(jié)構(gòu)，制約了 FlexRay的應(yīng)用范圍。

發(fā)明內(nèi)容
針對上述現(xiàn)有技術(shù)，本發(fā)明所要解決的技術(shù)問題是提供一種四通道FlexRay總線通信模塊，該通信模塊具有四路FlexRay總線輸出能力，可以隨意配置成星型或總線型網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，擴(kuò)大了 FlexRay的應(yīng)用范圍。本發(fā)明為解決上述技術(shù)問題采用如下技術(shù)方案
一種四通道FlexRay總線通信模塊，包括微處理器，以及用于供電的電源電路。還包括FlexRay總線接口電路；所述FlexRay總線接口電路包括總線收發(fā)單元、通信控制單元；其中，所述總線收發(fā)單元通過四路FlexRay總線接收外部設(shè)備數(shù)據(jù)信息，并將接收到的數(shù)據(jù)信息經(jīng)過通信控制單元傳輸?shù)轿⑻幚砥?，微處理器對接收到的?shù)據(jù)信息進(jìn)行處理后，將處理結(jié)果依次經(jīng)通信控制單元、總線收發(fā)單元、四路FlexRay總線返回到外部設(shè)備。作為本發(fā)明的改進(jìn)，所述通信控制單元包括第一、第二通信控制器，所述總線收發(fā)單元第一、第二、第三、第四總線收發(fā)器；其中所述第一、第二總線收發(fā)器分別連接第一通信控制器，所述第三、第四總線收發(fā)器分別連接第二通信控制器；所述第一、第二通信控制器分別連接所述微處理器；所述第一、第二、第三、第四總線收發(fā)器分別與四路FlexRay總線相連接。作為本發(fā)明的改進(jìn)，所述電源電路分別提供電壓為+12V、+5V、+3. 3V、+2. 6V的電壓端。作為本發(fā)明的改進(jìn)，還包括一個與所述微處理器連接的RS232總線電路；數(shù)據(jù)信息經(jīng)微處理器處理后通過所述RS232總線電路發(fā)送給上位計算機(jī)。作為本發(fā)明的改進(jìn)，還包括一個與所述微處理器連接的外部擴(kuò)展存儲器模塊；所述外部擴(kuò)展存儲器模塊包括SRAM芯片、FLASH芯片；數(shù)據(jù)信息經(jīng)微處理器處理后存入所述外部擴(kuò)展存儲器模塊。作為本發(fā)明的改進(jìn)，所述微處理器采用32位微處理器MPC565 ;所述第一、第二通信控制器均采用通信控制器MFR4310 ;所述第一至第四總線收發(fā)器均采用總線收發(fā)器TJA1080A。作為本發(fā)明的進(jìn)一步改進(jìn)，還包括一個與微處理器連接的時鐘電路；所述時鐘電路包括磁珠、有源晶振、第一電容、第一電阻；其中所述磁珠的一端連接所述電源電路提供的+3. 3V電壓端，所述磁珠的另一端分別連接所述第一電容的一端和有源晶振的VCC引腳，所述有源晶振的GND引腳連接所述第一電容的另一端并接地，所述有源晶振的OUT引腳串聯(lián)所述第一電阻后連接所述微處理器的CLK引腳。作為本發(fā)明的進(jìn)一步改進(jìn)，還包括一個與微處理器連接的復(fù)位電路；所述復(fù)位電路包括上電復(fù)位電路和外部軟硬件復(fù)位電路；所述上電復(fù)位電路包括電源管理芯片TPS3307-33、第二至第六電阻、第二至第五電容、按鈕開關(guān)；其中，所述電源管理芯片TPS3307-33的SENSEl引腳依次串聯(lián)第二電阻、第二電容后接地，所述電源管理芯片TPS3307-33的SENSE2引腳依次串聯(lián)第三電阻、第三電容后接地，所述第二電阻和第二電容的連接節(jié)點(diǎn)接所述電源電路提供的+5V電壓端，所述第三電阻和第三電容的連接節(jié)點(diǎn)接所述電源電路提供的+3. 3V電壓端；所述電源管理芯片TPS3307-33的SENSE3引腳分別連接所述第四、第五電阻的一端，所述第四電阻的另一端分別連接所述第四電容的一端以及電源電路提供的+2. 6V電壓端，所述第四電容的另一端分別與所述第五電阻的另一端以及接地端連接；所述電源管理芯片TPS3307-33的VCC引腳分別連接所述第六電阻的一端以及電源電路提供的+2. 6V電壓端；所述電源管理芯片TPS3307-33的/MR引腳分別連接所述第六電阻的另一端、第五電容的一端、按鈕開關(guān)的一端，所述按鈕開關(guān)的另一端、第五電容的另一端接地；所述電源管理芯片TPS3307-33的RST引腳連接所述微處理器的P0RESET引腳。作為本發(fā)明的更進(jìn)一步改進(jìn)，所述SRAM芯片采用IMX 16位高速異步CMOS靜態(tài)隨機(jī)存儲器 IS61WV102416。作為本發(fā)明的再進(jìn)一步改進(jìn)，所述FLASH芯片采用4MX 16位NOR型FLASH芯片S29GL032N。本發(fā)明具有如下有益效果1.本四通道FlexRay總線通信模塊中采用32位微處理器MPC565作為主機(jī)處理器，具有四路FlexRay總線輸出能力，基于MPC565的四通道FlexRay總線節(jié)點(diǎn)可以任意組網(wǎng)，可以選取任意一通道與其他節(jié)點(diǎn)構(gòu)成總線型網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，也可以配置成主動星型網(wǎng)絡(luò)結(jié)構(gòu)的星節(jié)點(diǎn)，擴(kuò)大了 FlexRay的應(yīng)用范圍。2.本四通道FlexRay總線通信模塊還包括連接微處理器的RS232總線電路和外部擴(kuò)展存儲器模塊。RS232總線電路用于本總線通信模塊連接上位電腦，進(jìn)一步擴(kuò)大了FlexRay的應(yīng)用范圍。由于MPC565微處理器片內(nèi)僅有36KB的SRAM和MB的FLASH，外擴(kuò)2MB的SRAM和4MB的FLASH儲存器，其中外擴(kuò)的FLASH存儲器用于存儲算法控制軟件，BootLoader啟動代碼和運(yùn)算結(jié)算后的備用數(shù)據(jù)，外擴(kuò)SRAM則用于運(yùn)行算法控制軟件，提高程序的運(yùn)行效率。3.本四通道FlexRay總線通信模塊中的復(fù)位系統(tǒng)電路采用專門的電源管理芯片TPS3307-33來設(shè)計，相比傳統(tǒng)阻容復(fù)位電路，本復(fù)位系統(tǒng)穩(wěn)定性更高。
4.本四通道FlexRay總線通信模塊中的時鐘電路為MPC565提供4MHz的時鐘信號，并且可以通過MPC565內(nèi)部相位鎖定環(huán)路(SPLL)倍頻來獲得40MHz的工作頻率，使得系統(tǒng)運(yùn)行更快。在時鐘電路中，在電源的輸入端串聯(lián)一個磁珠，可以有效濾除信號線、電源線上的高頻噪聲，降低尖峰干擾對系統(tǒng)的影響，還具有吸收靜電脈沖的能力。同時在3. 3V的電源和地之間外接一個濾波電容來濾除低頻信號的干擾。并且在輸出端串聯(lián)一個22Q的電阻來過濾信號，減小因反射波疊加而引起的過沖。這樣保證時鐘電路輸出穩(wěn)定的高電平為3. 3V、占空比為50%的4MHz時鐘信號。


圖1是本發(fā)明整體結(jié)構(gòu)框 圖2是主機(jī)微控制器MPC565與通信控制器MFR4310 I接口框 圖3是通信控制器MFR4310 I與總線監(jiān)控器TJA1080接口框 圖4是供電系統(tǒng)電路 圖5是復(fù)位系統(tǒng)電路 圖6是時鐘電路 圖1是BDM調(diào)試電路 圖8是RS232總線電路 圖9是LED電路 圖10是MPC565存儲器體系結(jié)構(gòu) 圖11是整個通信模塊的程序流程圖。
具體實(shí)施例方式為更進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖對本發(fā)明的具體實(shí)施方式
進(jìn)行詳細(xì)的說明。一種四通道FlexRay總線通信模塊，包括微處理器，以及用于供電的電源電路。還包括FlexRay總線接口電路。FlexRay總線接口電路包括總線收發(fā)單元、通信控制單元。其中，總線收發(fā)單元通過四路FlexRay總線接收外部設(shè)備數(shù)據(jù)信息,并將接收到的數(shù)據(jù)信息經(jīng)過通信控制單元傳輸?shù)轿⑻幚砥?，微處理器對接收到的?shù)據(jù)信息進(jìn)行處理后，將處理結(jié)果依次經(jīng)通信控制單元、總線收發(fā)單元、四路FlexRay總線返回到外部設(shè)備。通信控制單元包括第一、第二通信控制器，總線收發(fā)單元第一、第二、第三、第四總線收發(fā)器。其中第一、第二總線收發(fā)器分別連接第一通信控制器，第三、第四總線收發(fā)器分別連接第二通信控制器。第一、第二通信控制器分別連接微處理器。第一、第二、第三、第四總線收發(fā)器分別與四路FlexRay總線相連接。電源電路分別提供電壓為+12V、+5V、+3. 3V、+2. 6V的電壓端。本通信模塊還包括一個與微處理器連接的RS232總線電路。數(shù)據(jù)信息經(jīng)微處理器處理后通過RS232總線電路發(fā)送給上位計算機(jī)。本通信模塊還包括一個與微處理器連接的外部擴(kuò)展存儲器模塊。外部擴(kuò)展存儲器模塊包括SRAM芯片、FLASH芯片。數(shù)據(jù)信息經(jīng)微處理器處理后存入外部擴(kuò)展存儲器模塊。本通信模塊中微處理器采用32位微處理器MPC565。第一、第二通信控制器均采用通信控制器MFR4310。第一至第四總線收發(fā)器均采用總線收發(fā)器TJA1080A。本通信模塊中SRAM芯片采用IMX 16位高速異步CMOS靜態(tài)隨機(jī)存儲器IS61WV102416。FLASH 芯片采用 4MX 16 位 NOR 型 FLASH 芯片 S29GL032N。如圖1所示，四通道FlexRay總線通信模塊主要包括微處理器，四路FlexRay總線接口電路，外部擴(kuò)展存儲器模塊，RS232總線電路、調(diào)試及測試接口電路，電源電路、時鐘電路、復(fù)位電路。其中飛思卡爾公司推出的32位微處理器MPC565為整個通信系統(tǒng)的核心，負(fù)責(zé)控制FlexRay總線接口電路采集外部FlexRay總線，經(jīng)過控制律及邏輯運(yùn)算后，可以經(jīng)FlexRay總線傳送到外部設(shè)備，亦或通過RS232總線電路發(fā)送給上位計算機(jī)，還可以儲存到外部擴(kuò)展存儲電路以供回查備用。如圖2所示，由于MPC565與MFR43101、MFR4310 II連接電路基本一致，所以對MPC565與MFR4310I的連接關(guān)系進(jìn)行描述。在MFR4310中，DO是數(shù)據(jù)總線的最低有效位，Al是地址總線的最低有效位，而在MPC565中采用的為大端模式，ADDRO是地址總線的最高有效位，DATAO是數(shù)據(jù)總線的最高有效位，所以MFR4310和MPC565連接時地址總線和數(shù)據(jù)總線需反向連接，亦即MFR4310的DO與MPC565的DATA15相連，MFR4310的Al與MPC565的ADDR30相連。由于采用16位數(shù)據(jù)總線讀取模式，所以將MPC565的寫控制信號低字節(jié)控制WE0/BE0接口，高字節(jié)控制WE1/BE1接口分別與MFR4310的字法選擇信號BSELO接口，BSELl接口相連。MPC565 —共有四路片選信號，分別為CSO接口、CSl接口、CS2接口、CS3接口，在本發(fā)明中，將片選信號CSO接口，CSl接口分配給外部擴(kuò)展存儲器模塊，CS2接口，CS3接口分配給FlexRay總線通信控制器，故將MPC565的片選信號CS2接口與MFR4310的片選信號CS接口相連。MPC565的讀控制信號OE接口與MFR4310的OE接口信號相連。當(dāng)MFR4310的片選信號CE接口為低電平，讀信號OE接口為低電平，字法選擇信號BSELO接口，BSELl接口均為高電平時，MPC565對MFR4310進(jìn)行16位數(shù)據(jù)讀操作；反之，當(dāng)MFR4310的片選信號CS接口為低電平，讀信號OE接口為高電平，字法選擇信號BSELO接口，BSELl接口均為低電平時，MPC565對MFR4310進(jìn)行16位數(shù)據(jù)寫操作。MFR4310的RESET (復(fù)位信號)連至MPC565的MPI032B0端口，當(dāng)MPC565連續(xù)多次未收到MFR4310的響應(yīng)信號時，MPC565可以軟件復(fù)位MFR4310，從而避免通信的互鎖現(xiàn)象。MFR4310提供3種可以選擇的硬件主機(jī)接口 HCS12接口，異步存儲器接口和MPC接口，具體選擇哪種模式通過配置IF_SEL0和IF_SELl兩個引腳的上拉下拉來實(shí)現(xiàn)，按照官方推薦連接電路，選擇MPC565模式時，IF_SEL0和IF_SEL1兩個引腳均選擇下拉，所以將IF_SEL0和IF_SEL1兩個引腳下拉47歐姆電阻接地選擇MPC565模式。INT_CC接口為中斷信號，當(dāng)中斷發(fā)生時，通信控制器將中斷信號發(fā)送給主機(jī)，主機(jī)調(diào)用中斷處理函數(shù)，判斷中斷的類型，并執(zhí)行不同的中斷響應(yīng)函數(shù)。同理，MPC565芯片與MFR4310 II連接電路與MFR4310I連接基本一致，只需將MPC565芯片的片選信號CS3接口與MFR4310 II的片選信號CS接口相連，以及將MPC565芯片的中斷引腳IRQ2接口與MFR4310 II的中斷信號INT_CC接口相連即可。如圖3所示，由于MFR4310I與TJA1080連接電路和MFR4310 II與TJA1080連接電路基本一致，所以對MFR4310 I與TJA1080的接口連接電路框圖進(jìn)行描述。MFR4310提供了2個獨(dú)立的FlexRay總線收發(fā)模塊，因此可以接2個TJA1080構(gòu)成冗余網(wǎng)絡(luò)。TXD_BG[1:2]/IF_SEL
為復(fù)合輸出/輸入引腳，IF_SEL
為主機(jī)接口選擇引腳，IF_SEL0和IF_SELl兩個引腳均選擇下拉來決定主機(jī)接口為MPC565。當(dāng)TXD_BG[1:2]引腳全強(qiáng)度驅(qū)動時，數(shù)據(jù)從MFR4310傳輸?shù)絋JA1080芯片上。正常高速通信模式下，當(dāng)MFR4310通訊控制器的TXEN[1:2]#引腳為高電平時，使TJA1080的發(fā)送使能引腳TXEN有效，這時TJA1080的TXD輸入引腳把從通訊控制器TXD_BG[1:2]引腳輸入的數(shù)字位流，轉(zhuǎn)換成相應(yīng)的模擬總線信號再輸出到FlexRay總線上；同時，TJA1080將FlexRay總線上的模擬總線信號轉(zhuǎn)換成相應(yīng)的數(shù)字位流，從TJA1080的RXD引腳輸送到通訊控制器MFR310的RXD_BG2引腳上，完成總線與MFR4310通信控制器的數(shù)據(jù)通信。如圖3所示，根據(jù)FlexRay電氣物理層協(xié)議要求，TJA1080與物理層接口之間連接共模扼流電感T (common mode chock)，滿足頻率在20 50 MHz時，共模扼流電感的共模衰率最大。為了保證更好的電磁兼容性，在收發(fā)器和物理層之間引入了一個所謂的隔離終端，即將終端電阻分成2個阻值相同的電阻R。2個電阻的精度控制1%之內(nèi)，以保證二者良好匹配，否則匹配性過差會導(dǎo)致信號收發(fā)時產(chǎn)生很高的電磁輻射。由于MPC565片內(nèi)僅有36KB的SRAM和IMB的FLASH，不能滿足MPC565內(nèi)部大數(shù)據(jù)量的運(yùn)算及數(shù)據(jù)存儲需要，所以外擴(kuò)2MB的SRAM和4MB的FLASH儲存器，其中外擴(kuò)的FLASH存儲器用于存儲算法控制軟件，BootLoader啟動代碼和運(yùn)算結(jié)算后的備用數(shù)據(jù)，外擴(kuò)SRAM則用于運(yùn)行算法控制軟件，提高程序的運(yùn)行效率。在一般嵌入式處理器進(jìn)行存儲器擴(kuò)展時，需要注意接口電平是否匹配和地址的大小端模式下地址線的連接以及讀寫訪問時序等問題。本發(fā)明用的是IS61WV102416 SRAM以及S29GL032N FLASH，它們的工作電壓均為3. 3V，但MPC565的外部總線接口電平為2. 6V，直接相連存在電平不匹配的問題，但MPC565提供數(shù)據(jù)總線預(yù)放電模式解決了這一問題。通過軟件將PDMCR2[PREDIS_EN]位置1，則MPC565可以提供兼容3. 3V/5V的外部存儲器的應(yīng)用條件，這樣外部存儲器就可以與MPC565外部總線接口直接相連。MPC565工作在大端模式，其地址總線為A8 A31，數(shù)據(jù)總線為D0 D31，因此A31為地址總線的最低位，AS則為最高位；D31為數(shù)據(jù)總線的最低位，而DO為最高位，與普通RAM、FLASH的高低位定義正好相反。MPC565與外擴(kuò)存儲器總線接口圖如圖4所示。在FLASH的擴(kuò)展電路中，MPC565的地址總線A30 A9對應(yīng)連接FLASH的地址總線A0 A21，MPC565的數(shù)據(jù)總線D15 D0與存儲器的數(shù)據(jù)總線D(TD15的順序相連，由于上電后MPC565從片外FLASH啟動，因此芯片的片選信號/CSO應(yīng)連接FLASH的/CSO。在SRAM擴(kuò)展電路中，MPC565的地址總線A30 A11對應(yīng)SRAM的地址線A(TA19，MPC565的數(shù)據(jù)總線D15 DO與存儲器的數(shù)據(jù)總線D0 D15的順序相連，MPC565的片選/CSl對應(yīng)SRAM的/CSl，SRAM的高字節(jié)選擇管腳UB對應(yīng)MPC565的低字節(jié)控制管腳/WEO/BEO，SRAM的低字節(jié)選擇管腳LB對應(yīng)MPC565的高字節(jié)控制管腳/WE1/BE1，再將控制信號/OE相連，這樣即可實(shí)現(xiàn)存儲器的正常通信。如圖4所示為供電系統(tǒng)電路圖，外部輸入電壓為+28V，而該發(fā)明系統(tǒng)內(nèi)芯片所需工作電壓為+12V、+5V、+3. 3V、+2. 6V四種，故需設(shè)計高品質(zhì)的電源電路來實(shí)現(xiàn)對供電系統(tǒng)正常工作的保障。電源電路采用愛立信電壓轉(zhuǎn)換模塊PKV3313和PKV3211分別將+28V轉(zhuǎn)換為+12V和+5V，該電路比較簡單，只需在輸入輸出端外接解耦和濾波電容即可輸出所需電壓。3. 3V電壓和2. 6V電壓均在5. OV電壓的基礎(chǔ)上用線性穩(wěn)壓器(LDO)變換實(shí)現(xiàn)，它主要是采用LINEAR公司推出LT1086芯片而設(shè)計的，LT1086芯片是一個具有過流以及過熱保護(hù)功能的高效電源芯片，它可以提供最大1. 5A的輸出電流，通過設(shè)計相應(yīng)的外圍電路，LT1086可以輸出3. 3V和2. 6V電壓。由于這種電壓調(diào)節(jié)器具有輸出電壓穩(wěn)定，可靠性高，電壓調(diào)節(jié)范圍廣等優(yōu)點(diǎn)，目前在各種嵌入式電源模塊設(shè)計中被廣泛使用。其中2. 6V電壓給CPU內(nèi)核供電，電壓要求較高，誤差不能超過0.1V。為了精確輸出2.6V電壓，需要串聯(lián)四個電阻來調(diào)整輸出電壓。通過計算可以得到8R1取值200 Q，8R2取值100 Q，8R4取值0 Q，8R3取值330 Q。5V轉(zhuǎn)3. 3V電路只需在輸入輸出端外接解耦和濾波電容，即可輸出3. 3V電壓。如5所示，復(fù)位電路是確保電路正常工作必不可少的一部分，復(fù)位電路的主要功能是上電復(fù)位。由于微控制器電路是時序數(shù)字電路，它需要穩(wěn)定的時鐘信號，因此在微控制器上電時，應(yīng)當(dāng)有一個復(fù)位邏輯將微控制器初始化到一個確定的狀態(tài)。最簡單的復(fù)位電路是阻容復(fù)位電路，電路實(shí)現(xiàn)簡單，成本低廉，但穩(wěn)定性欠佳。所以本文選用專門的復(fù)位芯片-TI公司的電源管理芯片TPS3307-33來設(shè)計復(fù)位電路。MPC565有很多種復(fù)位源，即可產(chǎn)生內(nèi)部和外部復(fù)位信號的觸發(fā)事件。其中共有三個低電平有效的復(fù)位信號輸入管腳上電復(fù)位(P0RESET )、硬件復(fù)位(HRESET )、和軟件復(fù)位(SRESET )，低電平有效。本發(fā)明系統(tǒng)的復(fù)位電路由上電復(fù)位電路和外部軟硬件復(fù)位電路構(gòu)成外部軟硬件復(fù)位采用阻容式電路實(shí)現(xiàn)，硬件復(fù)位引腳和軟件復(fù)位引腳均引到BDM調(diào)試接口 ；上電復(fù)位電路圖如圖6所示，采用TI公司的電源管理芯片TPS3307-33來實(shí)現(xiàn)上電復(fù)位電路。上電復(fù)位電路包括電源管理芯片 TPS3307-33、電阻 10R1、10R2、10R3、10R4、10R5、電容 10C1、10C2、10C3、10C4、按鈕開關(guān)SI。電源管理芯片TPS3307-33的SENSEl引腳依次串聯(lián)電阻10R1、電容IOCl后接地。電源管理芯片TPS3307-33的SENSE2引腳依次串聯(lián)電阻10R2、電容10C2后接地，電阻IORl和電容IOCl的連接節(jié)點(diǎn)接電源電路提供的+5V電壓端，電阻10R2和電容10C2的連接節(jié)點(diǎn)接電源電路提供的+3. 3V電壓端。電源管理芯片TPS3307-33的SENSE3引腳分別連接電阻10R4、10R5的一端，電阻10R4的另一端連接電容10C3的一端并連接電源電路提供的+2. 6V電壓端。電容10C3的另一端連接電阻10R3的另一端并接地。電源管理芯片TPS3307-33的VCC引腳連接電阻10R5并連接電源電路提供的+2. 6V電壓端。電源管理芯片TPS3307-33的/MR引腳分別連接電阻10R5的另一端、電容10C4的一端、按鈕開關(guān)SI的一端，按鈕開關(guān)SI的另一端接地電源管理芯片TPS3307-33的RST引腳連接處理器的P0RESET引腳。TPS3307-33芯片主要通過SENSE1、SENSE2、SENSE3管腳對系統(tǒng)的三種電壓5. 0V,3. 3V、2. 6V進(jìn)行監(jiān)控。SENSEl和SENSE2管腳的門檻電壓分別為4. 55V和2. 93V，而SENSE3管腳的門檻電壓為1. 25V，所以2. 6V的被監(jiān)測電壓需通過電阻R19和R20分壓后連接到SENSE3管腳上。當(dāng)被監(jiān)測電壓低于上述門檻電壓時芯片會自動上電復(fù)位，手動按下復(fù)位開關(guān)SI時芯片也會輸復(fù)位信號。如圖6所示，目前嵌入式處理器都是時序電路，需要一個穩(wěn)定的時鐘信號提供時序基準(zhǔn)。本發(fā)明的時鐘電路為MPC565提供4MHz的時鐘信號，并且可以通過MPC565內(nèi)部相位鎖定環(huán)路(SPLL)倍頻來獲得40MHz的工作頻率，使得系統(tǒng)運(yùn)行更快。時鐘電路包括磁珠FB1、有源晶振、電容Y0C2、電阻Y0R1。磁珠FBl的一端連接電源電路提供的+3. 3V電壓端，磁珠FBl的另一端分別連接所述電容Y0C2的一端和有源晶振的VCC引腳，有源晶振的GND引腳連接所述電容Y0C2的另一端并接地，有源晶振的OUT引腳串聯(lián)電阻YORl后連接所述微處理器的CLK引腳。在設(shè)計時鐘電路時，需要在電源的輸入端串聯(lián)一個磁珠FB1，磁珠可以有效濾除信號線、電源線上的高頻噪聲，降低尖峰干擾對系統(tǒng)的影響，還具有吸收靜電脈沖的能力。同時需要在3. 3V的電源和地之間外接一個濾波電容Y0C2來濾除低頻信號的干擾。并且在輸出端串聯(lián)一個22Q的電阻來過濾信號，減小因反射波疊加而引起的過沖。這樣即可輸出高電平為3. 3V、占空比為50%的4MHz時鐘信號。如圖7所示為，系統(tǒng)運(yùn)行時調(diào)試接口在開發(fā)調(diào)試階段必不可少，本文使用Freescale公司為Power PC 56x系列處理器提供的10針BDM接口引腳設(shè)計調(diào)試接口電路。時鐘信號DSCK引腳通過外接IOkQ電阻下拉至低電平，這樣當(dāng)上電復(fù)位時該引腳會驅(qū)動調(diào)試器立即進(jìn)入BDM工作模式。通過DSDI引腳下拉5. 6k Q電阻來選擇調(diào)試端口工作在異步收發(fā)模式，此時需要外部時鐘來提供時鐘信號。DSDI引腳用于向MPC565發(fā)送數(shù)據(jù)而DSDO引腳則是用于接收MPC565發(fā)送來的數(shù)據(jù)。VFLS
引腳外接IOkQ上拉電阻，用于檢測CPU是否處于掛起狀態(tài)。/SREST引腳和/HREST引腳則與CPU的軟件復(fù)位和硬件復(fù)位管腳相連，用于控制CPU的軟硬件復(fù)位。如圖8所示，本發(fā)明系統(tǒng)共需4路串口輸出，以供調(diào)試及上傳數(shù)據(jù)信號至上位機(jī)顯示使用。串行接口電路只需完成TTL電平至RS232/RS422電平的轉(zhuǎn)換即可，由于四路RS232總線電路基本一致，所以以其中一路串口電路為例進(jìn)行敘述。本發(fā)明系統(tǒng)采用SP3223E芯片完成電平的轉(zhuǎn)換功能，SP3223E只需外接濾波電容即可正常工作，并且可通過跳線設(shè)置SP3223E工作在RS-232/422電平模式
1)由于串口與外部設(shè)備連接，需要用到硬件流控制(RTS/CTS)，因而用兩個I/O口MID04/MPI032B10 和 MID05/MPI032B9 來模擬這兩個信號；
2)由于MPC565串口輸出為5V，因而SP3223E使用5V供電；
3)SP3223E的輸出信號/STATUS用于指示在線(ON-LINE)和關(guān)閉狀態(tài)，在本應(yīng)用中不
使用，直接懸空；
4)SP3223E的輸入信號/EN用于使能接收器。驅(qū)動該引腳為低電平，則SP3223E的接收器正常工作；驅(qū)動該引腳為高電平，則接收器的輸出RlOUT和R20UT為高阻態(tài)。在本應(yīng)用中將/EN弓丨腳直接接地，使其接收器一直正常工作，也可以在MPC565內(nèi)部設(shè)置串口是否允許接收；
5)SP3223E的輸入信號/SHUTDOWN用于控制發(fā)送器的工作狀態(tài)，輸入信號/ONLINE用于使能內(nèi)部的AUTO ON-LINE電路。/SHUTDOWN和/ONLINE可以配合起來控制發(fā)送器的狀態(tài)。如果驅(qū)動/SHUTDOWN為低電平，則不管/ONLINE狀態(tài)如何，發(fā)送器的輸出T10UT和T20UT都為高阻態(tài)，電荷泵停止工作；如果/SHUTDOWN和/ONLINE都為高電平，則發(fā)送器正常工作；如果/SHUTDOWN為高電平，而/ONLINE為低電平，則發(fā)送器的狀態(tài)由其內(nèi)部的AUTOON-LINE電路根據(jù)接收器輸入端是否有RS232信號決定如果有RS232信號，則發(fā)送器正常工作，否則發(fā)送器的輸出為高阻態(tài)，電荷泵停止工作。在本應(yīng)用中將/SHUTDOWN和/ONLINE都直接接高電平，使其發(fā)送器一直正常工作；
6)SP3223E的外接電容9C1、9C2、9C3和9C4的容值最小值都為0.1微法。圖9所示為，LED電路主要包括限流電阻和發(fā)光二極管，其作用在于作為系統(tǒng)電源指示，以及在微處理器的控制下閃爍，指示執(zhí)行器工作狀態(tài)。電路中，D10、D1UD12三個發(fā)光二極管主要用于顯示系統(tǒng)三種電源+5V、+3. 3V、+2. 6V是否工作正常，D13接收MPC565的RUNNING引腳信號，每隔IS鐘閃爍一次，用于指示CPU工作狀態(tài)是否正常。
四通道FlexRay總線通信模塊，其正常工作需要合理配置系統(tǒng)資源，該系統(tǒng)內(nèi)部有SRAM、FLASH、MFR43101、MFR4310 II四種存儲器，因此需要合理分配存儲器地址空間，保障系統(tǒng)正常工作。MPC565自帶一個存儲控制器，它作為與外部存儲設(shè)備的接口，提供了 4個訪問區(qū)域，每個區(qū)域都對應(yīng)于一個片選信號。該存儲控制器與外部總線接口是并行工作的，當(dāng)訪問到某個存儲區(qū)域時，CPU將外部信號使用權(quán)交給存儲控制器，控制該訪問操作直到訪問結(jié)束為止。片選信號CSO CS3分別控制4個不同的存儲區(qū)域，而選項寄存器ORO 0R3和基址寄存器BRO BR3與片選信號相對應(yīng)，也分別作用于4個不同的區(qū)域，可以通過OR寄存器和BR寄存器的配置來設(shè)定程序存儲器空間地址與數(shù)據(jù)存儲器空間的大小。在本發(fā)明中，片選信號CSO連接FLASH芯片，片選信號CSl連接SRAM芯片，片選信號CS2連接MFR4310 I芯片，片選信號CS3連接MFR4310 II芯片，故選項寄存器ORO和基址寄存器BRO設(shè)置FLASH芯片的基址和存儲范圍，依次可得。MPC565存儲體系結(jié)構(gòu)如圖10所示，由于MPC565的中斷向量表存放在地址0x00000000處，CPU為提高程序的運(yùn)行效率往往會將程序放到SRAM中去執(zhí)行，為了能夠正常響應(yīng)中斷請求，因此外擴(kuò)SRAM的地址應(yīng)設(shè)為0x00000000處，故將 USIU. 0R1. R=0x00000823，USIU. BRl. R= 0XFFE00000。而 MPC565 內(nèi)部存儲區(qū)域以及外擴(kuò)FLASH則可以映射到8個位置中的任何一個位置，本文設(shè)置MPC565內(nèi)部存儲區(qū)域地址為 0x00800000，外擴(kuò) FLASH 地址為 0x01000000，故設(shè)置 USIU. ORl =0x01000803 ； USIU.BRl = 0XFFE000150。MFR4310 I 控制器初始地址設(shè)定為 0x20000000，故設(shè)置 USIU. 0R2=0xFFFF8024, USIU. BR2 = 0x20000803 ；MFR4310 II 控制器初始地址設(shè)定為 0x30000000，故設(shè)置 USIU.0R3 =0xFFFF8024, USIU. BR3 = 0x30000803。如圖11所示，本發(fā)明中的通信模塊采用超循環(huán)工作機(jī)制，應(yīng)用程序是一個無限循環(huán)，四路FlexRay總線接收和發(fā)送均采用中斷機(jī)制。節(jié)點(diǎn)上電后，開始進(jìn)行初始化操作，主機(jī)初始化的工作主要是對主機(jī)處理器，即MPC565內(nèi)部設(shè)備進(jìn)行初始化，如MPC565系統(tǒng)時鐘頻率設(shè)定、存儲空間的地址重新分配以及接口電路(如離散量接口、串口等)的初始化工作。MFR4310控制器的初始化主要包括以下步驟總線控制器底層配置、緩沖區(qū)的初始化、定義中斷回調(diào)函數(shù)、切換協(xié)議狀態(tài)至(Normal Active)以及開啟需要的中斷。當(dāng)中斷發(fā)生時，通信控制器MFR4310將中斷信號發(fā)送至MPC565，MPC565調(diào)用中斷處理函數(shù)，判斷中斷的類型，并執(zhí)行不同的中斷響應(yīng)函數(shù)。應(yīng)用程序循環(huán)反復(fù)，當(dāng)四路FlexRay總線產(chǎn)生發(fā)送中斷請求，MPC565判斷中斷優(yōu)先級次序，調(diào)用中斷處理子函數(shù)，更新標(biāo)志位，完成數(shù)據(jù)更新。當(dāng)發(fā)送中斷產(chǎn)生時，MPC565調(diào)用發(fā)送中斷處理子函數(shù)，把數(shù)據(jù)發(fā)送至總線設(shè)備，完成數(shù)據(jù)讀取。應(yīng)用程序采用時間片輪轉(zhuǎn)執(zhí)行，每隔10毫秒執(zhí)行將從四路FlexRay總線接收到的數(shù)據(jù)進(jìn)行控制算法解算，每隔20毫秒將接收到的數(shù)據(jù)和解算后的數(shù)據(jù)經(jīng)RS232總線電路發(fā)往上位計算機(jī)顯示，每隔500毫秒將接收的總線數(shù)據(jù)存到外部FLASH設(shè)備，以供回查備用，每隔I秒鐘LED燈閃爍一次，用于指示CPU是否正常工作，該應(yīng)用程序循環(huán)反復(fù)直至主機(jī)發(fā)出通信停止指令，最終實(shí)現(xiàn)四通道FlexRay總線通信模塊的正常工作。上面結(jié)合附圖對本發(fā)明的實(shí)施方式作了詳細(xì)說明，但是本發(fā)明并不限于上述實(shí)施方式，在本領(lǐng)域普通技術(shù)人員所具備的知識范圍內(nèi)，還可以不脫離本發(fā)明宗旨的前提下作出各種變化。
權(quán)利要求
1.一種四通道FlexRay總線通信模塊，包括微處理器，以及用于供電的電源電路，其特征在于還包括FlexRay總線接口電路；所述FlexRay總線接口電路包括總線收發(fā)單元、通信控制單元；其中，所述總線收發(fā)單元通過四路FlexRay總線接收外部設(shè)備數(shù)據(jù)信息，并將接收到的數(shù)據(jù)信息經(jīng)過通信控制單元傳輸?shù)轿⑻幚砥鳎⑻幚砥鲗邮盏降臄?shù)據(jù)信息進(jìn)行處理后，將處理結(jié)果依次經(jīng)通信控制單元、總線收發(fā)單元、四路FlexRay總線返回到外部設(shè)備。
2.根據(jù)權(quán)利要求1所述的四通道FlexRay總線通信模塊，其特征在于所述通信控制單元包括第一、第二通信控制器，所述總線收發(fā)單元第一、第二、第三、第四總線收發(fā)器；其中所述第一、第二總線收發(fā)器分別連接第一通信控制器，所述第三、第四總線收發(fā)器分別連接第二通信控制器；所述第一、第二通信控制器分別連接所述微處理器；所述第一、第二、第三、第四總線收發(fā)器分別與四路FlexRay總線相連接。
3.根據(jù)權(quán)利要求1所述的四通道FlexRay總線通信模塊，其特征在于所述電源電路分別提供電壓為+12V、+5V、+3. 3V、+2. 6V的電壓端。
4.根據(jù)權(quán)利要求1或2或3所述的四通道FlexRay總線通信模塊，其特征在于還包括一個與所述微處理器連接的RS232總線電路；數(shù)據(jù)信息經(jīng)微處理器處理后通過所述RS232總線電路發(fā)送給上位計算機(jī)。
5.根據(jù)權(quán)利要求1或2或3所述的四通道FlexRay總線通信模塊，其特征在于還包括一個與所述微處理器連接的外部擴(kuò)展存儲器模塊；所述外部擴(kuò)展存儲器模塊包括SRAM芯片、FLASH芯片；數(shù)據(jù)信息經(jīng)微處理器處理后存入所述外部擴(kuò)展存儲器模塊。
6.根據(jù)權(quán)利要求1或2或3所述的四通道FlexRay總線通信模塊，其特征在于所述微處理器采用32位微處理器MPC565 ;所述第一、第二通信控制器均采用通信控制器MFR4310 ；所述第一至第四總線收發(fā)器均采用總線收發(fā)器TJA1080A。
7.根據(jù)權(quán)利要求3所述的四通道FlexRay總線通信模塊，其特征在于還包括一個與微處理器連接的時鐘電路；所述時鐘電路包括磁珠、有源晶振、第一電容、第一電阻；其中所述磁珠的一端連接所述電源電路提供的+3. 3V電壓端，所述磁珠的另一端分別連接所述第一電容的一端和有源晶振的VCC引腳，所述有源晶振的GND引腳連接所述第一電容的另一端并接地，所述有源晶振的OUT引腳串聯(lián)所述第一電阻后連接所述微處理器的CLK引腳。
8.根據(jù)權(quán)利要求3所述的四通道FlexRay總線通信模塊，其特征在于還包括一個與微處理器連接的復(fù)位電路；所述復(fù)位電路包括上電復(fù)位電路和外部軟硬件復(fù)位電路；所述上電復(fù)位電路包括電源管理芯片TPS3307-33、第二至第六電阻、第二至第五電容、按鈕開關(guān)；其中，所述電源管理芯片TPS3307-33的SENSEl引腳依次串聯(lián)第二電阻、第二電容后接地，所述電源管理芯片TPS3307-33的SENSE2引腳依次串聯(lián)第三電阻、第三電容后接地，所述第二電阻和第二電容的連接節(jié)點(diǎn)接所述電源電路提供的+5V電壓端，所述第三電阻和第三電容的連接節(jié)點(diǎn)接所述電源電路提供的+3. 3V電壓端；所述電源管理芯片TPS3307-33的SENSE3引腳分別連接所述第四、第五電阻的一端，所述第四電阻的另一端分別連接所述第四電容的一端以及電源電路提供的+2. 6V電壓端，所述第四電容的另一端分別與所述第五電阻的另一端以及接地端連接；所述電源管理芯片TPS3307-33的VCC引腳分別連接所述第六電阻的一端以及電源電路提供的+2. 6V電壓端；所述電源管理芯片TPS3307-33的/MR引腳分別連接所述第六電阻的另一端、第五電容的一端、按鈕開關(guān)的一端，所述按鈕開關(guān)的另一端、第五電容的另一端接地；所述電源管理芯片TPS3307-33的RST引腳連接所述微處理器的P0RESET引腳。
9.根據(jù)權(quán)利4所述的四通道FlexRay總線通信模塊，其特征在于所述SRAM芯片采用IMX 16位高速異步CMOS靜態(tài)隨機(jī)存儲器IS61WV102416。
10.根據(jù)權(quán)利4所述的四通道FlexRay總線通信模塊，其特征在于所述FLASH芯片采用 4MX 16 位 NOR 型 FLASH 芯片 S29GL032N。
全文摘要
本發(fā)明公開了一種四通道FlexRay總線通信模塊，包括FlexRay總線接口電路，微處理器以及分別連接微處理器的調(diào)試及測試接口電路、電源電路、時鐘電路、復(fù)位電路、LED電路。其中FlexRay總線接口電路為四路，包括與FlexRay總線連接的總線收發(fā)器、連接微處理器和總線收發(fā)器的通信控制器。FlexRay總線接口電路通過總線收發(fā)器接收外部數(shù)據(jù)信息，并在通信控制器的作用下將數(shù)據(jù)信息傳輸?shù)轿⑻幚砥?，?shù)據(jù)經(jīng)過微處理器處理后經(jīng)FlexRay總線接口電路傳到外部設(shè)備。本發(fā)明的總線通信模塊中采用微處理器MPC565，具有四路FlexRay總線輸出能力，擴(kuò)大了FlexRay的應(yīng)用范圍。
文檔編號G06F13/40GK103034609SQ20121054268
公開日2013年4月10日 申請日期2012年12月15日 優(yōu)先權(quán)日2012年12月15日
發(fā)明者陳欣, 章勇 申請人:南京航空航天大學(xué)