本公開一般涉及具有可編程塊的集成電路器件，更特別地涉及具有固定模擬功能的器件。

背景技術(shù)：
傳統(tǒng)的系統(tǒng)和集成電路器件可以包括模擬功能和數(shù)字處理的混合。在一些系統(tǒng)級(jí)芯片器件中，可以包括逐次逼近寄存器型數(shù)字模擬轉(zhuǎn)換器（SARDAC）以及中央處理單元（CPU）。CPU可以配置SARDAC并且然后從SARDAC接收轉(zhuǎn)換值。如需要，CPU可以根據(jù)需要重新配置SARDAC。這種傳統(tǒng)的器件在性能上會(huì)具有局限，尤其是在需要高采樣頻率的情況下。在這種應(yīng)用中，SARDAC控制會(huì)消耗大量的CPU資源。結(jié)果，CPU執(zhí)行其他任務(wù)的能力下降，反應(yīng)延遲會(huì)增加，功率消耗會(huì)很高。在足夠高的頻率下，CPU負(fù)載會(huì)如此之高以至于它不再能完成主要任務(wù)。另外，配置器件來響應(yīng)于如此的高頻率會(huì)需要更復(fù)雜的配置/操作碼（即，固件），因此需要額外的存儲(chǔ)器資源。附圖說明圖1是根據(jù)一實(shí)施方案的集成電路（IC）器件的示意框圖。圖2是根據(jù)一實(shí)施方案的具有模擬數(shù)字轉(zhuǎn)換器（ADC）作為固定功能模擬電路的IC器件的示意框圖。圖3是顯示根據(jù)一實(shí)施方案的采樣操作的時(shí)序圖。圖4A是傳統(tǒng)ADC采樣過程的時(shí)序圖。圖4B是根據(jù)一實(shí)施方案的ADC的采樣過程的時(shí)序圖。圖5是根據(jù)一實(shí)施方案的ADC采樣操作的時(shí)序圖。圖6是根據(jù)一實(shí)施方案的系統(tǒng)級(jí)芯片IC器件的示意框圖。圖7是根據(jù)一實(shí)施方案的逐次逼近寄存器型（SAR）ADC電路的示意框圖。圖8是實(shí)施方案中可包括的SAR多路復(fù)用器電路的示意框圖。圖9是實(shí)施方案中可包括的可編程模擬塊的示意框圖。圖10是根據(jù)一特定實(shí)施方案的ADC定序器的示意框圖。圖11是根據(jù)一實(shí)施方案的方法的流程圖。圖12是根據(jù)另一實(shí)施方案的方法的流程圖。具體實(shí)施方式現(xiàn)將描述各種實(shí)施方案，其示出了集成電路器件、具有處理器和一個(gè)或多個(gè)帶有固定功能模擬電路的模擬塊的系統(tǒng)和方法。該固定功能模擬電路可以獨(dú)立于該處理器用專門的定序器電路和/或用可編程數(shù)字電路塊進(jìn)行配置和/或控制。相應(yīng)地，該固定功能模擬電路可以進(jìn)行操作而不消耗處理器資源。在以下實(shí)施方案中，類似的項(xiàng)目通過相同的參考符號(hào)表示，但是前導(dǎo)數(shù)字（leadingdigit）對(duì)應(yīng)圖的編號(hào)。圖1是根據(jù)一實(shí)施方案的集成電路器件100的示意框圖。集成電路器件100可以包括處理器部分102、一個(gè)或多個(gè)可編程數(shù)字塊（以下“數(shù)字塊”）104、可編程模擬塊（以下“模擬塊”）106-0至-n、可編程輸入/輸出（I/O）結(jié)構(gòu)108、和到該IC器件100的多個(gè)外部連接件110。處理器部分102可以包括能執(zhí)行所保存的指令的一個(gè)或多個(gè)中央處理單元（CPU）。處理器部分102可以包括適合的處理器資源，包括但不限于非易失存儲(chǔ)器、易失性存儲(chǔ)器、中斷控制、時(shí)鐘資源和功率控制電路。在所示實(shí)施方案中，處理器部分102可以與數(shù)字塊104經(jīng)由總線112進(jìn)行通信。在一些實(shí)施方案中，處理器部分102可以具有到模擬塊（106-0至-n）的一些信號(hào)路徑，例如中斷等。這種信號(hào)路徑可以經(jīng)由可編程信號(hào)路徑或?qū)ｉT的信號(hào)路徑。模擬塊（106-0至-n）可以通過配置數(shù)據(jù)（CFG）是可編程的，以提供各種模擬電路功能。一個(gè)或多個(gè)模擬塊（106-0至106-n）可以包括執(zhí)行預(yù)定模擬電路功能的固定功能模擬電路。這種固定功能模擬電路可以包括但不限于數(shù)據(jù)轉(zhuǎn)換器，包括模擬-數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字-模擬轉(zhuǎn)換器（DAC）；比較器；運(yùn)算放大器；模擬參考電路（例如，模擬參考電壓/電流的發(fā)生器）；電容傳感電路；顯示器驅(qū)動(dòng)電路（例如LCD驅(qū)動(dòng)器）；充電泵(chargepump)電路；模擬過濾器；和溫度傳感電路?？梢岳斫獾氖牵潭üδ苣M電路可以具有能夠通過數(shù)字值進(jìn)行設(shè)置/控制的不同配置和/或操作模式。在所示實(shí)施方案中，各模擬塊（106-0至-n）可以具有可編程切換部分（以下“切換部分”）（114-0至-n）。各切換部分（114-0至-n）可以使得在模擬塊（106-0至-n）自身之間和/或在模擬塊（106-0至-n）和可編程I/O結(jié)構(gòu)108之間產(chǎn)生各種可編程信號(hào)路徑的任一種?？梢岳斫獾氖?，這種模擬信號(hào)路徑的產(chǎn)生可以是靜態(tài)的（例如，通過配置數(shù)據(jù)CFG）或動(dòng)態(tài)的。在所示的特定實(shí)施方案中，模擬信號(hào)路徑可以通過數(shù)字塊104進(jìn)行控制。這種布置可以使得待切換到模擬電路116的輸入的數(shù)目擴(kuò)大。這種擴(kuò)大可以是靜態(tài)的（由配置數(shù)據(jù)CFG確立）和/或動(dòng)態(tài)的（例如，通過可編程數(shù)字塊104）。相應(yīng)地，信號(hào)至模擬塊的路由可以是靈活的和可擴(kuò)展的。在圖1中，模擬塊106-0顯示為包括固定功能模擬電路（以下“模擬電路”）116。模擬電路116可以包括模擬部分116-0和定序器部分116-1。模擬部分116-0可以包括用于執(zhí)行一個(gè)或多個(gè)模擬功能的模擬電路。定序器部分116-1可以自動(dòng)地配置和控制模擬部分116-0。相應(yīng)地，可以執(zhí)行預(yù)定的模擬功能而無需處理器部分102的大量（或任何）資源。在特別的實(shí)施方案中，定序器部分116-1還可以處理由模擬電路116產(chǎn)生的數(shù)據(jù)值?？梢詫⒔?jīng)處理的數(shù)據(jù)（data_out）提供給數(shù)字塊104和/或處理器部分102。這可以進(jìn)一步釋放處理器部分102的資源來執(zhí)行其他任務(wù)。仍參考圖1，在所示實(shí)施方案中，模擬電路116還可以由一個(gè)或多個(gè)數(shù)字塊104進(jìn)行控制。即，數(shù)字塊104可以具有到模擬電路116的信號(hào)路徑（直接和/或經(jīng)由切換結(jié)構(gòu)），并且可以配置成能夠控制模擬電路116的電路。在圖1中，這由從數(shù)字塊104輸出至模擬電路116的信號(hào)ablk_cfg和ablk_ctrl示出。相應(yīng)地，數(shù)字塊104可以補(bǔ)充定序器部分116-1提供的配置和/或控制或可以完全取代定序器部分116-1。仍進(jìn)一步地，數(shù)字塊104可以配置成對(duì)模擬電路116產(chǎn)生的數(shù)據(jù)進(jìn)行額外的處理。相應(yīng)地，根據(jù)需要，數(shù)字塊104可以承擔(dān)處理任務(wù)來空出處理器部分102的資源。因此，對(duì)于給定的應(yīng)用，可以在處理器部分102和數(shù)字部分104的資源之間做出權(quán)衡來實(shí)現(xiàn)合乎需要的性能（例如，處理速度、功率消耗等）?？删幊蘄/O結(jié)構(gòu)108能夠?qū)崿F(xiàn)IC器件100的外部連接件110和模擬塊（106-0至-n）之間的各種模擬信號(hào)路徑。在所示實(shí)施方案中，可以用配置數(shù)據(jù)（CFG）來建立路徑。然而，在其他實(shí)施方案中，可以動(dòng)態(tài)地控制（例如，通過數(shù)字塊104）所有或部分這種到模擬塊（106-0至-n）的模擬信號(hào)路徑。外部連接件110可以是到集成電路器件的任何適合的物理連接，包括但不限于：引線、焊盤、突起等。注意到，在一些實(shí)施方案中，可編程I/O結(jié)構(gòu)（未示出）可以將外部連接件連接到數(shù)字塊104。在一些實(shí)施方案中，圖1中示出的IC器件100的各個(gè)部分可以在同一個(gè)集成電路基底上形成。即，IC器件100可以是單片IC器件。然而，在備選實(shí)施方案中，IC器件100可以是單個(gè)集成電路封裝，其中多個(gè)IC互相連接（例如，多芯片模塊）。在另一些實(shí)施方案中，處理器部分102可以與包括可編程模擬塊和數(shù)字塊的集成電路器件分離。圖2是根據(jù)另一實(shí)施方案的IC器件200的示意框圖，其中固定功能模擬電路可以為ADC。類似圖1中那些的IC器件200的部分可以具有類似的功能，并且具有參考圖1所提到的相同的變化。圖2與圖1不同之處在于其示出了可編程數(shù)字互聯(lián)（I/C）218。數(shù)字I/C218可以提供可編程數(shù)字塊（204-0至-m）自身之間和這種塊和處理器部分202之間的可編程信號(hào)路徑。進(jìn)一步地，數(shù)字塊204-0顯示為被配置成ADC控制電路，并且包括ADC配置部分226-0、采樣控制部分226-1、結(jié)果處理部分226-2和端口控制部分226-3。ADC配置部分226-0可以將配置值應(yīng)用到ADC216-0。這種配置值可以確立ADC216-0的操作，并且包括但不限于：分辨率、范圍（可以轉(zhuǎn)換的電壓的范圍）、轉(zhuǎn)換速度/準(zhǔn)確度，等等。采樣控制部分226-1可以控制采樣操作，包括但不限于：采樣速率和采樣時(shí)長。結(jié)果處理部分226-2可以對(duì)從ADC216-0輸出的樣本數(shù)據(jù)執(zhí)行預(yù)定的算術(shù)/邏輯運(yùn)算。這種運(yùn)算可以使得能夠獨(dú)立于處理器部分202來處理樣本數(shù)據(jù)。然后可以將經(jīng)處理的樣本數(shù)據(jù)提供給處理器部分202。端口控制部分226-3可以控制切換到ADC216-0的信號(hào)路徑。如所示，端口控制部分226-3可以控制其他模擬塊（206-1至-n）的切換部分（214-1至-n）的信號(hào)路徑，以使得物理輸入（端口）的各種組合能夠被切換作為到ADC216-0的輸入。如將在以下進(jìn)行更具體地描述，這種能力可以使得ADC216-0的多個(gè)端口能夠擴(kuò)張超過通過ADC定序器部分216-1所接入的那些。進(jìn)一步地，這種能力可以使得能夠基本上任意地選擇到ADC的輸入。這與傳統(tǒng)器件形成對(duì)比，傳統(tǒng)器件可能限制到相鄰引線的模擬轉(zhuǎn)換輸入。在一些實(shí)施方案中，ADC216-0和數(shù)字部分204-0之間的信號(hào)可以獨(dú)立于ADC定序器部分216-1。然而，在其他實(shí)施方案中，這種信號(hào)路徑可以穿過ADC定序器部分216-1?？梢岳斫獾氖?，雖然圖2示出了一個(gè)數(shù)字塊204-0編程為ADC控制電路，這種控制電路可以通過引入更多的數(shù)字塊（即，204-1至-m）被擴(kuò)大，因?yàn)檫@種數(shù)字塊可以通過可編程數(shù)字I/C218相互連接。即，ADC216-0的更復(fù)雜的控制和ADC數(shù)據(jù)的更精細(xì)的處理可以根據(jù)需要通過使用額外的數(shù)字塊（204-0至204-n）被擴(kuò)大。模擬塊206-0可以包括固定功能ADC電路216和ADCMUX214-0。ADC電路216可以包括ADC定序器部分216-1和ADC216-0。ADC定序器部分216-1可以獨(dú)立于數(shù)字塊（即，204-0）的控制來配置和控制ADC216-0。在所示的特定實(shí)施方案中，ADCMUX214-0可以具有專門的輸入224，但是也可以具有來自其他模擬塊的輸入。ADC電路216可以包括任何合適的ADC電路，但是在特定的實(shí)施方案中，可以為逐次逼近寄存器型ADC（SARADC）。在備選實(shí)施方案中，ADC電路216可以具有其他形式，包括但不限于集成型ADC或電阻梯（閃存（flash））型ADC。在后種情況下，ADC電路可以連接到外部電路組件（例如，電容器，電阻器）。在特定的實(shí)施方案中，ADC定序器部分216-1可以控制ADCMUX214-0的切換，以將輸入切換到ADC216-0中。然而，僅利用ADCMUX214-0會(huì)限制可能的輸入的數(shù)量/組合。與單獨(dú)由ADC定序器部分216-1控制的端口數(shù)量相比，包括端口控制部分（例如，226-3）可以大大地?cái)U(kuò)大可能的輸入選項(xiàng)和輸入的數(shù)量。參考圖2，在所示的特定實(shí)施方案中，模擬總線220可以將各個(gè)模擬塊（206-0至–n）相互連接。進(jìn)一步地，模擬總線220可以為到ADCMUX214-0的輸入。相應(yīng)地，到一些模擬塊（即，206-1至–n）的各種輸入可以連接到其他塊（即，206-0）的模擬電路上。在圖2中，顯示可編程I/O結(jié)構(gòu)208通過配置數(shù)據(jù)被編程為端口組228-0至-x。各端口組（228-0至–x）可以將一組物理連接210連接至模擬塊（206-0至–n）。在一些實(shí)施方案中，這種連接可以是靜態(tài)的，其通過配置數(shù)據(jù)確立。然而，在其他實(shí)施方案中，這種連接可以是動(dòng)態(tài)的，由IC器件其他電路部分（例如，數(shù)字塊204-0至-m）控制。通過將連接通過其他模擬塊（206-1至–n）路由至各個(gè)端口，可被ADC216-0訪問的端口可以根據(jù)需要進(jìn)行擴(kuò)展。圖3是示出根據(jù)一實(shí)施方案的ADC操作的時(shí)序圖。圖3示出了由ADC（顯示為ADC）執(zhí)行的動(dòng)作和由ADC控制器獨(dú)立于處理器部分執(zhí)行的動(dòng)作，例如，由ADC定序器部分和/或編程為ADC控制器的數(shù)字塊（顯示為ADC定序器/數(shù)字塊）執(zhí)行的那些動(dòng)作。ADC可以采樣端口（采樣P0）。在端口采樣完成后，ADC可以激活下一個(gè)指示（下一個(gè)）并開始將所采樣的模擬值轉(zhuǎn)換為數(shù)字值（轉(zhuǎn)換P0）。在這一時(shí)間期間，響應(yīng)于激活的下一個(gè)指示，ADC控制器（獨(dú)立于任何處理器控制）可以以指定的順序切換至下一個(gè)端口（切換到P1）。一旦樣本的轉(zhuǎn)換完成，ADC可以采樣下一個(gè)端口，并且操作可以以相同的方式繼續(xù)，切換到下一個(gè)端口同時(shí)轉(zhuǎn)換前一個(gè)端口值。應(yīng)該理解的是，雖然圖3示出了包括一個(gè)ADC的IC器件的轉(zhuǎn)換，在其他實(shí)施方案中，可以包括多個(gè)ADC，使得能夠在端口之間進(jìn)行更快的切換。另外或作為選擇，雖然圖3示出了ADC的操作，可以將相同的操作應(yīng)用到其他固定功能模擬電路中。圖4A是顯示傳統(tǒng)樣本求平均值操作的時(shí)序圖。在一些具有ADC電路的傳統(tǒng)系統(tǒng)中，ADC可以能夠?qū)B續(xù)的樣本求平均值。在圖4A中，傳統(tǒng)ADC使第一個(gè)樣本（樣本0）緊跟以第二個(gè)（樣本1）。然后可以對(duì)這種相鄰的樣本值求平均值以產(chǎn)生平均樣本值。圖4B是顯示根據(jù)一實(shí)施方案的樣本求平均值操作的時(shí)序圖。在所示實(shí)施方案中，可以控制ADC以在重復(fù)的掃描操作（掃描0、掃描1、掃描2、掃描3）中順序地采樣不同的信道（例如，端口A、B、C、D）。定序器電路（或編程的數(shù)字塊）可以將樣本結(jié)果分配給信道和掃描，然后將相同的信道對(duì)于多個(gè)掃描進(jìn)行平均。因此，如圖4B所示，對(duì)應(yīng)于信道A的樣本0、4和8可以進(jìn)行平均?？梢岳斫獾氖牵鞣N樣本分組/處理中的任一種可以用定序器電路或被編程以作為ADC控制器和/或ADC數(shù)據(jù)處理器操作的一個(gè)或多個(gè)數(shù)字塊來完成。這與圖4A中示出的受限的傳統(tǒng)特征形成鮮明的對(duì)比。如上所述，包括定序器部分和/或編程為控制器的數(shù)字塊可以使得能夠?qū)潭üδ苣M電路進(jìn)行動(dòng)態(tài)控制。在特定的實(shí)施方案中，可以響應(yīng)于來自這種電路的輸出來改變固定功能模擬電路的操作。此外，這種動(dòng)作可以獨(dú)立于處理器控制。這種操作的一個(gè)實(shí)例在圖5中示出。圖5是顯示ADC的采樣操作的時(shí)序圖。尤其地，在所采樣值接近目標(biāo)水平時(shí)，ADC可以提高采樣速率。相應(yīng)地，當(dāng)初始采樣值遠(yuǎn)離目標(biāo)水平時(shí)，采樣可以以第一速率（速率0）發(fā)生。當(dāng)所采樣值進(jìn)入目標(biāo)水平的一定范圍內(nèi)時(shí)，采樣速率可以提高（速率1）。這種行為可以包括ADC控制器從ADC接收所采樣的值，并且作為響應(yīng)，產(chǎn)生提高ADC的采樣速率的新的控制值。這種ADC控制器可以包括ADC定序器部分、一個(gè)或多個(gè)編程的數(shù)字塊、或其組合。當(dāng)所采樣的值接近目標(biāo)水平時(shí)，ADC可以切換到快的采樣速率（速率2）。當(dāng)所采樣的值偏離目標(biāo)水平，采樣速率可以減慢（返回至圖5中的速率1）。圖6是根據(jù)另一實(shí)施方案的IC器件600的示意框圖。IC器件600可以為可編程系統(tǒng)級(jí)芯片（SoC），其具有中央處理單元（CPU）、可編程數(shù)字塊、可編程模擬塊和各個(gè)部分和I/O引線之間的可編程互聯(lián)。在所示實(shí)施方案中，IC器件600可以包括處理器部分602、可編程部分630、可編程I/O結(jié)構(gòu)608和系統(tǒng)資源632。處理器部分602可以包括通過系統(tǒng)互聯(lián)640相互連接的CPU634、隨機(jī)存取存儲(chǔ)器（RAM）636和非易失存儲(chǔ)器638。非易失存儲(chǔ)器638可以存儲(chǔ)由CPU634執(zhí)行的指令以及用于對(duì)可編程部分630進(jìn)行編程的配置信息。可編程部分630可以包括各種可編程電路和互聯(lián)，包括可編程模擬塊（其可以包括固定功能模擬電路）、可編程數(shù)字塊和其他固定功能電路。在所示實(shí)施方案中，可編程部分630可以包括模擬部分606、數(shù)字部分604、比較器部分642、電容感應(yīng)部分644、液晶顯示器（LCD）驅(qū)動(dòng)器部分646、調(diào)制器部分648、串行通信部分650、通用I/O（GPIO）路徑652、I/O定序器部分654、RF通信部分654，以及數(shù)字系統(tǒng)互聯(lián)（DSI）618和可編程I/O608。模擬部分606可以包括可編程模擬塊（606-0、606-1、606–n），其可以為本文所示的那些形式的任一種，或等同物。模擬塊606-0可以為SARADC塊，并且可以包括固定功能SARADC616，固定功能SARADC616可以包括如本文所述的ADC定序器部分和SARADC部分，或等同物。進(jìn)一步地，SARMUX614-0可以提供到SARADC的可切換輸入。在一個(gè)非常特定的實(shí)施方案中，模擬塊606-1可以為連續(xù)時(shí)間塊，該連續(xù)時(shí)間塊包括運(yùn)算放大器（opamps）和相應(yīng)的比較器電路。模擬部分606還可以包括模擬路由614，該模擬路由614使得能夠?qū)δM塊（606-0至–n）之間的模擬信號(hào)進(jìn)行額外的路由。數(shù)字部分604可以包括可編程數(shù)字塊（604-0至–m），該可編程數(shù)字塊（604-0至-m）可以為本文所述的那些形式中的任一種，或等同物。在所示實(shí)施方案中，數(shù)字塊604-0被編程為SARADC控制器。比較器部分642可以是提供模擬比較器的另一個(gè)模擬塊。電容感應(yīng)（capsense）部分642可以包括用于感測I/O引線（即，對(duì)于觸摸感應(yīng)應(yīng)用等）上的電容的電容感測電路。LCD驅(qū)動(dòng)器部分646可以產(chǎn)生用于控制LCD顯示器的信號(hào)。調(diào)制部分647可以提供各種調(diào)制功能的任何一種。僅作為一個(gè)實(shí)例，調(diào)制部分647可以進(jìn)行脈沖寬度調(diào)制。串行通信部分648可以根據(jù)一個(gè)或多個(gè)串行通信標(biāo)準(zhǔn)提供串行化、去串行化、編碼和解碼。在特定的實(shí)施方案中，串行通信部分648可以根據(jù)以下標(biāo)準(zhǔn)中的任一種實(shí)現(xiàn)通信：控制器局域網(wǎng)（CAN）、I2C、通用串行總線（USB）和/或IEEE1394。GPIO路徑650可以使得外部連接件（I/O引線）610能夠作為數(shù)字或模擬輸入，以使得信號(hào)的路由的靈活性更大。I/O定序器652可以提供到IC器件600內(nèi)的模擬塊的一組外部連接件610的順序連接。例如，I/O定序器652可以使得能夠?qū)﹄娙莞袘?yīng)陣列進(jìn)行自動(dòng)掃描。RF通信部分654可以包括無線通信電路以使得能夠與其他器件進(jìn)行無線通信。外圍互聯(lián)結(jié)構(gòu)656可以使可編程部分630的所有各個(gè)部分能夠互相通信。另外，數(shù)字系統(tǒng)互聯(lián)（DSI）618和可編程I/O結(jié)構(gòu)608可以使可編程部分630的一些部分能夠互相通信?？删幊蘄/O結(jié)構(gòu)608還可以如所示使得在外部連接件610和各個(gè)電路之間實(shí)現(xiàn)可編程互聯(lián)。在所示實(shí)施方案中，可編程I/O結(jié)構(gòu)608可以包括高速矩陣658，該高速矩陣658可以在外部連接件和IC器件600內(nèi)的其他電路之間實(shí)現(xiàn)高速通信。系統(tǒng)資源632可以包括功率控制電路660和時(shí)鐘電路662。功率控制電路660可以選擇性地將IC器件的不同部分設(shè)置為較低功率消耗模式。在一些實(shí)施方案中，功率控制電路660可以將處理器部分202設(shè)置為較低功率（例如，睡眠）模式而同時(shí)模擬塊206-0可以產(chǎn)生數(shù)據(jù)。一旦這些數(shù)據(jù)準(zhǔn)備好，處理器部分202就可以切換到較高功率模式。時(shí)鐘電路662可以產(chǎn)生供IC器件600使用的定時(shí)信號(hào)。在一個(gè)實(shí)施方案中，IC器件600可以具有兩個(gè)操作模式。在第一種操作模式下，SARADC電路616可以獨(dú)立于CPU634根據(jù)ADC定序器進(jìn)行操作。在這種模式下，根據(jù)可編程I/O結(jié)構(gòu)606的配置，通過ADC定序器（未示出，除了SARADC電路616的一部分）的操作，可以經(jīng)由SARMUX614-0將外部連接件610連接到ADC電路616的輸入。ADC定序器還可以處理采樣的結(jié)果。在第二種操作模式下，SARADC電路616可以根據(jù)數(shù)字塊604-0進(jìn)行操作。進(jìn)一步地，外部連接件610可以通過SARMUX614-0和其他模擬塊（例如，606-1）兩者連接到ADC電路616的輸入。相應(yīng)地，更多數(shù)量的輸入和/或輸入的不同組合可以連接到SARADC電路616。仍進(jìn)一步地，數(shù)字塊604-0可以在比單獨(dú)的ADC定序器的情況下更大的程度上處理來自SARADC電路616的結(jié)果。如上所述，在備選實(shí)施方案中，SARADC616的操作可以由ADC定序器和編程的數(shù)字塊兩者來控制。在一個(gè)非常特定的實(shí)施方案中，IC器件600可以來自可編程嵌入式系統(tǒng)級(jí)芯片器件的系列，其由美國加利福尼亞圣荷西市的賽普拉斯半導(dǎo)體公司生產(chǎn)。圖7是根據(jù)一個(gè)實(shí)施方案的SARADC電路764的示意框圖。圖7可以是圖6中所示SARADC電路的一個(gè)特定實(shí)現(xiàn)，并且相應(yīng)的部分通過相同的參考符號(hào)表示，但是前導(dǎo)數(shù)字為“7”。SARADC電路764可以包括處理器部分702、數(shù)字系統(tǒng)互聯(lián)（DSI）718、可編程數(shù)字塊704、ADC定序器706-1、SARADC706-0、SARMUX714-0、模擬塊（706-1至–n）、可編程I/O結(jié)構(gòu)708和外部連接件（例如，引線710）。處理器部分702可以經(jīng)由系統(tǒng)總線740連接到DSI718。在所示實(shí)施方案中，ADC定序器706-1可以從DSI718接收SARADC配置數(shù)據(jù)（SAR_config）。這種配置數(shù)據(jù)可以源于處理器部分702或數(shù)字塊704。當(dāng)從數(shù)字塊704接收時(shí)，這種配置數(shù)據(jù)可以使得SARADC能夠獨(dú)立于處理器部分702進(jìn)行重配置。在所示實(shí)施方案中，ADC定序器706-1可以向DSI718輸出信號(hào)，包括采樣_完成(sample_done)，其可以表示采樣操作完成；channel_id_valid，其可以表示正在傳輸?shù)男诺纈d是有效的；channel_id，其可以為樣本標(biāo)識(shí)信道；sar_data_valid，其可以表示正在傳輸?shù)臄?shù)據(jù)是有效的樣本數(shù)據(jù)；和sar_data，其可以是樣本數(shù)據(jù)?？梢越?jīng)由DSI718將這些輸出信號(hào)路由至數(shù)字塊704。處理器部分702可以經(jīng)由系統(tǒng)總線740從數(shù)字塊704獲取樣本數(shù)據(jù)。將這些數(shù)值傳輸至數(shù)字塊704可以使得ADC采樣結(jié)果能夠獨(dú)立于處理器部分702被處理。在備選實(shí)施方案中，處理器部分702可以獨(dú)立于數(shù)字塊704訪問ADC定序器706-1。在一些實(shí)施方案中，ADC定序器還可以控制ADC電路的輸入電壓范圍。即，通過ADC定序器706-1的操作（或數(shù)字塊的控制），ADC可以取得兩個(gè)電壓電平之間的數(shù)值（即，一個(gè)輸入并非必須接地）。ADC定序器706-1可以輸出控制信號(hào)以控制SARADC706-0的操作。在所示實(shí)施方案中，ADC定序器706-1能夠向SARADC706-0輸出信號(hào)，包括：分辨率（resolution），其可以確立SARADC706-0的比特分辨率；sample_w，其可以確立樣本寬度；和ref_ctrl，其可以設(shè)置SARADC706-0內(nèi)的參考電壓和/或電流。在圖7中，ADC定序器706-1可以從SARADC706-0接收信號(hào)，包括數(shù)據(jù)輸出（data_out），其可以為樣本數(shù)據(jù)；以及下一個(gè)（next），其可以表示一個(gè)樣本完成（并且因此可以觸發(fā)如圖3所示的信道變化）。進(jìn)一步地，ADC定序器706-1可以向處理器部分702提供一個(gè)或多個(gè)中斷sar_int。ADC定序器706-1還可以控制端口至SARADC706-0的切換。在所示實(shí)施方案中，ADC定序器706-1可以用控制信號(hào)SARMUX_ctrl控制SARMUX714-0。另外，可以從ADC定序器706-1輸出信號(hào)Port_en和Pin_sel，以使得信號(hào)能夠經(jīng)由其他模擬塊（例如，706-1至–n）被路由。在所示的特定實(shí)施方案中，第一模擬總線SARBUS720-0可以使得來自其他模擬塊（706-1至–n）的信號(hào)能夠被路由到SARMUX714-0中（并因此路由到SARADC706-0中）。另外，第二模擬總線ABUS720-1可以使得信號(hào)能夠在所有模擬塊（706-0至–n）之間被路由，包括路由到SARMUX714-0中?？蛇x地，SARMUX714-0和SARADC706-0之間的信號(hào)可穿過另一組模擬路由740?？删幊蘄/O結(jié)構(gòu)708可以使外部連接件710能夠連接到各模擬塊（706-0至–n），并因此作為到SARADC706-0的輸入端口。應(yīng)該理解的是，從ADC定序器706-1輸出的任何控制信號(hào)可以通過ADC定序器706-1內(nèi)的狀態(tài)機(jī)產(chǎn)生，或可以響應(yīng)于來自一個(gè)或多個(gè)數(shù)字塊704的控制信號(hào)而產(chǎn)生。圖8是可以包括在實(shí)施方案中的可編程I/O結(jié)構(gòu)808的一部分和SARMUX電路814-0的示意框圖。圖8可以是圖7中顯示為714-0的SARMUX和圖7中顯示為708的I/O結(jié)構(gòu)的一部分的一個(gè)特定實(shí)現(xiàn)。圖8示出了I/O結(jié)構(gòu)808的一部分，該I/O結(jié)構(gòu)808的一部分可以通過切換元件（一個(gè)顯示為878）的操作將外部連接件(引線0至引線j)810選擇性地連接至模擬總線（ABUS）820-1的線路。在一個(gè)非常特定的實(shí)施方案中，I/O結(jié)構(gòu)部分808的切換元件（例如，878）的狀態(tài)可以通過來自DSI（未示出）的信號(hào)或配置信息來確立。外部連接件810可以具有到SARMUXI/O876的直接連接。在SARMUX814內(nèi)，SARMUXI/O876或模擬總線820-0/1的線路可以通過切換結(jié)構(gòu)870連接至SARADC輸入880。切換結(jié)構(gòu)870可以包括切換元件（一個(gè)顯示為882）。在一個(gè)非常特定的實(shí)施方案中，一些切換元件（例如，882）的狀態(tài)可以通過來自DSI（未示出）的信號(hào)或配置信息來確立，而切換元件（例如，882）中的其它切換元件可以進(jìn)一步由ADC定序器（未示出）進(jìn)行控制。圖8還示出了可以連接至SARADC輸入808中的任一個(gè)的溫度傳感器電路872，和可以連接至SARADC的(-)輸入的參考VSS。這樣，各個(gè)總線和引線可以通過以下當(dāng)中的任一個(gè)動(dòng)態(tài)地連接至SARADC的輸入880：ADC定序器；由數(shù)字塊產(chǎn)生的來自DSI的信號(hào)；或配置數(shù)據(jù)。前者能夠?qū)崿F(xiàn)這種切換的動(dòng)態(tài)控制。圖9是可以包括在實(shí)施方案中的可編程I/O結(jié)構(gòu)908的一部分和模擬塊906-1的示意框圖。圖9可以是圖7中顯示為706-1的模擬塊和圖7中顯示為708的I/O結(jié)構(gòu)的一部分的一個(gè)特定實(shí)現(xiàn)。圖9示出了I/O結(jié)構(gòu)908的一部分，該I/O結(jié)構(gòu)908的一部分可以選擇性地通過操作切換元件（一個(gè)顯示為978）將外部連接件(Pin0至Pinj)910連接至模擬總線（ABUS）920-1的線路。在一個(gè)非常特定的實(shí)施方案中，I/O結(jié)構(gòu)部分908的切換元件（例如，978）的狀態(tài)可以通過來自DSI（未示出）的信號(hào)或配置信息來確立。外部連接件910也可以直接連接到塊I/O976。在模擬塊906-1內(nèi)，塊I/O976可以通過切換結(jié)構(gòu)970-0連接至塊總線921。切換結(jié)構(gòu)970-0可以包括切換元件（一個(gè)顯示為982）。在一個(gè)非常特定的實(shí)施方案中，一些切換元件（例如，982）的狀態(tài)可以通過來自DSI（未示出）的信號(hào)或配置信息來確立，而切換元件（例如，982）中的其他切換元件可以進(jìn)一步由ADC定序器（未示出）進(jìn)行控制。同樣，在模擬塊906-1內(nèi)，塊總線921的線路可以通過切換結(jié)構(gòu)970-1連接到模擬總線（SARBUS）920-0。切換結(jié)構(gòu)970-1可以包括切換元件（一個(gè)顯示為983），該切換元件具有通過來自DSI（未示出）的信號(hào)、配置信息、或來自ADC定序器（未示出）的信號(hào)而確立的狀態(tài)。在圖9的特定實(shí)施方案中，模擬塊906也可以包括運(yùn)算放大器（opamp）電路990-0/1，其可以通過切換結(jié)構(gòu)991-0連接到塊總線921并通過切換結(jié)構(gòu)991-1連接到參考電壓輸入。還示出了偏置電流復(fù)制器電路992，其可以向運(yùn)算放大器電路990-0/1提供偏置電流。然而，應(yīng)該理解的是，具有其他功能類型（即，不是運(yùn)算放大器塊）的模擬塊可能包括類似的可編程路由，以實(shí)現(xiàn)到某個(gè)固定功能模擬電路（例如，SARADC）的輸入的擴(kuò)展。這樣，各個(gè)總線和引線可以通過其他模擬塊的切換結(jié)構(gòu)憑借來自以下當(dāng)中任一個(gè)的信號(hào)動(dòng)態(tài)地連接至SARADC的輸入：ADC定序器；DSI（由數(shù)字塊產(chǎn)生）；或配置數(shù)據(jù)。前者能夠?qū)崿F(xiàn)這種切換的動(dòng)態(tài)控制。圖10是示出可以包括在實(shí)施方案中的ADC定序器1006-0和SARADC1006-0的示意框圖。圖10可以是圖7中顯示為706-0/1的SARADC和ADC定序器的一個(gè)特定實(shí)現(xiàn)。ADC定序器1006-1可以包括控制部分1003、信道配置部分1005、定序器邏輯和狀態(tài)機(jī)（定序器邏輯）1007、算術(shù)/邏輯（ALU）部分1009、信道工作部分1011、中斷屏蔽1013和中斷發(fā)生器1015。控制部分1003可以接收用于控制定序器邏輯1007的操作并因此控制ADC定序器1006-1的操作的數(shù)值。在一個(gè)實(shí)施方案中，根據(jù)配置數(shù)據(jù)，從定序器邏輯1007輸出的控制值可以由定序器邏輯1007產(chǎn)生，或從經(jīng)過DSI1018接收到的信號(hào)產(chǎn)生。信道配置部分1005可以為SARADC1006-0掃描的每個(gè)信道提供配置數(shù)據(jù)。因此，可以將樣本值分配給信道和/或可以對(duì)信道相互不同地進(jìn)行處理。定序器邏輯1007可以根據(jù)其自身電路，或根據(jù)經(jīng)過DSI1018接收的信號(hào)（其可以從可編程數(shù)字塊產(chǎn)生）來控制SARADC1006-0的操作。這種信號(hào)顯示為ADC_Ctrl/Cfg。在所示實(shí)施方案中，定序器邏輯1007可以用控制值SAR_CTRL/CFG控制和配置SARDAC1006-0。定序器邏輯1007還可以向DSI輸出指令，以使得能夠?qū)Σ蓸硬僮鬟M(jìn)行監(jiān)控和/或器件的其他部分能接收到采樣結(jié)果。在所示的特定實(shí)施方案中，這種值可以包括圖7中所述的那些（即，采樣_完成(sample_done)、channel_id_valid、channel_id、sar_datavalid）。ALU部分1009可以接收來自SARADC1006-0的樣本數(shù)據(jù)（SAR_DATA），并且可以對(duì)這些數(shù)據(jù)進(jìn)行算術(shù)和/或邏輯運(yùn)算。這些運(yùn)算可以根據(jù)從定序器邏輯1007輸出的控制數(shù)據(jù)來進(jìn)行。算術(shù)/邏輯運(yùn)算可以包括但不限于：值的累計(jì)、值的求平均、將符號(hào)應(yīng)用到值、擴(kuò)展值的大小，或值的移位。當(dāng)然，根據(jù)來自定序器邏輯1007的輸出，ALU部分1009可以不對(duì)樣本數(shù)據(jù)進(jìn)行運(yùn)算。可以將從ALU部分1009輸出的經(jīng)處理的（或未處理的）樣本數(shù)據(jù)提供給DSI1018（sar_data）和提供給信道工作部分1011。信道工作部分1011可以在系統(tǒng)總線1040上輸出（經(jīng)處理的）樣本值以供處理器部分等使用。另外，信道工作部分1011可以經(jīng)過系統(tǒng)總線1040接收中斷屏蔽數(shù)據(jù)。中斷發(fā)生器1015可以根據(jù)定序器邏輯1007的狀態(tài)產(chǎn)生中斷。根據(jù)中斷屏蔽1013，可以激活中斷（sar_int）。以上實(shí)施方案已經(jīng)示出了器件和相應(yīng)的操作方法?，F(xiàn)將參考流程圖描述另外的方法實(shí)施方案。圖11是根據(jù)一個(gè)實(shí)施方案的方法1100的流程圖。方法1100可以包括根據(jù)編程的數(shù)字塊或固定的定序器電路將器件輸入連接至固定功能模擬電路，1121。編程的數(shù)字塊可以是用配置數(shù)據(jù)編程以產(chǎn)生控制信號(hào)的可編程數(shù)字塊，其中控制信號(hào)能夠?qū)崿F(xiàn)到器件輸入的連接。在一個(gè)非常特定的實(shí)施方案中，固定功能模擬電路可以是ADC電路?？梢元?dú)立于處理器處理來自固定功能模擬電路的多個(gè)輸出結(jié)果，1123。這種行為可以包括利用不同于相同器件上包括的中央處理單元的電路來處理數(shù)據(jù)。圖12是根據(jù)另一個(gè)實(shí)施方案的方法1200的流程圖。方法1200可以包括設(shè)置ADC的控制值，1225。這種行為可以包括用配置數(shù)據(jù)對(duì)器件進(jìn)行編程，或向器件提供預(yù)定輸入。如果該控制值表示定序器控制（來自1227的“是”），那么ADC的操作可以用定序器電路來控制，1229。然而，如果該控制值不表示定序器控制（來自1227的“否”），那么模擬塊I/O開關(guān)可以配置為到ADC的輸入，1231。這種行為可以實(shí)現(xiàn)ADC和器件的外部連接件之間的靜態(tài)和/或動(dòng)態(tài)的連接。方法1200可進(jìn)一步包括用編程的數(shù)字塊控制模擬塊I/O開關(guān)，1233。ADC的操作可以用編程的數(shù)字塊進(jìn)行控制，1235。應(yīng)該理解的是，整個(gè)本說明書中涉及的“一個(gè)實(shí)施方案”或“實(shí)施方案”意指在關(guān)于該實(shí)施方案描述的特定特征、結(jié)構(gòu)或特點(diǎn)包括在本發(fā)明的至少一個(gè)實(shí)施方案中。因此，強(qiáng)調(diào)的是并且應(yīng)該理解的是，本說明書的各個(gè)部分中提到的“實(shí)施方案”或“一個(gè)實(shí)施方案”或“備選實(shí)施方案”中的兩個(gè)或多個(gè)不一定都指代相同的實(shí)施方案。進(jìn)一步地，特定特征、結(jié)構(gòu)或特點(diǎn)可以在本發(fā)明的一個(gè)或多個(gè)實(shí)施方案中適當(dāng)?shù)亟M合。同樣，應(yīng)該理解的是，在以上本發(fā)明的示例性實(shí)施方案的描述中，本發(fā)明的各種特征有時(shí)在一個(gè)單獨(dú)的實(shí)施方案、附圖或其描述中被組合在一起，目的是精簡公開內(nèi)容以協(xié)助理解各個(gè)發(fā)明方面的一個(gè)或多個(gè)。然而，所公開的方法不能理解為反映權(quán)利要求需要比各個(gè)權(quán)利要求中清楚敘述的特征更多的特征的意圖。相反，創(chuàng)造性的方面在于少于單個(gè)前述公開的實(shí)施方案的所有特征。因此，具體描述之后的權(quán)利要求在此清楚地合并到本具體描述中，每個(gè)權(quán)利要求獨(dú)立地作為本發(fā)明的單獨(dú)的實(shí)施方案。