專利名稱：一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路設(shè)計領(lǐng)域，特別涉及一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)及方法。
背景技術(shù)：
在信息的價值越來越被人們重視的情況下，信息安全已經(jīng)成為了業(yè)界討論的熱點，安全芯片在信息社會的各個領(lǐng)域中應(yīng)用廣泛，其主要功能包括對用戶關(guān)鍵數(shù)據(jù)的安全存儲、加密、解密以及身份識別等。正因為安全芯片中數(shù)據(jù)的重要性，且隨著攻擊技術(shù)的不斷發(fā)展，故障攻擊成為獲取安全芯片中數(shù)據(jù)的主要攻擊手段之一。故障攻擊指讓芯片工作在非正常工作條件下，比如異常電壓、溫度、時鐘頻率及電磁環(huán)境等，這些非正常的工作條件可能誘導(dǎo)芯片發(fā)生錯誤的行為，讓芯片內(nèi)部的一些安全操作失效，導(dǎo)致芯片采取的安全措施被旁路，進而泄漏機密數(shù)據(jù)。其中，針對芯片時鐘頻率的攻擊是非物理攻擊中最常見的一種攻擊手段，然而針對該種類型的攻擊目前尚還沒有設(shè)計精確的芯片抗攻擊系統(tǒng)去檢測和應(yīng)對該種類型的攻擊。

發(fā)明內(nèi)容
本發(fā)明旨在解決上述現(xiàn)有技術(shù)中存在的技術(shù)問題，提供一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，有效對芯片的時鐘頻率攻擊進行檢測并及時報警。本發(fā)明的實施例提供一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，包括依次電連接的頻率采樣電路、數(shù)據(jù)轉(zhuǎn)換電路、比較器及監(jiān)控器；所述頻率采樣電路，用于根據(jù)芯片時鐘頻率進行電壓采樣，并輸出采樣電壓VI ；所述數(shù)據(jù)轉(zhuǎn)換電路，用于根據(jù)芯片時鐘頻率對頻率采樣電路的采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算，并輸出均值電壓信號VO ；所述比較器，用于將所述輸出的均值電壓信號VO與基準電壓VREF進行比較，并輸出比較結(jié)果；監(jiān)控器，用于根據(jù)比較結(jié)果判斷芯片時鐘頻率是否發(fā)生異常，并在芯片時鐘頻率發(fā)生異常時發(fā)出報警信號。進一步地，所述頻率采樣電路包括電壓源，M分頻器，開關(guān)電容電路，第一電阻；所述電壓源與開關(guān)電容電路的輸入端相連接，開關(guān)電容電路的輸出端與第一電阻的一端相連接，第一電阻的另一端接地；所述開關(guān)電容電路的輸出端還通過一 RC濾波電路與數(shù)據(jù)轉(zhuǎn)換電路的輸入端相連接；所述芯片時鐘頻率經(jīng)過M分頻器分頻后控制所述開關(guān)電容電路工作，并通過開關(guān)電容電路的輸出端輸出米樣電壓VI。進一步地，所述開關(guān)電容電路包括第一可控開關(guān)、第二可控開關(guān)、第一電容及雙相不交疊時鐘電路，所述電壓源、第一可控開關(guān)、第二可控開關(guān)及所述第一電阻的一端依次電連接，所述第一可控開關(guān)的兩端并接所述第一電容，所述雙向不交疊電路的輸入端與M分頻器的輸出端電連接，雙向不交疊電路的輸出端分別與第一可控開關(guān)及第二可控開關(guān)的控制端電連接；所述雙向不交疊電路，用于根據(jù)M分頻后的芯片時鐘頻率控制輸出兩個不交疊控制信號控制所述第一可控開關(guān)及第二可控開關(guān)交替導(dǎo)通。進一步地，所述數(shù)據(jù)轉(zhuǎn)換電路包括模數(shù)轉(zhuǎn)換器，移位寄存器，加法器，除法器及數(shù)模轉(zhuǎn)換器；所述模數(shù)轉(zhuǎn)換器、移位寄存器、加法器、除法器及數(shù)模轉(zhuǎn)換器依次電連接；所述模數(shù)轉(zhuǎn)換器的輸入端與所述開關(guān)電容電路的輸出端相連接，用于根據(jù)芯片時鐘頻率對所述采樣電壓VI進行模數(shù)轉(zhuǎn)換；所述移位寄存器，用于根據(jù)芯片時鐘頻率對模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進行移位操作；所述加法器，用于對M次移位后的數(shù)據(jù)進行累加計算；所述除法器，用于根據(jù)分頻后的芯片時鐘頻率對累加后的和數(shù)據(jù)進行除以M運算；所述數(shù)模轉(zhuǎn)換器，用于根據(jù)分頻后的芯片時鐘頻率對除法器計算的數(shù)據(jù)進行數(shù)模轉(zhuǎn)換，并輸出均值電壓信號V0。進一步地，所述比較器的正向輸入端與數(shù)模轉(zhuǎn)換器的輸出端相連接，用于接收所述均值電壓信號V0，比較器的反向輸入端用于加載基準電壓VREF，比較器的輸出端與監(jiān)控器相連接，用于輸出比 較結(jié)果。進一步地，所述RC濾波電路包括第二電阻及第二電容，所述第二電阻串接在所述模數(shù)轉(zhuǎn)換器的輸入端與所述開關(guān)電容電路的輸出端之間，第二電阻與模數(shù)轉(zhuǎn)換器相連接的一端還與第二電容的一端相連接，第二電容的另一端接地。本發(fā)明還提供一種上述基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作方法包所述工作方法包括以下步驟:控制將芯片時鐘頻率進行M分頻，并根據(jù)芯片的時鐘頻率控制頻率采樣電路進行
Trr IrDD-Rl
電壓采樣并輸出采樣電壓Γ/ =-.其中，VDD為采樣電路內(nèi)部的電壓源電壓，
RCK + Rl 5
M
等效電阻二 —-—，fCLK為芯片的時鐘頻率，R1、Cl為設(shè)定值；
J CLK.C.1根據(jù)芯片時鐘頻率控制數(shù)據(jù)轉(zhuǎn)換電路對采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算，并輸出均值電壓信號VO ；比較器接收所述均值電壓信號V0，并與輸入的基準電壓VREF進行比較，輸出比較結(jié)果;監(jiān)控器接收所述比較結(jié)果，判斷芯片時鐘頻率是否發(fā)生異常，并在異常時控制輸出報警信號。進一步地，所述根據(jù)芯片的時鐘頻率控制數(shù)據(jù)轉(zhuǎn)換電路對采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算的具體方法包括，
在芯片時鐘的每一個時鐘周期，控制對所述采樣電壓VI進行模數(shù)轉(zhuǎn)換一次；在芯片時鐘的每一個時鐘周期，控制對所述模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進行一次移位操作；控制對M次移位操作后的數(shù)據(jù)進行累加運算；在芯片時鐘的每一個M分頻后的時鐘周期，控制對累加運算后的數(shù)據(jù)進行除以M
運算；在芯片時鐘的每一個M分頻后的時鐘周期，控制對除以M運算后的數(shù)據(jù)進行數(shù)模轉(zhuǎn)換，并輸出轉(zhuǎn)后的均值電壓V0。優(yōu)選地，比較器接收所述均值電壓信號V0，并與輸入的基準電壓VREF進行比較，且當(dāng)VO彡VREF時，比較器輸出高電平信號；當(dāng)VO < VREF時，比較器輸出低電平信號。進一步地，監(jiān)控器接收比較器輸出的電平信號，并與預(yù)設(shè)電平信號進行比較，當(dāng)監(jiān)控器接收的電平信號與其預(yù)設(shè)電平信號不一致時，發(fā)出報警信號進行報警。以上所述技術(shù)方案，整個時鐘頻率檢測電路由頻率采樣電路、數(shù)據(jù)轉(zhuǎn)換電路和比較器組成，通過頻率采樣電路的采樣，數(shù)據(jù)轉(zhuǎn)換電路的分析處理，通過將分析后的結(jié)果進行比較，根據(jù)比較結(jié)果對芯片的時鐘頻率進行監(jiān)測，可及時發(fā)現(xiàn)系統(tǒng)時鐘頻率的異常，并向系統(tǒng)發(fā)出警告，有效實現(xiàn)了對芯片時鐘頻率攻擊的檢測并及時進行報警。


圖1是本發(fā)明一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)電路結(jié)構(gòu)示意圖；圖2是本發(fā)明的芯片抗攻擊系統(tǒng)電路種的各種信號示意圖；圖3是本發(fā)明一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作流程圖。
具體實施例方式為了使本發(fā)明所解決的技術(shù)問題、技術(shù)方案及有益效果更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。根據(jù)圖1所示，本發(fā)明提供的一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的實施例包括依次電連接的頻率采樣電路10、數(shù)據(jù)轉(zhuǎn)換電路20、比較器30及監(jiān)控器40 ；所述頻率采樣電路10，用于根據(jù)芯片時鐘CLK的頻率進行電壓采樣，并輸出采樣電壓VI ；所述數(shù)據(jù)轉(zhuǎn)換電路20，用于根據(jù)芯片時鐘CLK的頻率對頻率采樣電路的采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算，并輸出均值電壓信號VO ；所述比較器30，用于將所述輸出的均值電壓信號VO與基準電壓VREF進行比較，并輸出比較結(jié)果；監(jiān)控器40，用于根據(jù)比較結(jié)果判斷芯片時鐘CLK的頻率是否發(fā)生異常，并在芯片時鐘CLK的頻率發(fā)生異常時發(fā)出報警信號。進一步地，所述頻率采樣電路10包括一個自身帶有的電壓源VDD，M分頻器12，開關(guān)電容電路11及第一電阻Rl ；所述電壓源VDD與開關(guān)電容電路11的輸入端相連接，開關(guān)電容電路11的輸出端與第一電阻Rl的一端相連接，第一電阻Rl的另一端接地；所述開關(guān)電容電路11的輸出端還與數(shù)據(jù)轉(zhuǎn)換電路12的輸入端相連接，用于向數(shù)據(jù)轉(zhuǎn)換電路12發(fā)送采樣電壓VI ；所述芯片時鐘CLK的頻率經(jīng)過M分頻器12分頻后控制所述開關(guān)電容電路11的工作，并通過開關(guān)電容電路11的輸出端輸出米樣電壓VI。所述電壓源VDD、開關(guān)電容電路11及第一電阻Rl組成一個回路，在所述開關(guān)電容電路11與第一電阻Rl相連接的一端，即開關(guān)電容電路11的輸出端會產(chǎn)生一個電壓信號，對該電壓信號進行電壓采樣，輸出采樣電壓VI，并發(fā)送給所述數(shù)據(jù)轉(zhuǎn)換電路20。優(yōu)選地，本實施中所述的開關(guān)電容電路11包括第一可控開關(guān)S1、第二可控開關(guān)S2、第一電容Cl及雙相不交疊時鐘電路13，所述電壓源VDD、第一可控開關(guān)S1、第二可控開關(guān)S2及所述第一電阻Rl的一端依次電連接，所述第一可控開關(guān)SI的兩端并接所述第一電容Cl，所述雙向不交疊時鐘電路13的輸入端與M分頻器12的輸出端電連接，雙向不交疊時鐘電路13的輸出端分別與第一可控開關(guān)SI及第二可控開關(guān)S2的控制端電連接。芯片時鐘CLK，經(jīng)過M分頻 器進行M分頻生成分頻后的時鐘CLKDIVM，分頻后的時鐘CLKDIVM的頻率為faK/M，fCLK為芯片時鐘CLK的頻率。將所述M分頻后的頻率輸入所述雙向不交疊電路13的信號輸入端，在雙向不交疊電路的輸出端可輸出兩個控制信號Φ1、Φ 2，這兩個信號為雙相不交疊時鐘信號，控制第一可控開關(guān)SI及第二可控S2交替導(dǎo)通，控制信號Φ1、Φ2的頻率與CLKDIVM的頻率相同。在上述頻率采樣電路10中，雙相不交疊時鐘電路13、第一可控開關(guān)S1、第二可控開關(guān)S2及第一電容Cl組成的開關(guān)電容電路11的等效電阻為RCK，
MRCK = — —( I )
Jcik.ClRCK隨芯片時鐘CLK頻率的變化而變化，芯片時鐘CLK頻率faK增大，RCK減??；芯片時鐘CLK頻率減小，RCK增大。因此RCK與第一電阻Rl對電壓源VDD的分壓取樣電壓VI也將隨芯片時鐘CLK頻率fM的變化而變化，芯片時鐘CLK頻率fM增大，取樣電壓VI增大；芯片時鐘CLK頻率減小，取樣電壓VI減小。由于開關(guān)電容電路11的等效電阻為一個芯片時鐘周期內(nèi)的平均電阻，所以采樣電壓VI的值在一個CLKDIVM的時鐘周期內(nèi)是波動的。進一步地，所述數(shù)據(jù)轉(zhuǎn)換電路20包括模數(shù)轉(zhuǎn)換器21，移位寄存器22，加法器，除法器23及數(shù)模轉(zhuǎn)換器24 ；所述模數(shù)轉(zhuǎn)換器21、移位寄存器22、加法器、除法器23及數(shù)模轉(zhuǎn)換器24依次電連接;所述模數(shù)轉(zhuǎn)換器21的輸入端與所述開關(guān)電容電路11的輸出端相連接，用于根據(jù)芯片時鐘CLK的頻率對所述采樣電壓VI進行模數(shù)轉(zhuǎn)換；所述移位寄存器22，用于根據(jù)芯片時鐘CLK的頻率對模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進行移位操作；所述加法器，用于對M次移位后的數(shù)據(jù)進行累加計算；
所述除法器23，用于根據(jù)分頻后的時鐘CLKDIVM的頻率對累加后的和數(shù)據(jù)進行除以M運算；所述數(shù)模轉(zhuǎn)換器24，用于根據(jù)分頻后的時鐘CLKDIVM的頻率對除法器計算的數(shù)據(jù)進行數(shù)模轉(zhuǎn)換，并輸出所述均值電壓信號W。所述模數(shù)轉(zhuǎn)換器21與M分頻器12的輸出端相連接，因此所述數(shù)模轉(zhuǎn)換器21的采樣頻率為芯片時鐘CLK的頻率，即每個芯片時鐘CLK的周期控制模數(shù)轉(zhuǎn)換器21進行一次轉(zhuǎn)換，在一個分頻后的時鐘CLKDIVM周期內(nèi)對采樣電壓VI進行M次轉(zhuǎn)換，M值越大，在一個分頻后的時鐘CLKDIVM周期內(nèi)對VI的電壓的轉(zhuǎn)換值就越多，數(shù)據(jù)轉(zhuǎn)換電路20輸出的均值電壓信號VO就越接近與輸入電壓VI的平均值，濾波性能越好。這里所述的每個芯片時鐘CLK的周期控制模數(shù)轉(zhuǎn)換器21進行一次轉(zhuǎn)換，可以設(shè)定在每個芯片時鐘CLK的上升沿進行轉(zhuǎn)換，也可以設(shè)定在每個芯片時鐘CLK的下降沿進行轉(zhuǎn)換。在數(shù)據(jù)轉(zhuǎn)換電路20中，進一步地，所述模數(shù)轉(zhuǎn)換器21在每一個芯片時鐘CLK的時鐘周期對電壓VI進行一次模數(shù)轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)發(fā)送給所述移位寄存器22。同樣，結(jié)合圖1所示，移位寄存器22在每一個芯片時鐘CLK的時鐘周期控制對模數(shù)轉(zhuǎn)換器21轉(zhuǎn)換的數(shù)據(jù)進行一次移位操作，一個CLKDIVM時鐘周期內(nèi)共做M次移位操作，當(dāng)在M個芯片時鐘的控制下進行M次移位操作結(jié)束后，控制將移位寄存器復(fù)位，等待下一個芯片時鐘CLK的時鐘觸發(fā)，進行下一個M次移位操作。這里可以設(shè)定在時鐘的上升沿或者下降沿時控制所述移位寄存器22進行工作。所述加法器，對移位寄存器中的M個移位后的數(shù)據(jù)進行累加運算，加法器的工作不受芯片時鐘的控制并將計算的累加和發(fā)送給所述除法器23。除法器23對M個移位操作后的數(shù)據(jù)的累加和進行除以M運算，得到一個表示采樣電壓VI平均值的二進制數(shù)，這里所述的除法器在每一個CLKDIVM時鐘周期工作一次，即在時鐘CLKDIVM的每一個時鐘的上升沿或者下降沿控制所述除法器23對加法器的累加和進行除以M的運算。所述數(shù)模轉(zhuǎn)換器24在每一個CLKDIVM時鐘周期對除法器24輸出的二進制數(shù)進行一次數(shù)模轉(zhuǎn)換，得到一個模擬均值電壓信號V0，該均值電壓信號VO的大小即為頻率采樣電路輸出采樣電壓VI的平均值。所述比較器30對經(jīng)數(shù)據(jù)轉(zhuǎn)換電路20處理后的均值電壓信號VO與基準電壓VREF進行比較，并輸出比較結(jié)果。具體為，所述比較器30的正向輸入端與數(shù)模轉(zhuǎn)換器24的輸出端相連接，用于接收所述均值電壓信號V0，比較器30的反向輸入端用于加載基準電壓VREF,比較器30的輸出端與監(jiān)控器40相連接，用于輸出比較結(jié)果。本實施中，優(yōu)選地，當(dāng)VO彡VREF時，比較器30輸出高電平信號；當(dāng)VO < VREF時，比較器30輸出低電平信號。監(jiān)控器40接收比較器30輸出的電平信號，并與預(yù)設(shè)電平信號進行比較，當(dāng)監(jiān)控器40接收的電平信號與其預(yù)設(shè)電平信號不一致時，發(fā)出報警信號進行報警。如圖2所示，示出了本發(fā)明上述優(yōu)選實施例中的各種信號，CLK為芯片的時鐘信號，其頻率為;CLKDIVM為芯片的時鐘信號經(jīng)過M分頻后的時鐘信號；VREF為基準電壓，VI為米樣電壓，VO為米樣電壓的均值電壓信號；0UT為比較器30的輸出電平信號，從圖中可以得知，由于時鐘采樣的滯后性，當(dāng)芯片時鐘CLK的頻率發(fā)生變化之后的一個周期時間，芯片抗攻擊系統(tǒng)才能檢測到芯片時鐘頻率的改變。如圖3所示，本發(fā)明還提供一種上述基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作方法，所述工作方法包括以下步驟:步驟一，控制將芯片時鐘頻率進行M分頻，并根據(jù)芯片的時鐘頻率控制頻率采樣
電路進行電壓采樣并輸出采樣電壓
權(quán)利要求
1.一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，其特征在于:包括依次電連接的頻率采樣電路、數(shù)據(jù)轉(zhuǎn)換電路、比較器及監(jiān)控器； 所述頻率采樣電路，用于根據(jù)芯片時鐘頻率進行電壓采樣，并輸出采樣電壓VI ； 所述數(shù)據(jù)轉(zhuǎn)換電路，用于根據(jù)芯片時鐘頻率對頻率采樣電路的采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算，并輸出均值電壓信號VO ； 所述比較器，用于將所述輸出的均值電壓信號VO與基準電壓VREF進行比較，并輸出比較結(jié)果； 監(jiān)控器，用于根據(jù)比較結(jié)果判斷芯片時鐘頻率是否發(fā)生異常，并在芯片時鐘頻率發(fā)生異常時發(fā)出報警信號。
2.根據(jù)權(quán)利要求1所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，其特征在于:所述頻率采樣電路包括電壓源，M分頻器，開關(guān)電容電路，第一電阻； 所述電壓源與開關(guān)電容電路的輸入端相連接，開關(guān)電容電路的輸出端與第一電阻的一端相連接，第一電阻的另一端接地； 所述開關(guān)電容電路的輸出端還通過一 RC濾波電路與數(shù)據(jù)轉(zhuǎn)換電路的輸入端相連接；所述芯片時鐘頻率經(jīng)過M分頻器分頻后控制所述開關(guān)電容電路工作，并通過開關(guān)電容電路的輸出端輸出米樣電壓VI。
3.根據(jù)權(quán)利要求2所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，其特征在于:所述開關(guān)電容電路包括第一可控開關(guān)、第二可控開關(guān)、第一電容及雙相不交疊時鐘電路，所述電壓源、第一可控開關(guān)、第二可控開關(guān)及所述第一電阻的一端依次電連接，所述第一可控開關(guān)的兩端并接所述第一電容，所述雙向不交疊電路的輸入端與M分頻器的輸出端電連接，雙向不交疊電路的輸出端分別與第一可控開關(guān)及第二可控開關(guān)的控制端電連接； 所述雙向不交疊電路，用于根據(jù)M分頻后的芯片時鐘頻率控制輸出兩個不交疊控制信號控制所述第一可控開關(guān)及第二可控開關(guān)交替導(dǎo)通。
4.根據(jù)權(quán)利要求3所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，其特征在于:所述數(shù)據(jù)轉(zhuǎn)換電路包括模數(shù)轉(zhuǎn)換器，移位寄存器，加法器，除法器及數(shù)模轉(zhuǎn)換器； 所述模數(shù)轉(zhuǎn)換器、移位寄存器、加法器、除法器及數(shù)模轉(zhuǎn)換器依次電連接； 所述模數(shù)轉(zhuǎn)換器的輸入端與所述開關(guān)電容電路的輸出端相連接，用于根據(jù)芯片時鐘頻率對所述采樣電壓VI進行模數(shù)轉(zhuǎn)換； 所述移位寄存器，用于根據(jù)芯片時鐘頻率對模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進行移位操作； 所述加法器，用于對M次移位后的數(shù)據(jù)進行累加計算； 所述除法器，用于根據(jù)分頻后的芯片時鐘頻率對累加后的和數(shù)據(jù)進行除以M運算； 所述數(shù)模轉(zhuǎn)換器，用于根據(jù)分頻后的芯片時鐘頻率對除法器計算的數(shù)據(jù)進行數(shù)模轉(zhuǎn)換，并輸出均值電壓信號V0。
5.根據(jù)權(quán)利要求4所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，其特征在于:所述比較器的正向輸入端與數(shù)模轉(zhuǎn)換器的輸出端相連接，用于接收所述均值電壓信號V0，比較器的反向輸入端用于加載基準電壓VREF，比較器的輸出端與監(jiān)控器相連接，用于輸出比較結(jié)果O
6.根據(jù)權(quán)利要求5所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，其特征在于:所述RC濾波電路包括第二電阻及第二電容，所述第二電阻串接在所述模數(shù)轉(zhuǎn)換器的輸入端與所述開關(guān)電容電路的輸出端之間，第二電阻與模數(shù)轉(zhuǎn)換器相連接的一端還與第二電容的一端相連接，第二電容的另一端接地。
7.一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作方法，其特征在于:所述芯片抗攻擊系統(tǒng)包括依次電連接的頻率采樣電路、數(shù)據(jù)轉(zhuǎn)換電路、比較器及監(jiān)控器，所述工作方法包括以下步驟: 控制將芯片時鐘頻率進行M分頻，并根據(jù)芯片的時鐘頻率控制頻率采樣電路進行電壓 采樣并輸出采樣電壓
8.根據(jù)權(quán)利要求7所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作方法，其特征在于:所述根據(jù)芯片的時鐘頻率控制數(shù)據(jù)轉(zhuǎn)換電路對采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算的具體方法包括， 在芯片的每一個時鐘周期，控制對所述采樣電壓VI進行模數(shù)轉(zhuǎn)換一次； 在芯片的每一個時鐘周期，控制對所述模數(shù)轉(zhuǎn)換后的數(shù)據(jù)進行一次移位操作； 控制對M次移位操作后的數(shù)據(jù)進行累加運算； 在芯片時鐘的每一個M分頻后的時鐘周期，控制對累加運算后的數(shù)據(jù)進行除以M運算； 在芯片時鐘的每一個M分頻后的時鐘周期，控制對除以M運算后的數(shù)據(jù)進行數(shù)模轉(zhuǎn)換，并輸出轉(zhuǎn)后的均值電壓VO。
9.根據(jù)權(quán)利要求8所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作方法，其特征在于: 比較器接收所述均值電壓信號V0，并與輸入的基準電壓VREF進行比較，且 當(dāng)VO≥VREF時，比較器輸出高電平信號； 當(dāng)VO < VREF時，比較器輸出低電平信號。
10.根據(jù)權(quán)利要求9所述的基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)的工作方法，其特征在于: 監(jiān)控器接收比較器輸出的電平信號，并與預(yù)設(shè)電平信號進行比較，當(dāng)監(jiān)控器接收的電平信號與其預(yù)設(shè)電平信號不一致時，發(fā)出報警信號進行報警。
全文摘要
一種基于時鐘頻率檢測的芯片抗攻擊系統(tǒng)，包括依次電連接的頻率采樣電路、數(shù)據(jù)轉(zhuǎn)換電路、比較器及監(jiān)控器；所述頻率采樣電路，用于根據(jù)芯片時鐘頻率進行電壓采樣，并輸出采樣電壓VI；所述數(shù)據(jù)轉(zhuǎn)換電路，用于根據(jù)芯片時鐘頻率對頻率采樣電路的采樣電壓VI進行數(shù)據(jù)轉(zhuǎn)換和均值計算，并輸出均值電壓信號VO；所述比較器，用于將所述輸出的均值電壓信號VO與基準電壓VREF進行比較，并輸出比較結(jié)果；監(jiān)控器，用于根據(jù)比較結(jié)果判斷芯片時鐘頻率是否發(fā)生異常，并在芯片時鐘頻率發(fā)生異常時發(fā)出報警信號。本發(fā)明技術(shù)方案，有效實現(xiàn)了對芯片時鐘頻率攻擊的檢測并及時進行報警。
文檔編號G06F21/55GK103077346SQ20121055827
公開日2013年5月1日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者王新亞, 吳曉勇 申請人:深圳國微技術(shù)有限公司