專利名稱：模擬存儲單元中的優(yōu)化的閾值搜索的制作方法
技術領域：
本發(fā)明一般涉及存儲設備，尤其涉及設定讀取模擬存儲單元的閾值的方法和系統(tǒng)。
背景技術：
幾種存儲設備，比如閃速存儲器利用模擬存儲單元的陣列來保存數(shù)據(jù)。每個模擬存儲單元保持代表保存在該存儲單元中的數(shù)據(jù)的一定水平的給定物理量，比如電荷或電壓。所述物理量的水平也被稱為模擬存儲值或者模擬值。在閃速存儲器中，例如，每個模擬存儲單元保持一定量的電荷。可能模擬值的范圍一般被分成多個區(qū)域，每個區(qū)域?qū)诖硪粋€或多個數(shù)據(jù)比特值的編程狀態(tài)或編程層次。通過寫入對應于一個或多個期望比特的標稱模擬值，把數(shù)據(jù)寫入模擬存儲單元中。通常稱為單階存儲單元(SLC)設備的一些存儲設備在每個存儲單元中保存單一比特的信息，即，每個存儲單元可被編程呈現(xiàn)兩種可能的存儲狀態(tài)。通常稱為多階存儲單元的更高密度的設備每個存儲單元保存兩個或者更多的比特，即，可被編程呈現(xiàn)兩種以上的可能的存儲狀態(tài)。例如在Bez 等的 “ Introduction to Flash Memory”(Proceedings of theIEEE, volume91, number4, 2003年4月，第489-502頁)中描述了閃速存儲設備，該論文在此引為參考。例如在Eitan等的“Multilevel Flash Cells and theirTrade-Offs，， (Proceedings of thel996IEEE International Electron DevicesMeeting (IEDM), New York, New York,第169-172頁)中描述了多階閃速存儲單兀和設備，該論文在此引為參考。該論文比較了幾種多階閃速存儲單元，比如commonground, DIN0R,AND, NOR 和 NAND 單元。Eitan 等在 “Can NR0M, a2-bit, Trapping Storage NVM Cell,Give a RealChallenge to Floating Gate Cells ，，(Proceedings of the 1999InternationalConference on Solid State Devices and Materials (SSDM)，Tokyo, Japan,1999 年 9 月21-24日，第522-524頁)中描述了另一種稱為氮化物只讀存儲器(NROM)的模擬存儲單元，該論文在此引為參考。Maayan 等在“A512Mb NROM Flash Data Storage Memory with8MB/s Data Rate，， (Proceedings of the2002IEEE International Solid-State CircuitsConference(ISSCC2002)，San Francisco, California,2002年 2 月 3-7 日，第 100-101 頁)中，也披露了 NROM單元，該論文在此引為參考。其它例證類型的模擬存儲單元是浮柵(FG)單元、鐵電RAM(FRAM)單元、磁性RAM(MRAM)單元、電荷捕獲閃速(CTF)和相變RAM(PRAM，也稱為相變存儲器-PCM)單兀。例如，在Kim和Koh 的“Future Memory Technology includingEmerging New Memories” (Proceedings of the24thInternational Conference on Microelectronics(MIEL), Nis, Serbia and Montenegro,2004 年 5 月 16-19 日，volumel,第377-384頁)中描述了 FRAM、MRAM和PRAM單元，該論文在此引為參考。本領域中已知設定讀取模擬存儲單元的讀取閾值和其它讀取參數(shù)的各種技術。例如，其公開內(nèi)容在此引為參考的美國專利申請公開2009/0199074披露了一種操作包括模擬存儲單元的存儲器的方法。該方法包括用可用多個方程表示的糾錯碼(ECC)對數(shù)據(jù)編碼。通過把相應的輸入存儲值寫入一組模擬存儲單元中的各個存儲單元中，把編碼數(shù)據(jù)保存在所述一組模擬存儲單元中。通過把一個或多個不同的相應讀取參數(shù)用于每組輸出存儲值，從所述一組模擬存儲單元中的各個存儲單元中，讀取多組輸出存儲值。確定由相應各組輸出存儲值滿足的方程的數(shù)目。響應滿足的方程的相應數(shù)目，識別讀取參數(shù)的優(yōu)選設定。利用讀取參數(shù)的優(yōu)選設定，對存儲器進行操作。

發(fā)明內(nèi)容
這里說明的本發(fā)明的實施例提供一種包括把數(shù)據(jù)保存在一組模擬存儲單元中的方法。利用第一讀取閾值讀取所述組中的存儲單元，從而產(chǎn)生第一讀出結(jié)果，并利用第二讀取閾值重新讀取所述組中的存儲單元，從而產(chǎn)生第二讀出結(jié)果。定義包括第一讀取閾值至少之一和第二讀取閾值至少之一的第三讀取閾值。根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，評估第一、第二和第三讀取閾值的讀出性能。根據(jù)評估的讀出性能，選擇第一、第二或第三讀取閾值，以及利用選擇的讀取閾值進行數(shù)據(jù)恢復。在一些實施例中，進行數(shù)據(jù)恢復包括恢復保存在所述一組存儲單元中的數(shù)據(jù)，或者恢復保存在不同的一組存儲單元中的數(shù)據(jù)。在一個實施例中，評估讀出性能包括根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，獲得通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果，并根據(jù)第三讀出結(jié)果估計讀出性能。在一個公開的實施例中，獲得第三讀出結(jié)果包括:根據(jù)利用一個或多個輔助讀取閾值從所述組的讀出，把所述組中的存儲單元分成第一子集和第二子集，以及通過選擇從第一子集中的存儲單元讀取的第一讀出結(jié)果，和從第二子集中的存儲單元讀出的第二讀出結(jié)果，形成第三讀出結(jié)果。在一個實施例中，輔助讀取閾值包括讀取閾值的第一集合或第二
隹A
口 O在另一個實施例中，利用糾錯碼(ECC)編碼保存的數(shù)據(jù)，以及評估讀出性能包括:把所述組中的存儲單元分成第一子集和第二子集，根據(jù)從第一子集中的存儲單元讀取的第一讀出結(jié)果，計算ECC的第一局部校正子，同時使從第二子集中的存儲單元讀取的第一讀出結(jié)果為零，根據(jù)從第二子集中的存儲單元讀出的第二讀出結(jié)果，計算ECC的第二局部校正子，同時使從第一子集中的存儲單元讀取的第二讀出結(jié)果為零，通過相加第一和第二局部校正子，計算與通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果對應的ECC的第三校正子，和通過比較關于第一讀出結(jié)果計算的第一校正子、關于第二讀出結(jié)果計算的第二校正子、和第三校正子，評估讀出性能。在一個實施例中，把所述組中的存儲單元分成第一子集和第二子集包括根據(jù)利用一個或多個輔助讀取閾值從所述組的讀出，定義第一子集和第二子集。在另一個實施例中，利用由一組奇偶校驗方程定義的ECC來編碼保存的數(shù)據(jù)，以及評估讀出性能包括計算由第一讀出結(jié)果、第二讀出結(jié)果、和如果利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果滿足的奇偶校驗方程的相應計數(shù)。在另一個實施例中，利用ECC來編碼保存的數(shù)據(jù)，以及評估讀出性能包括評估根據(jù)第一、第二和第三讀取閾值解碼ECC的成功或失敗。
在一個公開的實施例中，利用ECC來編碼保存的數(shù)據(jù)，以及評估讀出性能包括評估根據(jù)第一、第二和第三讀取閾值解碼ECC的解碼處理的中間結(jié)果。評估中間結(jié)果可包括計算ECC的錯誤定位多項式的秩。在一個實施例中，ECC包括包含多個輔助ECC的合成ECC，以及評估中間結(jié)果包括只評估輔助ECC的子集的解碼結(jié)果。在另一個實施例中，模擬存儲單元包含在存儲設備中，以及讀取和重新讀取存儲單元包括接收并在存儲設備中進行利用第一和第二讀取閾值讀取存儲單元的單一讀取命令。按照本發(fā)明的實施例，另外提供包括存儲器和存儲電路的設備。存儲器包括多個模擬存儲單元。存儲電路被配置成把數(shù)據(jù)保存在一組模擬存儲單元中，利用第一讀取閾值讀取所述組中的存儲單元從而產(chǎn)生第一讀出結(jié)果，利用第二讀取閾值重新讀取所述組中的存儲單元從而產(chǎn)生第二讀出結(jié)果，定義包括第一讀取閾值至少之一和第二讀取閾值至少之一的第三讀取閾值，根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，評估第一、第二和第三讀取閾值的讀出性能，根據(jù)評估的讀出性能，選擇第一、第二或第三讀取閾值，以及利用選擇的讀取閾值進行數(shù)據(jù)恢復。按照本發(fā)明的實施例，另外提供包括接口和存儲電路的設備。所述接口被配置成與包括多個模擬存儲單元的存儲器通信。存儲電路被配置成把數(shù)據(jù)保存在一組模擬存儲單元中，利用第一讀取閾值讀取所述組中的存儲單元從而產(chǎn)生第一讀出結(jié)果，利用第二讀取閾值重新讀取所述組中的存儲單元從而產(chǎn)生第二讀出結(jié)果，定義包括第一讀取閾值至少之一和第二讀取閾值至少之一的第三讀取閾值，根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，評估第一、第二和第三讀取閾值的讀出性能，根據(jù)評估的讀出性能選擇第一、第二或第三讀取閾值，和利用選擇的讀取閾值進行數(shù)據(jù)恢復。


根據(jù)結(jié)合附圖進行的本發(fā)明的實施例的以下詳細說明，將更充分地理解本發(fā)明，其中:圖1是按照本發(fā)明的實施例，示意圖解說明存儲系統(tǒng)的方框圖；圖2和3是按照本發(fā)明的實施例，示意圖解說明選擇最佳讀取閾值的方案的示圖；和圖4和5是按照本發(fā)明的實施例，示意圖解說明選擇最佳讀取閾值的方法的流程圖。
具體實施方式
概述一般通過把代表數(shù)據(jù)的相應模擬存儲值寫入模擬存儲單元中，把數(shù)據(jù)保存在模擬存儲單元中。模擬存儲值的范圍一般被分成代表可能的數(shù)據(jù)值的多個區(qū)域(稱為編程層次)。一般通過比較模擬存儲單元的模擬存儲值和置于相鄰編程層次之間的邊界的某些讀取閾值，讀取模擬存儲單元。在許多實際情況下，存儲單元的模擬存儲值隨時間變化，并且因存儲單元組而異。于是，重要的是高精度地跟蹤和布置讀取閾值。讀取閾值的精確布置對讀取錯誤的概率有相當大的影響。另一方面，多組讀取閾值的評估會招致相當大的等待時間和功耗，例如因為該任務涉及從存儲單元的大量讀取操作。當利用每個單元保存大量比特的高階MLC時，讀取閾值的評估變得特別復雜。這里說明的本發(fā)明的實施例提供改進的評估讀取閾值的方法和系統(tǒng)。公開的技術在只利用讀取閾值的多個集合的較小子集實際讀取存儲單元的時候，評估這些集合的讀出性能。利用計算評估剩余各組讀取閾值的讀出性能，而不實際讀取存儲單元。結(jié)果，顯著降低由閾值評估處理招致的等待時間和功耗。隨后把表現(xiàn)最好的讀取閾值集合用于恢復保存的數(shù)據(jù)。在一些實施例中，利用讀取閾值的第一集合和第二集合，讀取一組模擬存儲單元，以分別產(chǎn)生第一和第二讀出結(jié)果。通過選擇第一集合中的至少一個讀取閾值，和第二集合中的至少一個讀取閾值，形成讀取閾值的第三集合，稱為混合集合。根據(jù)第一和第二讀出結(jié)果，評估第一、第二和第三集合的讀出性能，并選擇表現(xiàn)最好的讀取閾值集合用于解碼保存的數(shù)據(jù)。另一方面，表現(xiàn)最好的讀取閾值集合用于解碼另一組存儲單元中的數(shù)據(jù)。特別地，在不利用混合集合讀取閾值讀取存儲單元的情況下，評估混合集合的讀出性能。這種方案可用于評估從少量的初始集合中選擇的讀取閾值的所有可能組合。這里說明評估這種混合集合的讀出性能的幾種例證方案。在一個實施例中，通過逐個單元地從第一或第二讀出結(jié)果中，選擇對應的讀出結(jié)果，再現(xiàn)混合集合的讀出結(jié)果(利用計算，而不讀取存儲單元)。是否從第一或第二讀出結(jié)果中選擇讀出結(jié)果的決定是取決于利用一個或多個輔助閾值的輔助讀取操作的相應結(jié)果，逐個單元地作出的。在備選實施例中，用糾錯碼(ECC)，比如低密度奇偶校驗(LDPC)碼，編碼保存在所述一組存儲單元中的數(shù)據(jù)。根據(jù)輔助讀取操作的結(jié)果或者其它適當標準，把所述一組存儲單元分成多個子集。在利用讀取閾值的第一集合，讀取存儲單元之后，關于存儲單元的每個子集，計算ECC的相應局部校正子。對利用讀取閾值的第二集合獲得的讀出結(jié)果，重復該處理，以同樣產(chǎn)生該集合的局部校正子。通過合計(模2，即異或)局部校正子的適當組合，評估讀取閾值的第一、第二和第三(混合)集合的讀出性能。在一些實施例中，只保留與讀取閾值的各個集合相關的局部校正子，原始的讀出結(jié)果被丟棄。從而，顯著降低了閾值評估處理所需的存儲空間。系統(tǒng)描述圖1是按照本發(fā)明的實施例，示意地圖解說明存儲系統(tǒng)20的方框圖。系統(tǒng)20可以用作各種主機系統(tǒng)和設備中，比如用在計算設備、蜂窩電話機或其它通信終端、可拆卸存儲模塊(有時稱為“USB閃速驅(qū)動器”)、固態(tài)磁盤(SSD)、數(shù)字照相機、音樂和其它媒體播放器、和/或其中保存和取回數(shù)據(jù)的任何其它系統(tǒng)或設備中。系統(tǒng)20包含把數(shù)據(jù)保存在存儲單元陣列28中的存儲設備24。存儲陣列包含多個存儲塊34。每個存儲塊34包含多個模擬存儲單元32。在本專利申請的上下文中和在權利要求中，術語“模擬存儲單元”用于描述保持物理參數(shù)，比如電壓或電荷的連續(xù)模擬值的任何存儲單元。陣列28可包含任何類型的模擬存儲單元，比如NAN，NOR和電荷捕獲閃速(CTF)閃速單元，相變RAM (PRAM,也稱為相變存儲器-PCM)，氮化物只讀存儲器(NROM)，鐵電RAM(FRAM)，磁性 RAM(MRAM)和 / 或動態(tài) RAM(DRAM)單元。
這里，把保存在單元中的電荷電平和/或?qū)懭雴卧蛷膯卧x出的模擬電壓或電流共同稱為模擬值、模擬存儲值或存儲值。存儲值可包含例如閾值電壓或者任何其它適當類型的存儲值。通過對存儲單元編程，以呈現(xiàn)相應的編程狀態(tài)(也稱為編程層次)，系統(tǒng)20把數(shù)據(jù)保存在模擬存儲單元中。編程狀態(tài)選自可能狀態(tài)的有限集合，并且每個編程狀態(tài)對應于某個標稱存儲值。例如，通過把8個可能的標稱存儲值之一寫入存儲單元中，3比特/單元MLC可被編程，以呈現(xiàn)8種可能的編程狀態(tài)之一。存儲設備24包含讀/寫(R/W)單元36，R/W單元36把用于保存在存儲設備中的數(shù)據(jù)轉(zhuǎn)換成模擬存儲值，然后把它們寫入存儲單元32中。在備選實施例中，R/W單元不進行轉(zhuǎn)換，而是被提供電壓樣本，即，被提供用于保存在單元中的存儲值。當從陣列28讀出數(shù)據(jù)時，R/W單元36把存儲單元32的存儲值轉(zhuǎn)換成具有一個或多個比特的分辨率的數(shù)字樣本。數(shù)據(jù)一般是以組(稱為頁)為單位，寫入存儲單元和從存儲單元讀取的。在一些實施例中，通過對存儲單元32施加一個或多個負擦除脈沖，R/W單元可以擦除一組存儲單元32。一般在整個存儲塊中進行擦除。數(shù)據(jù)在存儲設備24中的存儲和從存儲設備24的取回由存儲器控制器40進行。存儲器控制器包含與存儲設備24通信的接口 44，和實現(xiàn)各種存儲器管理功能的處理器48。存儲器控制器40與主機52通信，以便接受用于存儲在存儲設備中的數(shù)據(jù)，和輸出從存儲設備取回的數(shù)據(jù)。存儲器控制器40，特別是處理器48可用硬件實現(xiàn)。另一方面，存儲器控制器可包含運行適當軟件的微處理器，或者硬件元件和軟件元件的組合。圖1的結(jié)構(gòu)是例證的系統(tǒng)結(jié)構(gòu)，表示該例證系統(tǒng)結(jié)構(gòu)只是為了概念的明晰性起見。也可使用任何其它適當?shù)拇鎯ο到y(tǒng)結(jié)構(gòu)。為了清楚起見，圖中省略了不是為理解本發(fā)明的原理必需的元件，比如各種接口、尋址電路、定時和排序電路、和調(diào)試電路。雖然圖1的例子表示單個存儲設備24，不過系統(tǒng)20可包含由存儲器控制器40控制的多個存儲設備。在圖1中所示的例證系統(tǒng)結(jié)構(gòu)中，存儲設備24和存儲器控制器40被實現(xiàn)成兩個獨立的集成電路(1C)。不過在備選實施例中，存儲設備和存儲器控制器可以集成在單個多芯片封裝(MCP)或片上系統(tǒng)(SoC)中的獨立半導體小片上，并由內(nèi)部總線互連。另一方面，一些或者全部的存儲器控制器電路可以存在于其上布置有存儲器陣列的相同小片上。另一方面，存儲器控制器40的一些或者所有功能可用軟件實現(xiàn)，并由處主機系統(tǒng)的處理器或者其它元件執(zhí)行。在一些實施例中，可以在相同小片上，或者在相同設備封裝中的獨立小片上制備主機44和存儲器控制器40。在一些實施例中，存儲器控制器40包括通用處理器，所述通用處理器可用軟件編程，以實現(xiàn)這里說明的功能。軟件可以通過網(wǎng)絡，以電子形式下載到處理器，或者另一方面或另外地，可在非臨時性有形介質(zhì)，比如磁、光或電存儲器上提供和/或保存所述軟件。在陣列28的例證結(jié)構(gòu)中，存儲單元32被排列成多行和多列，每個存儲單元包含浮柵晶體管。每一行中的晶體管的柵極由字線連接，每一列中的晶體管的源極由位線連接。存儲器陣列一般被分成多頁，即，同時編程和讀取的多組存儲單元。頁有時被細分成扇區(qū)。在一些實施例中，每一頁包含陣列的一個整行。在備選實施例中，每一行(字線)可被分成兩頁或者更多頁。例如，在一些設備中，每一行被分成兩頁，一頁包含奇數(shù)階單元，另一頁包含偶數(shù)階單元。一般，存儲器控制器40以頁為單位對數(shù)據(jù)編程，不過擦除整個存儲塊34。一般(盡管不一定)，一個存儲塊在約為IO6個存儲單元的量級上，而一頁在約為IO3-1O4個存儲單元的量級上。下面的說明描述用于選擇讀取保存在存儲單元32中的數(shù)據(jù)的讀取閾值的幾種例證技術。公開的技術可由存儲器控制器40和/或由R/W單元36實現(xiàn)。為了清楚起見，下面的說明涉及各種功能在存儲設備中的R/W單元36和存儲器控制器40中的處理器48之間的特定劃分。不過，構(gòu)成所公開的技術的各種任務一般可按照任何適當?shù)姆绞剑诖鎯ζ骺刂破骱蚏/W電路之間劃分，或者由這些元件任意之一執(zhí)行。從而，在本專利申請的上下文中和在權利要求中，存儲器控制器40和R/W電路36被共同稱為實現(xiàn)所公開的技術的存儲電路。圖2是按照本發(fā)明的實施例，示意地圖解說明選擇最佳讀取閾值的方案的示圖。在本實施例中，存儲單元32包含4級MLC，每一級保持兩個數(shù)據(jù)比特。在備選實施例中，公開的技術可用于選擇讀取任何其它適當類型的MLC，比如8級或16級MLC的讀取閾值。在圖2的例子中，一般沿著給定字線的一組存儲單元保持兩個數(shù)據(jù)頁-所述一組存儲單元中的各個存儲單元的第一比特中的稱為最低有效位(LSB)頁的一頁，和所述一組存儲單元中的各個存儲單元的第二比特中的稱為最高有效位(MSB)頁的另一頁。圖2表示所述一組存儲單元中的各個存儲單元之中的閾值電壓(Vth)分布。在這個例子中，閾值電壓是按與4種相應的編程層次對應的4種分布60Α...60 分布的。每個編程層次代表兩個比特-LSB和MSB的相應組合:
權利要求
1.一種方法，包括: 把數(shù)據(jù)保存在一組模擬存儲單元中； 利用第一讀取閾值讀取所述組中的存儲單元從而產(chǎn)生第一讀出結(jié)果； 利用第二讀取閾值重新讀取所述組中的存儲單元從而產(chǎn)生第二讀出結(jié)果； 定義包括第一讀取閾值至少之一和第二讀取閾值至少之一的第三讀取閾值； 根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，評估第一、第二和第三讀取閾值的讀出性能；和根據(jù)評估的讀出性能，選擇第一、第二或第三讀取閾值，以及利用選擇的讀取閾值進行數(shù)據(jù)恢復。
2.按照權利要求1所述的方法，其中進行數(shù)據(jù)恢復包括下述至少之一: 恢復保存在所述一組存儲單元中的數(shù)據(jù)；和 恢復保存在不同的一組存儲單元中的數(shù)據(jù)。
3.按照權利要求1所述的方法，其中評估讀出性能包括根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，獲得通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果，并根據(jù)第三讀出結(jié)果估計讀出性能。
4.按照權利要求3所述的方法，其中獲得第三讀出結(jié)果包括: 根據(jù)利用一個或多個輔助讀取閾值從所述組的讀出，把所述組中的存儲單元分成第一子集和第二子集；以及 通過選擇從第一子集中的存儲單元讀取的第一讀出結(jié)果，和從第二子集中的存儲單元讀取的第二讀出結(jié)果，形成第三讀出結(jié)果。
5.按照權利要求4所述的方法，其中輔助讀取閾值包括讀取閾值的第一集合或第二集口 ο
6.按照權利要求1所述的方法，其中利用糾錯碼(ECC)編碼保存的數(shù)據(jù)，其中評估讀出性能包括: 把所述組中的存儲單元分成第一子集和第二子集； 根據(jù)從第一子集中的存儲單元讀取的第一讀出結(jié)果，計算ECC的第一局部校正子，同時使從第二子集中的存儲單元讀取的第一讀出結(jié)果為零； 根據(jù)從第二子集中的存儲單元讀取的第二讀出結(jié)果，計算ECC的第二局部校正子，同時使從第一子集中的存儲單元讀取的第二讀出結(jié)果為零； 通過相加第一和第二局部校正子，計算與通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果對應的ECC的第三校正子；和 通過比較關于第一讀出結(jié)果計算的第一校正子、關于第二讀出結(jié)果計算的第二校正子、和第三校正子，評估讀出性能。
7.按照權利要求6所述的方法，其中把所述組中的存儲單元分成第一子集和第二子集包括根據(jù)利用一個或多個輔助讀取閾值從所述組的讀出，定義第一子集和第二子集。
8.按照權利要求1所述的方法，其中利用由一組奇偶校驗方程定義的糾錯碼(ECC)來編碼保存的數(shù)據(jù)，以及其中評估讀出性能包括計算由第一讀出結(jié)果、第二讀出結(jié)果、和通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果滿足的奇偶校驗方程的相應計數(shù)。
9.按照權利要求1所述的方法，其中利用糾錯碼(ECC)來編碼保存的數(shù)據(jù)，以及其中評估讀出性能包括評估根據(jù)第一、第二和第三讀取閾值解碼ECC的成功或失敗。
10.按照權利要求1所述的方法，其中利用糾錯碼(ECC)來編碼保存的數(shù)據(jù)，以及其中評估讀出性能包括評估根據(jù)第一、第二和第三讀取閾值解碼ECC的解碼處理的中間結(jié)果。
11.一種設備，包括: 存儲器，所述存儲器包括多個模擬存儲單元；和 存儲電路，所述存儲電路被配置成:把數(shù)據(jù)保存在一組模擬存儲單元中；利用第一讀取閾值讀取所述組中的存儲單元從而產(chǎn)生第一讀出結(jié)果；利用第二讀取閾值重新讀取所述組中的存儲單元從而產(chǎn)生第二讀出結(jié)果；定義包括第一讀取閾值至少之一和第二讀取閾值至少之一的第三讀取閾值；根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，評估第一、第二和第三讀取閾值的讀出性能；根據(jù)評估的讀出性能，選擇第一、第二或第三讀取閾值，以及利用選擇的讀取閾值進行數(shù)據(jù)恢復。
12.按照權利要求11所述的設備，其中存儲電路被配置成通過執(zhí)行下述至少之一，進行數(shù)據(jù)恢復: 恢復保存在所述一組存儲單元中的數(shù)據(jù)；和 恢復保存在不同的一組存儲單元中的數(shù)據(jù)。
13.按照權利要求11所述的設備，其中存儲電路被配置成根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，獲得通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果，并根據(jù)第三讀出結(jié)果估計讀出性能。
14.按照權利要求13所述的設備，其中存儲電路被配置成根據(jù)利用一個或多個輔助讀取閾值從所述組的讀出，把所述組中的存儲單元分成第一子集和第二子集，和通過選擇從第一子集中的存儲單元讀取的第一讀出結(jié)果，和從第二子集中的存儲單元讀取的第二讀出結(jié)果，形成第三讀出結(jié)果。
15.按照權利要求14所述的設備，其中輔助讀取閾值包括讀取閾值的第一集合或第二集合
16.按照權利要求11所述的設備，其中利用糾錯碼(ECC)編碼保存的數(shù)據(jù)，以及其中存儲電路被配置成:把所述組中的存儲單元分成第一子集和第二子集；根據(jù)從第一子集中的存儲單元讀取的第一讀出結(jié)果，計算ECC的第一局部校正子，同時使從第二子集中的存儲單元讀取的第一讀出結(jié)果為零；根據(jù)從第二子集中的存儲單元讀取的第二讀出結(jié)果，計算ECC的第二局部校正子，同時使從第一子集中的存儲單元讀取的第二讀出結(jié)果為零；通過相加第一和第二局部校正子，計算與通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果對應的ECC的第三校正子；和通過比較關于第一讀出結(jié)果計算的第一校正子、關于第二讀出結(jié)果計算的第二校正子、和第三校正子，評估讀出性能。
17.按照權利要求16所述的設備，其中存儲電路被配置成根據(jù)利用一個或多個輔助讀取閾值從所述組的讀出，定義第一子集和第二子集。
18.按照權利要求11所述的設備，其中利用由一組奇偶校驗方程定義的糾錯碼(ECC)來編碼保存的數(shù)據(jù)，以及其中存儲電路被配置成通過計算由第一讀出結(jié)果、第二讀出結(jié)果、和通過利用第三讀取閾值讀取所述組中的存儲單元理應產(chǎn)生的第三讀出結(jié)果滿足的奇偶校驗方程的相應計數(shù)，來評估讀出性能。
19.按照權利要求11所述的設備，其中利用糾錯碼(ECC)來編碼保存的數(shù)據(jù)，以及其中存儲電路被配置成通過評估根據(jù)第一、第二和第三讀取閾值解碼ECC的成功或失敗，來評估讀出性能。
20.按照權利要求11所述的設備，其中利用糾錯碼(ECC)來編碼保存的數(shù)據(jù)，以及其中存儲電路被配置成通過評估根據(jù)第一、第二和第三讀取閾值解碼ECC的解碼處理的中間結(jié)果，來評估讀出性能。
全文摘要
本發(fā)明涉及模擬存儲單元中的優(yōu)化的閾值搜索。一種方法，包括把數(shù)據(jù)保存在一組模擬存儲單元中。利用第一讀取閾值讀取所述組中的存儲單元從而產(chǎn)生第一讀出結(jié)果，并利用第二讀取閾值重新讀取所述組中的存儲單元從而產(chǎn)生第二讀出結(jié)果。定義包括第一讀取閾值至少之一和第二讀取閾值至少之一的第三讀取閾值。根據(jù)第一讀出結(jié)果和第二讀出結(jié)果，評估第一、第二和第三讀取閾值的讀出性能。根據(jù)評估的讀出性能，選擇第一、第二或第三讀取閾值，以及利用選擇的讀取閾值進行數(shù)據(jù)恢復。
文檔編號G06F13/16GK103186490SQ20121058360
公開日2013年7月3日 申請日期2012年12月28日 優(yōu)先權日2011年12月28日
發(fā)明者M·安霍爾特, N·薩莫 申請人:蘋果公司