專利名稱：雙架構(gòu)計(jì)算機(jī)系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及電子電路及計(jì)算機(jī)技術(shù)領(lǐng)域，具體設(shè)計(jì)一種雙架構(gòu)計(jì)算機(jī)系統(tǒng)。
背景技術(shù)：
隨著計(jì)算機(jī)技術(shù)的快速發(fā)展及應(yīng)對(duì)不同的數(shù)據(jù)處理要求，新的計(jì)算機(jī)系統(tǒng)架構(gòu)成為行業(yè)研究的重點(diǎn)。雙架構(gòu)計(jì)算機(jī)系統(tǒng)是當(dāng)今的一個(gè)熱門技術(shù)，本領(lǐng)域廠家已經(jīng)推出了不少相關(guān)產(chǎn)品，但多數(shù)還是通過CPCI/PXI總線進(jìn)行互連的多模塊結(jié)構(gòu)，處理器之間的數(shù)據(jù)交換也是通過CPCI/PXI總線實(shí)現(xiàn)，大大降低了并行處理的效率。
發(fā)明內(nèi)容本實(shí)用新型的目的是提供一種新型的雙架構(gòu)計(jì)算機(jī)系統(tǒng)。為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案一種雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于，包括主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊、總線模塊及二次電源模塊；主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊通過總線模塊通信連接；二次電源模塊通過總線模塊為主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊提供工作電源。作為具體的技術(shù)方案，所述二次電源模塊包括±15V電源轉(zhuǎn)換單元及+5V電源轉(zhuǎn)換單元，分別用于將28V的直流輸入電源隔離變換，輸出±15V電源及+5V電源到所述總線模塊。作為具體的技術(shù)方案，所述主控計(jì)算機(jī)模塊包括SOC處理器及SOC處理器外圍的復(fù)位電路、電源電路、FLASH存儲(chǔ)器、SRAM、時(shí)鐘電路、RS232通訊電路。作為具體的技術(shù)方案，所述圖像處理模塊包括LVDS串并轉(zhuǎn)換模塊、FPGA芯片、SRAM、五塊DSP芯片及DPRAM ；LVDS串并轉(zhuǎn)換模塊、SRAM及五塊DSP芯片均與FPGA芯片連接，DSP芯片通過DPRAM與背板總線模塊連接。作為具體的技術(shù)方案，所述時(shí)序輸出模塊包括邏輯譯碼電路及與邏輯譯碼電路連接的24路固體繼電器。作為具體的技術(shù)方案，所述模擬量輸入輸出模塊包括8路D/A輸出電路和放大器電路，以及9路A/D輸出電路和采樣保持電路。本實(shí)用新型提供的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，采用SPARC架構(gòu)的SOC芯片和DSP芯片并行處理模式，實(shí)現(xiàn)同時(shí)處理一個(gè)任務(wù)，而且圖像處理模塊上實(shí)現(xiàn)了單板上集成五塊DSP芯片。這種雙架構(gòu)模式，不僅提高了工作效率，而且大大降低了相互間的干擾，增強(qiáng)了系統(tǒng)穩(wěn)定性和集成度，減小了產(chǎn)品的體積。

圖1是本實(shí)用新型的雙架構(gòu)計(jì)算機(jī)系統(tǒng)的基本框圖；[0013]圖[0014]圖[0015]圖[0016]圖[0017]圖
具體實(shí)施方式
如圖1所示，本實(shí)用新型一種雙架構(gòu)計(jì)算機(jī)系統(tǒng)主要包括二次電源模塊、主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊及背板總線模塊。如圖2所示，二次電源模塊包括±15V電源轉(zhuǎn)換單元及+5V電源轉(zhuǎn)換單元，分別用于將28V的直流輸入電源隔離變換，輸出±15V電源及+5V電源到背板總線模塊，從而為雙架構(gòu)計(jì)算機(jī)系統(tǒng)的上述功能模塊提供穩(wěn)定的二次電源。如圖3所示，主控計(jì)算機(jī)模塊包括SOC處理器及SOC處理器外圍必要的輔助電路，輔助電路包括復(fù)位電路、電源電路、FLASH存儲(chǔ)器、SRAM、時(shí)鐘電路、RS232通訊電路。SOC處理器為SPARC架構(gòu)(可擴(kuò)充處理器架構(gòu)，Scalable Processor ARChitecture)的處理器。主控計(jì)算機(jī)模塊用于實(shí)現(xiàn)系統(tǒng)控制，完成對(duì)輸入信號(hào)的響應(yīng)、慣性測(cè)量組合的脈沖信號(hào)的計(jì)數(shù)、遙測(cè)控制、與地面的數(shù)據(jù)交換及對(duì)其他功能模塊的控制。如圖4所示，圖像處理模塊用于完成對(duì)紅外圖像的采集、控制及與主控計(jì)算機(jī)模塊進(jìn)行數(shù)據(jù)交換。圖像處理模塊具體包括LVDS串并轉(zhuǎn)換模塊、FPGA芯片、SRAM、五塊DSP芯片及DPRAM。其中，LVDS串并轉(zhuǎn)換模塊與FPGA芯片連接，用于對(duì)采集的圖像信號(hào)進(jìn)行串并聯(lián)轉(zhuǎn)換，并輸入FPGA芯片。SRAM與FPGA芯片連接，用于數(shù)據(jù)的靜態(tài)存儲(chǔ)。五塊DSP芯片分別與FPGA芯片連接，用于并行工作實(shí)現(xiàn)圖像處理。DSP芯片通過DPRAM與背板總線模塊連接，以進(jìn)行數(shù)據(jù)交換。如圖5所示，時(shí)序輸出模塊包括邏輯譯碼電路及24路固體繼電器。邏輯譯碼電路由CPLD (Complex Programmable Logic Device復(fù)雜可編程邏輯器件)實(shí)現(xiàn)。24路固體繼電器隔離時(shí)序輸出，完成對(duì)信號(hào)的控制，并實(shí)現(xiàn)輸出的自我采集和監(jiān)測(cè)。如圖6所示，模擬量輸入輸出模塊包括8路路D/A輸出電路和放大器電路及9路A/D輸出電路和采樣保持電路。8路路D/A輸出電路和放大器電路用于控制外設(shè)工作；9路A/D輸出電路和采樣保持電路用于實(shí)時(shí)采集24路時(shí)序信號(hào)和34路模擬量，實(shí)現(xiàn)模擬量測(cè)量功能。上述實(shí)施例中，主控計(jì)算機(jī)處理器采用SPARC架構(gòu)的SOC芯片，圖像處理器采用DSP芯片TMS320C6713B，程序存儲(chǔ)器采用AM29DL323DB，數(shù)據(jù)存儲(chǔ)器采用STC62wv51216。本實(shí)用新型采用雙架構(gòu)，即采用SPARC架構(gòu)SOC芯片的主控處理器和采用DSP芯片的圖像處理器，實(shí)現(xiàn)同時(shí)處理一個(gè)任務(wù)，完成各種圖像處理、算法分析以及高速處理等任務(wù)，廣泛應(yīng)用與導(dǎo)彈、衛(wèi)星、飛船等領(lǐng)域。本實(shí)用新型不局限于上述實(shí)施例，基于上述實(shí)施例的、未做出創(chuàng)造性勞動(dòng)的簡(jiǎn)單替換，應(yīng)當(dāng)屬于本實(shí)用新型揭露的范圍。
權(quán)利要求1.一種雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于，包括主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊、總線模塊及二次電源模塊；主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊通過總線模塊通信連接；二次電源模塊通過總線模塊為主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊提供工作電源。
2.根據(jù)權(quán)利要求1所述的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于所述二次電源模塊包括+ 15V電源轉(zhuǎn)換單元及+5V電源轉(zhuǎn)換單元，分別用于將28V的直流輸入電源隔離變換，輸出+ 15V電源及+5V電源到所述總線模塊。
3.根據(jù)權(quán)利要求1所述的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于所述主控計(jì)算機(jī)模塊包括SOC處理器及SOC處理器外圍的復(fù)位電路、電源電路、FLASH存儲(chǔ)器、SRAM、時(shí)鐘電路、RS232通訊電路。
4.根據(jù)權(quán)利要求1所述的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于所述圖像處理模塊包括LVDS串并轉(zhuǎn)換模塊、FPGA芯片、SRAM、五塊DSP芯片及DPRAM ；LVDS串并轉(zhuǎn)換模塊、SRAM及五塊DSP芯片均與FPGA芯片連接，DSP芯片通過DPRAM與背板總線模塊連接。
5.根據(jù)權(quán)利要求1所述的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于所述時(shí)序輸出模塊包括邏輯譯碼電路及與邏輯譯碼電路連接的24路固體繼電器。
6.根據(jù)權(quán)利要求1所述的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，其特征在于所述模擬量輸入輸出模塊包括8路D/A輸出電路和放大器電路，以及9路A/D輸出電路和采樣保持電路。
專利摘要本實(shí)用新型公開一種雙架構(gòu)計(jì)算機(jī)系統(tǒng)，包括主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊、總線模塊及二次電源模塊；主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊通過總線模塊通信連接；二次電源模塊通過總線模塊為主控計(jì)算機(jī)模塊、圖像處理模塊、時(shí)序輸出模塊、輸入輸出模塊提供工作電源。本實(shí)用新型提供的雙架構(gòu)計(jì)算機(jī)系統(tǒng)，采用SPARC架構(gòu)的SOC芯片和DSP芯片并行處理模式，這種雙架構(gòu)模式，不僅提高了工作效率，而且大大降低了相互間的干擾，增強(qiáng)了系統(tǒng)穩(wěn)定性和集成度，減小了產(chǎn)品的體積。
文檔編號(hào)G06F13/40GK202838324SQ20122044398
公開日2013年3月27日 申請(qǐng)日期2012年8月31日 優(yōu)先權(quán)日2012年8月31日
發(fā)明者顏軍, 蔣曉華, 董文岳 申請(qǐng)人:北京歐比特控制工程研究院有限公司