專利名稱：負(fù)載電流平衡的多相脈寬調(diào)制裝置及其脈沖延遲單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多相脈寬調(diào)制裝置，特別是涉及一種用以平衡負(fù)載電流的多相脈寬調(diào)制裝置。
背景技術(shù)：
多相DC-DC降壓轉(zhuǎn)換器廣泛使用于電源電路內(nèi)，多相DC-DC降壓轉(zhuǎn)換器內(nèi)部具有許多切換器，每一個(gè)切換器是由具有相位移的一個(gè)別相脈沖寬度調(diào)制信號(hào)所控制，用以產(chǎn)生單一輸出信號(hào)，例如，轉(zhuǎn)換器輸出電壓。當(dāng)多相DC-DC降壓轉(zhuǎn)換器供應(yīng)相同負(fù)載時(shí)，通常在這些管道(channel)中會(huì)有電壓不協(xié)調(diào)的情形發(fā)生，假如兩個(gè)或多個(gè)管道的輸出電壓稍微不同，電流就會(huì)從具有較高電壓的管道溢出，有些轉(zhuǎn)換器具有下降電流使之和電源輸出電流一樣的能力。
在不考慮負(fù)載電流的情形下，那些轉(zhuǎn)換器中的電流可能會(huì)從一個(gè)管道流向另一個(gè)管道，而造成電源的過度浪費(fèi)；另外，那些轉(zhuǎn)換器供應(yīng)的負(fù)載將會(huì)受到各個(gè)管道所容許滿載總和的限制。每一個(gè)轉(zhuǎn)換器管道將會(huì)提供電流比例用以平均相位電壓和轉(zhuǎn)換器電阻，平均相位電壓近似于Vph＝(Vin-Vup)×D-Vlow(1-D)，其中Vin是輸入電壓，Vup是跨過較高轉(zhuǎn)換的電壓落差，Vlow是跨過較低轉(zhuǎn)換的電壓以及D為負(fù)載周期。
多相DC-DC降壓轉(zhuǎn)換器依賴每一個(gè)相位或管道之間的參數(shù)及組件的符合，使之具有分配相同的負(fù)載電流能力，多相DC-DC降壓轉(zhuǎn)換器對(duì)于管道之間在任何負(fù)載周期所造成電流的分配不協(xié)調(diào)特別的靈敏，要使多任務(wù)相位的負(fù)載周期實(shí)現(xiàn)協(xié)調(diào)是非常困難的，因?yàn)槊恳粋€(gè)管道中內(nèi)在組件的不協(xié)調(diào)會(huì)引起時(shí)序錯(cuò)誤，因此會(huì)造成負(fù)載電流的不平衡。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于，提出了一種負(fù)載電流平衡的多相脈寬調(diào)制裝置及其脈沖延遲單元，以解決負(fù)載電流不平衡的情形。同時(shí)，利用脈沖延遲單元來改變各相位的多相脈寬調(diào)制輸出負(fù)載周期(duty cycle)，其中脈沖延遲單元的輸入控制電壓為監(jiān)測(cè)各相位的電流輸出狀況并以之與平均電流輸出比較后所得的差值，利用脈沖延遲單元的輸出電壓來調(diào)整各相位多相脈寬調(diào)制輸出負(fù)載周期以達(dá)到電流平衡的目的。
為實(shí)現(xiàn)上述目的，本發(fā)明提出了一種負(fù)載電流平衡的多相脈寬調(diào)制裝置，包括一錯(cuò)誤放大單元，提供一錯(cuò)誤電壓；一鋸齒斜波振蕩單元，提供一鋸齒斜波振蕩電壓；一多相脈寬調(diào)制單元，接收該錯(cuò)誤電壓及該鋸齒斜波振蕩電壓，以輸出一多相脈寬調(diào)制信號(hào)；一比較電壓?jiǎn)卧峁┮豢刂齐妷翰钪?；一脈沖延遲單元，接收該控制電壓差值用以調(diào)整該多相脈寬調(diào)制信號(hào)的負(fù)載周期，以輸出調(diào)整后的一輸出控制電壓；一切換驅(qū)動(dòng)單元，接收該輸出控制電壓，且根據(jù)該輸出控制電壓以產(chǎn)生一切換控制驅(qū)動(dòng)電壓進(jìn)行輸出；及一切換單元，接收該切換控制驅(qū)動(dòng)電壓，輸出一負(fù)載平衡電壓以及由該切換電路所取得的一負(fù)載電壓。
所述的裝置還包括一補(bǔ)償單元，用以接收該負(fù)載平衡電壓，及輸出一電壓誤差信號(hào)至該錯(cuò)誤放大單元；一負(fù)載電壓?jiǎn)卧?，接收該?fù)載電壓，經(jīng)由該負(fù)載電壓?jiǎn)卧援a(chǎn)生一負(fù)載測(cè)量電壓輸出至該比較電壓?jiǎn)卧?，其中該?fù)載電壓?jiǎn)卧獌?nèi)含有至少一運(yùn)算放大電路，用以將流經(jīng)該切換單元的該負(fù)載電流，通過該負(fù)載電壓?jiǎn)卧援a(chǎn)生該負(fù)載測(cè)量電壓；一加總單元，接收該負(fù)載測(cè)量電壓，經(jīng)由該加總單元用以輸出一加總電壓，其中該加總單元將該些負(fù)載測(cè)量電壓進(jìn)行總和；及一換算單元，接收該加總電壓，經(jīng)由該換算單元所產(chǎn)生的一平均電壓輸出至該比較電壓?jiǎn)卧渲性摀Q算單元將加總后的該些負(fù)載測(cè)量電壓進(jìn)行平均，以產(chǎn)生該平均電壓。
所述的多相脈寬調(diào)制單元內(nèi)含有至少一多相脈寬調(diào)制器，用以產(chǎn)生該多相脈寬調(diào)制信號(hào)。
所述的錯(cuò)誤放大單元具有一第一輸入及一第二輸入，該第一輸入電性連接于該電壓誤差信號(hào)，該第二輸入電性連接于一參考電壓。
所述的比較電壓?jiǎn)卧獙⒃撈骄妷号c該負(fù)載測(cè)量電壓進(jìn)行比較，且將比較后的該控制電壓差值進(jìn)行輸出。
所述的切換驅(qū)動(dòng)單元內(nèi)含有至少一驅(qū)動(dòng)電路，用以輸出該切換控制驅(qū)動(dòng)電壓以控制該切換單元。
所述的切換單元內(nèi)含至少一切換電路，用以輸出該負(fù)載平衡電壓。
本發(fā)明還公開了一種脈沖延遲單元，應(yīng)用在一負(fù)載電流平衡的多相脈寬調(diào)制裝置上，連接于一比較電壓?jiǎn)卧耙欢嘞嗝}寬調(diào)制單元之間，該脈沖延遲單元包括一電壓控制電流源，接收該比較電壓?jiǎn)卧敵龅囊豢刂齐妷翰钪?；一半橋式整流電路，該半橋式整流電路具有一正向FET及一負(fù)向FET，接收該多相脈寬調(diào)制單元所輸出的一多相脈寬調(diào)制信號(hào)，該負(fù)向FET電性連結(jié)于該電壓控制電流源；一定電流源，電性連結(jié)于該正向FET，以提供一穩(wěn)定的電流；及一電容組件，電性連結(jié)于該半橋式整流電路，以提供作為充放電之用。
所述的脈沖延遲單元，還包括一比較器，電性連結(jié)于該電容組件，將該電容組件充放電所獲得的電壓與一參考電壓作比較，用以獲得一比較電壓；及一反相器，電性連結(jié)于該比較器，將該比較電壓進(jìn)行反相。
本發(fā)明還公開了一種脈沖延遲單元，應(yīng)用在一負(fù)載電流平衡的多相脈寬調(diào)制裝置上，連接于一比較電壓?jiǎn)卧耙欢嘞嗝}寬調(diào)制單元之間，該脈沖延遲單元包括一定電流源，提供一穩(wěn)定的電流；一半橋式整流電路，該半橋式整流電路具有一正向FET及一負(fù)向FET，接收該多相脈寬調(diào)制單元所輸出的一多相脈寬調(diào)制信號(hào)，該負(fù)向FET電性連結(jié)于該定電流源；及一電容組件，電性連結(jié)于該半橋式整流電路，以提供作為充放電之用。
所述的脈沖延遲單元，還包括一比較器，電性連結(jié)于該電容組件，將該電容組件充放電所獲得的電壓與該比較電壓?jiǎn)卧敵龅囊豢刂齐妷翰钪底鞅容^，用以獲得一比較電壓；及一反相器，電性連結(jié)于該比較器，將該比較電壓進(jìn)行反相。
本發(fā)明在多相脈寬調(diào)制器輸出端利用脈沖延遲單元來改變各相位的多相脈寬調(diào)制輸出負(fù)載周期，脈沖延遲單元的輸入控制電壓為監(jiān)測(cè)各相位的電流輸出狀況并以之與平均電流輸出比較后所得的差值，通過脈沖延遲單元的輸出電壓來調(diào)整各相位多相脈寬調(diào)制輸出負(fù)載周期以實(shí)現(xiàn)電流平衡。


圖1為本發(fā)明的負(fù)載電流平衡的多相脈寬調(diào)制裝置示意圖；圖2為本發(fā)明第一實(shí)施例的負(fù)載電流平衡的多相脈寬調(diào)制裝置的詳細(xì)電路圖；
圖3為本發(fā)明的負(fù)載電壓?jiǎn)卧倪\(yùn)算放大器及切換電路詳細(xì)電路圖；圖4A為本發(fā)明第一實(shí)施例的脈沖延遲單元的詳細(xì)電路示意圖；圖4B為本發(fā)明第一實(shí)施例的脈沖延遲單元的電壓-時(shí)間波形示意圖；圖5A為本發(fā)明第二實(shí)施例的脈沖延遲單元的詳細(xì)電路示意圖；及圖5B為本發(fā)明第二實(shí)施例的脈沖延遲單元的電壓-時(shí)間波形示意圖。
其中，附圖標(biāo)記錯(cuò)誤放大單元10多相脈寬調(diào)制單元 12鋸齒斜波振蕩單元14多相脈寬調(diào)制器120，122，124脈沖延遲單元16脈沖延遲器160，162，164比較電壓?jiǎn)卧?8換算單元 20運(yùn)算放大器 180，182，184，240，242，244加總單元22負(fù)載電壓?jiǎn)卧? 24切換驅(qū)動(dòng)單元26切換單元 28補(bǔ)償單元30輸出端點(diǎn) 32參考電壓36電壓控制電流源40半橋式整流電路 42負(fù)向FET 422正向FET 420 定電流源 44電容組件46比較運(yùn)算放大器48反相器 50平衡點(diǎn)52多相脈寬調(diào)制裝置1 相位輸出點(diǎn)280，282，284驅(qū)動(dòng)電路26a，26b，26c切換電路28a，28b，28c輸出電壓120a，122a，124a輸出錯(cuò)誤電壓10a具體實(shí)施方式
請(qǐng)參考圖1，為本發(fā)明的負(fù)載電流平衡的多相脈寬調(diào)制裝置示意圖，該負(fù)載電流平衡的多相脈寬調(diào)制裝置1包括一多相脈寬調(diào)制單元12，內(nèi)含有至少一多相脈寬調(diào)制器，該多相脈寬調(diào)制單元12的輸入來源包括一錯(cuò)誤放大單元(error amplifier)10及一鋸齒斜波振蕩單元14，以及輸出至少一多相脈寬調(diào)制信號(hào)。一比較電壓?jiǎn)卧?8，該比較電壓?jiǎn)卧?8的輸入來源包括一換算單元20及一加總單元22，及輸出比較后的一控制電壓差值。一脈沖延遲單元16，接收該控制電壓差值用以調(diào)整上述多相脈寬調(diào)制信號(hào)的負(fù)載周期，及輸出調(diào)整后的至少一輸出控制電壓。一切換驅(qū)動(dòng)單元26，接收上述輸出控制電壓且將該些輸出控制電壓進(jìn)行輸出。
一切換單元28，內(nèi)含至少一切換電路，接收上述輸出控制電壓，輸出一負(fù)載平衡電壓以及由上述切換電路各自取得每一切換電路的一負(fù)載電壓。一負(fù)載電壓?jiǎn)卧?4，內(nèi)含有至少一運(yùn)算放大電路，用以將流經(jīng)上述切換電路的負(fù)載電流，通過該負(fù)載電壓?jiǎn)卧?4以產(chǎn)生至少一負(fù)載測(cè)量電壓。一補(bǔ)償單元30，用以接收該負(fù)載平衡電壓，及輸出一電壓誤差信號(hào)至該錯(cuò)誤放大單元10。
請(qǐng)同時(shí)參考圖1及圖2，圖2為本發(fā)明第一實(shí)施例的負(fù)載電流平衡的多相脈寬調(diào)制裝置的詳細(xì)電路圖，該多相脈寬調(diào)制裝置1包括切換驅(qū)動(dòng)單元26，切換驅(qū)動(dòng)單元26具有三個(gè)驅(qū)動(dòng)電路26a，26b，26c，在此實(shí)施例中該切換驅(qū)動(dòng)單元26以三個(gè)驅(qū)動(dòng)電路作一實(shí)施例，然而，切換驅(qū)動(dòng)電路的數(shù)量并不限于此，乃是根據(jù)所要驅(qū)動(dòng)負(fù)載的需求而有所增加或減少。該切換驅(qū)動(dòng)單元26的驅(qū)動(dòng)電路26a，26b，26c分別驅(qū)動(dòng)該切換單元28的三個(gè)切換電路28a，28b，28c，上述每一切換電路28a，28b，28c的一端電性連結(jié)于輸入電壓VIN，而另一端電性連結(jié)于地。上述切換電路分別具有相位輸出點(diǎn)280，282，284，將其組合一起并在輸出端點(diǎn)32上取得輸出電壓VOUT，該輸出電壓VOUT提供至該補(bǔ)償單元30以產(chǎn)生一回饋信號(hào)FB至該錯(cuò)誤放大單元10的負(fù)端輸入，而該錯(cuò)誤放大單元10的正端輸入是連接一參考電壓36。
上述驅(qū)動(dòng)電路26a，26b，26c是由該脈沖延遲單元16內(nèi)含的三個(gè)脈沖延遲器160，162，164所輸出的輸出控制電壓所操作，這些脈沖延遲器160，162，164的輸入來源電性連結(jié)于該多相脈寬調(diào)制單元12的三個(gè)多相脈寬調(diào)制器120，122，124的輸出電壓120a，122a，124a及該比較電壓?jiǎn)卧?8的三個(gè)運(yùn)算放大器180，182，184的輸出電壓VCON1，VCON2，VCON3。該些多相脈寬調(diào)制器120，122，124的正端輸入組合在一起且電性連結(jié)于該錯(cuò)誤放大單元10的輸出錯(cuò)誤電壓10a，而該些多相脈寬調(diào)制器120，122，124的負(fù)端輸入是接收由一鋸齒斜波振蕩單元14所產(chǎn)生的鋸齒斜波信號(hào)。
運(yùn)算放大器180，182，184的正端輸入分別接收該負(fù)載電壓?jiǎn)卧?4的三個(gè)運(yùn)算放大器240，242，244的輸出負(fù)載電壓VSENS1，VSENS2，VSENS3，運(yùn)算放大器180，182，184的負(fù)端輸入分別接收該換算單元20輸出的平均電壓VAVG，而該換算單元20是接收由該加總單元22所輸出的加總電壓VSUM，該換算單元20的換算層級(jí)可依據(jù)該負(fù)載電壓?jiǎn)卧?4所內(nèi)含的運(yùn)算放大器的數(shù)量而有所增加或減少，即該換算單元20會(huì)將該加總單元22所輸出的電壓VSUM除以該負(fù)載電壓?jiǎn)卧?4所內(nèi)含的運(yùn)算放大器的數(shù)量，而獲得平均電壓VAVG。例如，本實(shí)施例所顯示的該負(fù)載電壓?jiǎn)卧?4內(nèi)含有三個(gè)運(yùn)算放大器，所以該換算單元20會(huì)將該加總單元22所輸出的信號(hào)除以3。
該負(fù)載電壓?jiǎn)卧?4的三個(gè)運(yùn)算放大器240，242，244各自的輸入電壓AIN，A1P，A2N，A2P，A3N，A3P是由負(fù)載電流IL1，IL2，IL3分別流經(jīng)該些切換電路28a，28b，28c的電阻RS1，RS2，RS3的兩端點(diǎn)所測(cè)量而得的負(fù)載測(cè)量電壓VRS1，VRS2，VRS3，其負(fù)載電壓?jiǎn)卧?4的每一個(gè)運(yùn)算放大器240，242，244的詳細(xì)電路圖請(qǐng)參考圖3，現(xiàn)以其中一個(gè)運(yùn)算放大器240作解釋，其余的運(yùn)算放大器242，244的詳細(xì)電路圖和圖3所示相同。當(dāng)驅(qū)動(dòng)電路26a的上面FET的柵極為OFF而下面的FET的柵極為ON時(shí)，負(fù)載電流IL1的方向?qū)⒂呻娮鑂S1的一端點(diǎn)A1P流向另一端點(diǎn)A1N，負(fù)載電流IL1流過電阻RS1時(shí)就會(huì)產(chǎn)生負(fù)載測(cè)量電壓VRS1，其計(jì)算公式VRS1＝-(IL1×RS1)。
運(yùn)算放大器240的正端電壓V+等于負(fù)端電壓V-時(shí)就可獲得流經(jīng)運(yùn)算放大器240負(fù)端的檢測(cè)電流IDET，其計(jì)算公式為 因?yàn)檫\(yùn)算放大輸入阻抗無限大而輸出阻抗無限小的特性下，則可得到運(yùn)算放大器240輸出的測(cè)量電流ISENS等于負(fù)端檢測(cè)電流IDET，最后將該輸出測(cè)量電流ISENS乘上輸出電阻RSENS就可得到負(fù)載電壓VSENS1。
由上述運(yùn)算放大器240可獲得輸出負(fù)載電壓VSENS1，以此計(jì)算方式可得其它運(yùn)算放大器242，244的輸出負(fù)載電壓VSENS2，VSENS3，接著回到圖2。當(dāng)獲得上述運(yùn)算放大器240，242，244的輸出負(fù)載電壓VSENS1，VSENS2，VSENS3時(shí)，該些輸出負(fù)載電壓VSENS1，VSENS2，VSENS3分別傳送至該加總單元22進(jìn)行加總，其計(jì)算公式為VSUM＝VSENS1+VSEBS2+VSENS3，其中VSUM為加總電壓。該些輸出負(fù)載電壓VSENS1，VSENS2，VSENS3分別傳送至該些運(yùn)算放大器180，182，184的正端，待該加總單元22將該些運(yùn)算放大器240，242，244的輸出負(fù)載電壓加總后，輸出該加總電壓VSUM至該換算單元20進(jìn)行平均的動(dòng)作，而平均后獲得該平均電壓VAVG，其平均電壓VAVG計(jì)算公式為VAVG=VSUM3,]]>因?yàn)楸緦?shí)施例是以三個(gè)運(yùn)算放大器240，242，244為例，所以平均電壓公式的分母為3；另本實(shí)施例于實(shí)施時(shí)，圖3中的電阻RS1可省略，而直接檢測(cè)驅(qū)動(dòng)電路26a的下面FET的源-漏極兩端點(diǎn)的電壓來得到負(fù)載電流信息，如此的電路可以節(jié)省一顆電阻，同時(shí)可以節(jié)省檢測(cè)電阻上的功率損失達(dá)到提高效率的目的。
將該平均電壓VAVG輸出至該些運(yùn)算放大器180，182，184的負(fù)端，由該些運(yùn)算放大器180，182，184分別將正端電壓及負(fù)端電壓比較后，得到各自的控制電壓差值VCON1，VCON2，VCON3，其控制電壓差值的計(jì)算公式分別為VCON1＝VSENS1-VAVG，VCON2＝VSENS2-VAVG，VCON3＝VSENS3-VAVG，利用此控制電壓差值VCON1，VCON2，VCON3當(dāng)作控制電壓來控制負(fù)載電流IL1，IL2，IL3的平衡，當(dāng)控制電壓越高則負(fù)載電流越大，反之，控制電壓越小則負(fù)載電流越小。
請(qǐng)同時(shí)參考圖4A及圖4B，圖4A為本發(fā)明第一實(shí)施例的脈沖延遲單元的詳細(xì)電路示意圖，圖4B為本發(fā)明第一實(shí)施例的脈沖延遲單元的電壓-時(shí)間波形示意圖，本實(shí)施例的脈沖延遲單元16以單一脈沖延遲器160作為說明，其余的脈沖延遲器162，164的內(nèi)部電路與本實(shí)施例相同。該脈沖延遲器160包括一電壓控制電流源40，接收上述運(yùn)算放大器180，182，184所輸出的控制電壓差值VCON1，VCON2，VCON3，以及輸入電壓VIN，一半橋式整流電路42，該半橋式整流電路具有一正向FET 420及一負(fù)向FET 422。該負(fù)向FET 422電性連結(jié)于該電壓控制電流源40，用以接收由該電壓控制電流源40所輸出的一電流信號(hào)Icharge，且該半橋式整流電路42也接收由上述多相脈寬調(diào)制器120，122，124的輸出電壓120a，122a，124a。該半橋式整流電路42的該正向FET 420輸出一電流信號(hào)Idischarge至一定電流源44，以提供一穩(wěn)定的電流，其中正向FET420為N通道FET及負(fù)向FET 422可為P通道FET，然而在實(shí)施時(shí)，正向FET 420也可為P通道FET及負(fù)向FET422也可為N通道FET。
接著該半橋式整流電路42的正向FET 420及負(fù)向FET 422之間提供上述的電流信號(hào)Icharge至一電容組件46，以作為充放電之用，如此在該電容組件46上就會(huì)產(chǎn)生一電壓Va，將該電壓Va傳送至一比較運(yùn)算放大器48的正端輸入，與該比較運(yùn)算放大器48的負(fù)端輸入的參考電壓Vc作比較動(dòng)作，之后，輸出一比較電壓V1，將該比較電壓V1經(jīng)由一反相器50進(jìn)行反相動(dòng)作后，獲得一輸出控制電壓Vinvert_out。
該脈沖延遲器160所獲得的波形操作如下，當(dāng)控制電壓差值VCON1，VCON2，VCON3輸入至該電壓控制電流源40，可獲得圖4B中的Vin的波形，在電容組件46上可獲得圖4B中的Va波形，該電容組件46上Va波形輸入至該比較運(yùn)算放大器48的正端，與該比較運(yùn)算放大器48負(fù)端的參考電壓Vc作比較，當(dāng)該Va小于Vc時(shí)，該比較運(yùn)算放大器48的輸出該比較電壓V1等于低電位(零位準(zhǔn))，反之，當(dāng)該Va大于Vc時(shí)，該比較運(yùn)算放大器48的輸出該比較電壓V1等于高電位(高位準(zhǔn))，輸出控制電壓Vinvert_out即是將該比較電壓V1波形作反相輸出波形。
因脈沖延遲器160的電容組件46向該定電流源44放電電流Idischarge為固定，所以延遲時(shí)間D1為固定值，若負(fù)載電流IL1，IL2，IL3達(dá)到平衡，則延遲時(shí)間D1＝D2，其中該D2是于該電容組件46上電壓Va充電時(shí)，與該Vc作比較后所獲得的延遲時(shí)間D2。
當(dāng)負(fù)載電流IL1，IL2，IL3流經(jīng)切換電路28a，28b，28c的電阻RS1，RS2，RS3的負(fù)載測(cè)量電壓VRS1，VRS2，VRS3大于平均電壓VAVG時(shí)，則控制電壓差值VCON1，VCON2，VCON3上升，電容充電電流Icharge上升，造成電容充電斜率上升，使得延遲時(shí)間D2下降，所以輸出控制電壓Vinvert_out的周期就會(huì)下降，反的，若負(fù)載電流IL1，IL2，IL3流經(jīng)切換電路28a，28b，28c的電阻RS1，RS2，RS3的負(fù)載測(cè)量電壓VRS1，VRS2，VRS3小于平均電壓VAVG時(shí)，則控制電壓差值VCON1，VCON2，VCON3下降，電容充電電流Icharge下降，造成電容充電斜率下降，使得延遲時(shí)間D2上升，所以輸出控制電壓Vinvert_out的周期就會(huì)上升。
在第一實(shí)施例中，為固定比較電壓改變電容充電斜率來達(dá)到改變時(shí)間周期的目的。
請(qǐng)同時(shí)參考圖5A及圖5B，圖5A為本發(fā)明第二實(shí)施例的脈沖延遲單元的詳細(xì)電路示意圖，圖5B為本發(fā)明第二實(shí)施例的脈沖延遲單元的電壓-時(shí)間波形示意圖。本實(shí)施例的脈沖延遲單元16以單一脈沖延遲器160作為說明，其余的脈沖延遲器162，164的內(nèi)部電路與本實(shí)施例相同。該脈沖延遲器160包括一半橋式整流電路42，該半橋式整流電路42具有一正向FET 420及一負(fù)向FET 422，接收上述該些多相脈寬調(diào)制器120，122，124的輸出電壓120a，122a，124a，該負(fù)向FET電性連結(jié)于一定電流源44，該正向FET 420是直接連結(jié)于地，其中該定電流源44提供一穩(wěn)定的電流，正向FET 420為N通道FET及負(fù)向FET 422可為P通道FET，然而在實(shí)施時(shí)，正向FET 420還可為P通道FET及負(fù)向FET422也可為N通道FET。
由該半橋式整流電路42的該正向FET 420及負(fù)向FET 422之間輸出一電流信號(hào)Icharge對(duì)一電容組件46進(jìn)行充放電動(dòng)作，如此在該電容組件46上就會(huì)產(chǎn)生一電壓Vc，接著將該電壓Vc傳送至一比較運(yùn)算放大器48的正端輸入，而該比較運(yùn)算放大器48的負(fù)端輸入是接收上述運(yùn)算放大器180，182，184所輸出的控制電壓差值VCON1，VCON2，VCON3，將該電壓Vc與該控制電壓差值VCON1，VCON2，VCON3作電壓比較的動(dòng)作，之后輸出一比較電壓，將該比較電壓經(jīng)由一反相器50進(jìn)行反相動(dòng)作后，獲得一輸出控制電壓Vout。
該脈沖延遲器160所獲得的波形操作如下，上述該半橋式整流電路42接收該些多相脈寬調(diào)制器120，122，124的輸出電壓120a，122a，124a，如圖5B中所示的Vin波形，因上述的定電流源44的電流信號(hào)Icharge輸入于該半橋式整流電路42，而對(duì)該電容組件46作充放電動(dòng)作，以獲得電壓Vc，其電壓Vc的波形如圖5B所示，當(dāng)控制電壓差值VCON1，VCON2，VCON3輸入至上述該比較運(yùn)算放大器48的負(fù)端輸入，可與上述電容組件上的電壓Vc作電壓比較，控制電壓差值的計(jì)算方式為Vcon＝Vavg-Vsens+Vbias，其中該VAVG為圖2換算單元20輸出的平均電壓，該VSENS為圖2負(fù)載電壓?jiǎn)卧?4的三個(gè)運(yùn)算放大器240，242，244的任一運(yùn)算放大器所輸出的負(fù)載電壓，該Vbias為偏壓位準(zhǔn)(即平衡點(diǎn)52)。
假設(shè)達(dá)到了電流負(fù)載平衡時(shí)，就可獲得負(fù)載電壓等于平均電壓，其公式表示為VSENS＝Vavg，以及控制電壓差值等于偏壓位準(zhǔn)，其公式表示為Vcon＝Vbias，在此假設(shè)中控制電壓差值是位于平衡點(diǎn)52上。
假設(shè)負(fù)載電壓大于平均電壓以及控制電壓差值小于偏壓位準(zhǔn)時(shí)，就會(huì)縮短輸出的時(shí)間周期，反之，若負(fù)載電壓小于平均電壓以及控制電壓差值大于偏壓位準(zhǔn)時(shí)，就會(huì)增加輸出的時(shí)間周期。
在第二實(shí)施例中，為固定電容充電斜率改變比較電壓達(dá)到改變時(shí)間周期的目的。
本發(fā)明的負(fù)載電流平衡的多相脈寬調(diào)制裝置可解決負(fù)載電流不平衡的問題，采取方法是調(diào)整多相脈寬調(diào)制器的輸出端信號(hào)，而非調(diào)整多相脈寬調(diào)制器的輸入端信號(hào)，且本發(fā)明通過脈沖延遲單元、加總單元、換算單元及負(fù)載電壓?jiǎn)卧恼蟻碚{(diào)整多相脈寬調(diào)制器的輸出端信號(hào)，由脈沖延遲單元的輸入控制電壓為監(jiān)測(cè)各相位的電流輸出狀況并以之與平均電流輸出比較后所得的差值，利用脈沖延遲單元的輸出電壓來調(diào)整各相位多相脈寬調(diào)制輸出負(fù)載周期以達(dá)到電流平衡的目的，本發(fā)明是用兩個(gè)MOSFET、一個(gè)電容組件、一個(gè)運(yùn)算放大器以及一個(gè)反相器以構(gòu)成本發(fā)明的多相脈寬調(diào)制器，如此使得整個(gè)電路架構(gòu)的成本較低。
雖然本發(fā)明公開了上述的較佳實(shí)施例，但并非用以限定本發(fā)明。在不脫離本發(fā)明的精神和范圍內(nèi)，所做的更動(dòng)與修改，均屬本發(fā)明的專利保護(hù)范圍。關(guān)于本發(fā)明所界定的保護(hù)范圍請(qǐng)參考所附的權(quán)利要求書。
權(quán)利要求
1.一種負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，包括一錯(cuò)誤放大單元，提供一錯(cuò)誤電壓；一鋸齒斜波振蕩單元，提供一鋸齒斜波振蕩電壓；一多相脈寬調(diào)制單元，接收該錯(cuò)誤電壓及該鋸齒斜波振蕩電壓，以輸出一多相脈寬調(diào)制信號(hào)；一比較電壓?jiǎn)卧?，提供一控制電壓差值；一脈沖延遲單元，接收該控制電壓差值用以調(diào)整該多相脈寬調(diào)制信號(hào)的負(fù)載周期，以輸出調(diào)整后的一輸出控制電壓；一切換驅(qū)動(dòng)單元，接收該輸出控制電壓，且根據(jù)該輸出控制電壓以產(chǎn)生一切換控制驅(qū)動(dòng)電壓進(jìn)行輸出；及一切換單元，接收該切換控制驅(qū)動(dòng)電壓，輸出一負(fù)載平衡電壓以及由該切換電路所取得的一負(fù)載電壓。
2.如權(quán)利要求1所述的負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，還包括一補(bǔ)償單元，用以接收該負(fù)載平衡電壓，及輸出一電壓誤差信號(hào)至該錯(cuò)誤放大單元；一負(fù)載電壓?jiǎn)卧邮赵撠?fù)載電壓，經(jīng)由該負(fù)載電壓?jiǎn)卧援a(chǎn)生一負(fù)載測(cè)量電壓輸出至該比較電壓?jiǎn)卧渲性撠?fù)載電壓?jiǎn)卧獌?nèi)含有至少一運(yùn)算放大電路，用以將流經(jīng)該切換單元的該負(fù)載電流，通過該負(fù)載電壓?jiǎn)卧援a(chǎn)生該負(fù)載測(cè)量電壓；一加總單元，接收該負(fù)載測(cè)量電壓，經(jīng)由該加總單元用以輸出一加總電壓，其中該加總單元將該些負(fù)載測(cè)量電壓進(jìn)行總和；及一換算單元，接收該加總電壓，經(jīng)由該換算單元所產(chǎn)生的一平均電壓輸出至該比較電壓?jiǎn)卧?，其中該換算單元將加總后的該些負(fù)載測(cè)量電壓進(jìn)行平均，以產(chǎn)生該平均電壓。
3.如權(quán)利要求1所述的負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，其中該多相脈寬調(diào)制單元內(nèi)含有至少一多相脈寬調(diào)制器，用以產(chǎn)生該多相脈寬調(diào)制信號(hào)。
4.如權(quán)利要求2所述的負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，其中該錯(cuò)誤放大單元具有一第一輸入及一第二輸入，該第一輸入電性連接于該電壓誤差信號(hào)，該第二輸入電性連接于一參考電壓。
5.如權(quán)利要求2所述的負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，其中該比較電壓?jiǎn)卧獙⒃撈骄妷号c該負(fù)載測(cè)量電壓進(jìn)行比較，且將比較后的該控制電壓差值進(jìn)行輸出。
6.如權(quán)利要求1所述的負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，其中該切換驅(qū)動(dòng)單元內(nèi)含有至少一驅(qū)動(dòng)電路，用以輸出該切換控制驅(qū)動(dòng)電壓以控制該切換單元。
7.如權(quán)利要求1所述的負(fù)載電流平衡的多相脈寬調(diào)制裝置，其特征在于，其中該切換單元內(nèi)含至少一切換電路，用以輸出該負(fù)載平衡電壓。
8.一種脈沖延遲單元，其特征在于，應(yīng)用在一負(fù)載電流平衡的多相脈寬調(diào)制裝置上，連接于一比較電壓?jiǎn)卧耙欢嘞嗝}寬調(diào)制單元之間，該脈沖延遲單元包括一電壓控制電流源，接收該比較電壓?jiǎn)卧敵龅囊豢刂齐妷翰钪?；一半橋式整流電路，該半橋式整流電路具有一正向FET及一負(fù)向FET，接收該多相脈寬調(diào)制單元所輸出的一多相脈寬調(diào)制信號(hào)，該負(fù)向FET電性連結(jié)于該電壓控制電流源；一定電流源，電性連結(jié)于該正向FET，以提供一穩(wěn)定的電流；及一電容組件，電性連結(jié)于該半橋式整流電路，以提供作為充放電之用。
9.如權(quán)利要求8所述的脈沖延遲單元，其特征在于，還包括一比較器，電性連結(jié)于該電容組件，將該電容組件充放電所獲得的電壓與一參考電壓作比較，用以獲得一比較電壓；及一反相器，電性連結(jié)于該比較器，將該比較電壓進(jìn)行反相。
10.一種脈沖延遲單元，其特征在于，應(yīng)用在一負(fù)載電流平衡的多相脈寬調(diào)制裝置上，連接于一比較電壓?jiǎn)卧耙欢嘞嗝}寬調(diào)制單元之間，該脈沖延遲單元包括一定電流源，提供一穩(wěn)定的電流；一半橋式整流電路，該半橋式整流電路具有一正向FET及一負(fù)向FET，接收該多相脈寬調(diào)制單元所輸出的一多相脈寬調(diào)制信號(hào)，該負(fù)向FET電性連結(jié)于該定電流源；及一電容組件，電性連結(jié)于該半橋式整流電路，以提供作為充放電之用。
11.如權(quán)利要求10所述的脈沖延遲單元，其特征在于，還包括一比較器，電性連結(jié)于該電容組件，將該電容組件充放電所獲得的電壓與該比較電壓?jiǎn)卧敵龅囊豢刂齐妷翰钪底鞅容^，用以獲得一比較電壓；及一反相器，電性連結(jié)于該比較器，將該比較電壓進(jìn)行反相。
全文摘要
本發(fā)明涉及一種負(fù)載電流平衡的多相脈寬調(diào)制裝置及其脈沖延遲單元，包括一錯(cuò)誤放大單元，提供一錯(cuò)誤電壓；一鋸齒斜波振蕩單元，提供一鋸齒斜波振蕩電壓；一多相脈寬調(diào)制單元，接收該錯(cuò)誤電壓及該鋸齒斜波振蕩電壓，以輸出一多相脈寬調(diào)制信號(hào)；一比較電壓?jiǎn)卧?，提供一控制電壓差值；一脈沖延遲單元，接收該控制電壓差值用以調(diào)整該多相脈寬調(diào)制信號(hào)的負(fù)載周期，以輸出調(diào)整后的一輸出控制電壓；一切換驅(qū)動(dòng)單元，接收該輸出控制電壓，且根據(jù)該輸出控制電壓以產(chǎn)生一切換控制驅(qū)動(dòng)電壓進(jìn)行輸出；及一切換單元，接收該切換控制驅(qū)動(dòng)電壓，輸出一負(fù)載平衡電壓以及由該切換電路所取得的一負(fù)載電壓。本發(fā)明利用調(diào)整輸出負(fù)載周期實(shí)現(xiàn)了電流平衡。
文檔編號(hào)H02J1/14GK101075740SQ20061008082
公開日2007年11月21日 申請(qǐng)日期2006年5月16日 優(yōu)先權(quán)日2006年5月16日
發(fā)明者李宗寬, 黃德燻 申請(qǐng)人:精拓科技股份有限公司