專利名稱：用于產(chǎn)生usb外設(shè)時鐘的電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及USB通訊領(lǐng)域，更具體地涉及一種用于產(chǎn)生USB外設(shè)時鐘的電路。
背景技術(shù)：
USB是英文Universal Serial BUS的縮寫，中文含義是“通用串行總線”。USB因為其通訊速度快、接口簡單、應(yīng)用方便等優(yōu)點，已經(jīng)成為了目前PC、MP4、手機、PDA(PerSonalDigital Assistant,掌上電腦)、數(shù)碼相機、打印機、掃描儀等電子設(shè)備的必備標(biāo)準(zhǔn)接口之一，在信息通訊和數(shù)據(jù)傳輸?shù)确矫娴玫搅藦V泛地應(yīng)用。常規(guī)的通訊系統(tǒng)往往都各自需要一個相對準(zhǔn)確的時鐘源，利用這個時鐘源，在通訊系統(tǒng)內(nèi)部再經(jīng)過分頻或倍頻等邏輯產(chǎn)生通訊系統(tǒng)工作所需主時鐘，對傳輸?shù)臄?shù)據(jù)流進行分析、采集，以達到數(shù)據(jù)通訊的目的。USB通訊系統(tǒng)也不例外在USB的全速、低速通訊(通訊速度為1. 5MHz即為低速通訊，通訊速度為12MHz即為全速通訊)中，系統(tǒng)對數(shù)據(jù)傳輸時鐘精確度的要求較高(±2. 5%。)。因此，USB通訊系統(tǒng)通常是采用外接晶振的時鐘方案，S卩外部通過晶振產(chǎn)生一個準(zhǔn)確的時鐘(例如12MHz)輸入芯片內(nèi)部，芯片內(nèi)部再通過PLL等邏輯模塊倍頻，產(chǎn)生最終系統(tǒng)所需的低速及全速的工作時鐘300MHz，以保證USB主體結(jié)構(gòu)通訊的精度。由于需要使用晶振給USB主體結(jié)構(gòu)提供準(zhǔn)確的時鐘，USB通訊系統(tǒng)芯片就至少需要增加兩個管腳以供晶振使用；如此，在管腳相對較少的電子產(chǎn)品中，就無法采用USB通訊系統(tǒng)了。例如，在常規(guī)的SIM卡之類的電子產(chǎn)品中，管腳一般只有4 7個，由于其它系統(tǒng)功能的需要，使得根本無法額外再分配兩個管腳給晶振使用，從而根本無法采用USB通訊系統(tǒng)。再則，隨著制作工 藝的發(fā)展和設(shè)計技術(shù)的提高，電子產(chǎn)品的體積愈來愈小型化，且電子產(chǎn)品的管腳也在不斷的減少。而晶振元件的體積相對SOC (Systemon Chip,系統(tǒng)級芯片)芯片還是比較大的，這樣將會制約產(chǎn)品的高集成小型化的發(fā)展。從而，晶振成為制約USB通訊系統(tǒng)芯片的應(yīng)用及發(fā)展的關(guān)鍵因素。當(dāng)然，USB芯片內(nèi)部也可以通過RC/LC振蕩器生成時鐘，并提供給USB主體結(jié)構(gòu)。但是由于RC/LC振蕩器工藝偏差或其它因素影響，使得芯片內(nèi)振蕩器生成時鐘與設(shè)計目標(biāo)通常存在±20%的偏差，而時鐘存在偏差，將導(dǎo)致在通訊過程中收發(fā)數(shù)據(jù)包的長度也難以保持一致，無法滿足系統(tǒng)傳輸?shù)木刃枨?。因此，有必要提供一種改進的用于產(chǎn)生USB外設(shè)時鐘的電路來克服上述缺陷。
實用新型內(nèi)容本實用新型的目的是提供一種用于產(chǎn)生USB外設(shè)時鐘的電路，通過本實用新型的技術(shù)方案可在不需另外占用USB主體結(jié)構(gòu)的引腳的情況下，為USB主體結(jié)構(gòu)提供正常工作所需的主時鐘，且可保證USB主體結(jié)構(gòu)進行高精度的低速/全速通訊。為實現(xiàn)上述目的，本實用新型提供一種用于產(chǎn)生USB外設(shè)時鐘的電路，設(shè)置于USB主體結(jié)構(gòu)上，其中該電路包括內(nèi)部振蕩器、接收器、發(fā)送器、時鐘計數(shù)器及時鐘處理器；所述內(nèi)部振蕩器產(chǎn)生具有固定頻率的時鐘；所述接收器與所述內(nèi)部振蕩器及主機連接，且所述接收器根據(jù)所述內(nèi)部振蕩器輸出的時鐘接收主機發(fā)出的數(shù)據(jù)包；所述發(fā)送器分別與內(nèi)部振蕩器及主機連接，所述發(fā)送器在所述內(nèi)部振蕩器產(chǎn)生的時鐘的控制下將USB主體結(jié)構(gòu)的數(shù)據(jù)包發(fā)送至所述主機；所述時鐘計數(shù)器分別與所述接收器及內(nèi)部振蕩器連接，所述時鐘計數(shù)器根據(jù)所述內(nèi)部振蕩器發(fā)出的時鐘對所述接收器接收的數(shù)據(jù)包的長度進行計數(shù)；所述時鐘處理器分別與所述時鐘計數(shù)器、內(nèi)部振蕩器及發(fā)送器連接，所述時鐘處理器根據(jù)所述時鐘計數(shù)器計數(shù)的數(shù)據(jù)包的長度，控制調(diào)節(jié)所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度與接收器接收到的數(shù)據(jù)包的長度相同。較佳地，所述內(nèi)部振蕩器為RC振蕩器或LC振蕩器較佳地，所述內(nèi)部振蕩器產(chǎn)生的時鐘為高頻時鐘。較佳地，所述內(nèi)部振蕩器輸出的時鐘的頻率為300MHz。與現(xiàn)有技術(shù)相比，本實用新型的用于產(chǎn)生USB外設(shè)時鐘的電路，由于所述時鐘處理器分別與所述時鐘計數(shù)器、內(nèi)部振蕩器及發(fā)送器連接，所述時鐘計數(shù)器對主機發(fā)現(xiàn)的數(shù)據(jù)長度進行計數(shù)，并將計數(shù)結(jié)果傳送給所述時鐘處理器，所述時鐘處理器根據(jù)計數(shù)結(jié)果控制調(diào)節(jié)發(fā)送器發(fā)送的數(shù)據(jù)包的長度，并使發(fā)送器發(fā)送的數(shù)據(jù)包的長度與接收器接收到的數(shù)據(jù)包的長度一致；從而可保證所述USB主體結(jié)構(gòu)收發(fā)的數(shù)據(jù)包的長度是相同的，使得在所產(chǎn)生的時鐘的控制下所述USB主體結(jié)構(gòu)可高精度地與主機之間進行各種數(shù)據(jù)包的低速/全速通訊。通過以下的描述并結(jié)合附圖，本實用新型將變得更加清晰，這些附圖用于解釋本實用新型。

圖1為本實用新型用于產(chǎn)生USB外設(shè)時鐘的電路與主機連接的結(jié)構(gòu)示意圖。
具體實施方式
現(xiàn)在參考附圖描述本實用新型的實施例，附圖中類似的元件標(biāo)號代表類似的元件。如上所述，本實用新型提供了一種用于產(chǎn)生USB外設(shè)時鐘的電路，通過本實用新型的技術(shù)方案可在不需另外占用USB主體結(jié)構(gòu)的引腳的情況下，為USB主體結(jié)構(gòu)提供正常工作所需的主時鐘，且可保證USB主體結(jié)構(gòu)進行高精度的低速/全速通訊。請參考圖1，圖1為本實用新型用于產(chǎn)生USB外設(shè)時鐘的電路與主機連接的結(jié)構(gòu)示意圖。本實用新型用于產(chǎn)生USB外設(shè)時鐘的電路設(shè)置于USB主體結(jié)構(gòu)上，且包括內(nèi)部振蕩器、接收器、發(fā)送器、時鐘計數(shù)器及時鐘處理器；所述內(nèi)部振蕩器產(chǎn)生具有固定頻率的時鐘，且將產(chǎn)生的時鐘分別傳送至所述接收器、發(fā)送器、時鐘計數(shù)器及時鐘處理器，以為所述接收器、發(fā)送器、時鐘計數(shù)器及時鐘處理器提供工作時鐘；所述接收器與所述內(nèi)部振蕩器及主機連接,且所述接收器根據(jù)所述內(nèi)部振蕩器輸出的時鐘接收主機發(fā)出的數(shù)據(jù)包；所述發(fā)送器分別與內(nèi)部振蕩器及主機連接，所述發(fā)送器在所述內(nèi)部振蕩器產(chǎn)生的時鐘的控制下將USB主體結(jié)構(gòu)的數(shù)據(jù)包發(fā)送至所述主機；所述時鐘計數(shù)器分別與所述接收器及內(nèi)部振蕩器連接，所述時鐘計數(shù)器根據(jù)所述內(nèi)部振蕩器發(fā)出的時鐘對所述接收器接收的數(shù)據(jù)包的長度進行計數(shù)；所述時鐘處理器分別與所述時鐘計數(shù)器、內(nèi)部振蕩器及發(fā)送器連接，所述時鐘處理器根據(jù)所述時鐘計數(shù)器計數(shù)的數(shù)據(jù)包的長度，控制調(diào)節(jié)所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度與接收器接收到的數(shù)據(jù)包的長度相同。具體地，在本實用新型的優(yōu)選實施方式中，所述內(nèi)部振蕩器為RC振蕩器或LC振蕩器，因為RC振蕩器或LC振蕩器結(jié)構(gòu)簡單，體積小且能生產(chǎn)要求頻率的時鐘，因此采用RC振蕩器或LC振蕩器不會影響USB系統(tǒng)產(chǎn)品的高集成小型化的發(fā)展；所述RC振蕩器或LC振蕩器輸出的時鐘為高頻時鐘，且在本實用新型中所述RC振蕩器或LC振蕩器輸出的高頻時鐘為300MHz，其中所述RC振蕩器或LC振蕩器產(chǎn)生的時鐘具有一定的誤差，通常誤差最大可達±20%，也即輸出的時鐘的范圍在240MHz至360MHz之間，在其它器件的配合下仍可使USB主體結(jié)構(gòu)正常進行低速/全速通訊；如前所述，即使所述RC振蕩器或LC振蕩器輸出的高頻時鐘的誤差達到±20%，但此時仍是采用高頻時鐘采樣低頻數(shù)據(jù)，且主機發(fā)送的數(shù)據(jù)包是固定的數(shù)據(jù)包，因此，即使誤差達到20%也可以正確判斷，正常接收數(shù)據(jù)包；另外，所述RC振蕩器或LC振蕩器產(chǎn)生的時鐘的頻率可根據(jù)設(shè)計的精度要求而設(shè)計，通常時鐘的頻率越高，USB主體結(jié)構(gòu)通訊的精度也更高。所述接收器分別與所述RC振蕩器或LC振蕩器及主機連接，從而所述RC振蕩器或LC振蕩器為所述接收器提供正常工作所需的工作時鐘，且所述接收器根據(jù)所述RC振蕩器或LC振蕩器輸出的時鐘接收主機發(fā)出的數(shù)據(jù)包；其中，主機發(fā)出的數(shù)據(jù)包通常包括有SOF (Start-of-Frame,巾貞開始)、Setup (配置令牌包)、INToken (輸入令牌包)、OutToken (輸出令牌包)。所述發(fā)送器分別與所述RC振蕩器或LC振蕩器及主機連接，所述發(fā)送器在所述內(nèi)部振蕩器產(chǎn)生的時鐘的控制下將USB主體結(jié)構(gòu)的數(shù)據(jù)包發(fā)送至所述主機；當(dāng)然由于所述RC振蕩器或LC振蕩器輸出的時鐘的頻率存在有誤差，使得所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度與接收器接收到的數(shù)據(jù)包的長度存在差異，從而需要對所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度相應(yīng)進行調(diào)節(jié)。所述時鐘計數(shù)器分別與所述接收器、時鐘處理器及RC振蕩器或LC振蕩器連接，所述時鐘計數(shù)器根據(jù)所述RC振蕩器或LC振蕩器發(fā)出的時鐘對所述接收器接收的數(shù)據(jù)包的長度進行計數(shù)，并將計數(shù)結(jié)果傳送至所述時鐘處理器，從而所述時鐘計數(shù)器對所述接收器接收的數(shù)據(jù)包的長度實時進行計數(shù)。由上述可知，所述接收器接收到的數(shù)據(jù)包的長度將因所述RC振蕩器或LC振蕩器輸出的時鐘的頻率不同而不同，且相應(yīng)地，所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度也會因時鐘頻率的不同而有差異，難以與接收到的數(shù)據(jù)包的長度一致；所述時鐘處理器分別與所述RC振蕩器或LC振蕩器及發(fā)送器連接，所述時鐘處理器根據(jù)所述時鐘計數(shù)器計數(shù)的數(shù)據(jù)包的長度，相應(yīng)控制所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度；具體地，所述時鐘處理器根據(jù)所述時鐘計數(shù)器的計數(shù)結(jié)果控制所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度與所述接收器接收的數(shù)據(jù)包的長度相同，以此保證USB主體結(jié)構(gòu)收發(fā)數(shù)據(jù)包長度的一致性，提高了 USB主體結(jié)構(gòu)進行低速/全速通訊的精度。由上述可知，本實用新型用于產(chǎn)生USB外設(shè)時鐘的電路采用高頻時鐘對主機發(fā)出的數(shù)據(jù)包進行計數(shù)，根據(jù)所述時鐘處理器的處理結(jié)果即可判定當(dāng)前高頻時鐘與目標(biāo)時鐘之間存在有多大的誤差，從而調(diào)整修正發(fā)送器的精度(具體為發(fā)送數(shù)據(jù)包的長度)，滿足USB系統(tǒng)進行低速/全速通訊所需的精度要求。下面結(jié)合圖1，描述本實用新型用于產(chǎn)生USB外設(shè)時鐘的電路的一個具體實施過程;在本具體實施例中，主機發(fā)送的數(shù)據(jù)包為SOF (Start-of-Frame,巾貞開始)數(shù)據(jù)包。所述時鐘產(chǎn)生電路采用RC振蕩器作為內(nèi)部振蕩器，該RC振蕩器產(chǎn)生300MHz的時鐘；在USB的全速通訊系統(tǒng)中，主機發(fā)送數(shù)據(jù)最大碼率為12Mb，接收器采用300MHz±20%的高頻時鐘完全能對主機發(fā)送的數(shù)據(jù)包進行有效的接收和鑒別，所述接收器一旦接收到SOF數(shù)據(jù)就通知時鐘計數(shù)器，同時將數(shù)據(jù)傳遞給時鐘計數(shù)器。當(dāng)USB主體結(jié)構(gòu)在進行全速通訊時，一般SOF數(shù)據(jù)包的長度為32Bits (包括同步頭，不考慮位填充)，碼率為12Mb，采用準(zhǔn)確的300MHz的時鐘對整個數(shù)據(jù)包的長度進行計數(shù)，不考慮偏差的計數(shù)結(jié)果約為SOOCycle。時鐘計數(shù)器將計數(shù)結(jié)果傳送給時鐘處理器，時鐘處理器再根據(jù)處理結(jié)果對發(fā)送器發(fā)送的數(shù)據(jù)包的長度進行控制，且在處理過程中需要保留一定的小數(shù)，以保持精度。其中，若RC振蕩器產(chǎn)生的時鐘的頻率準(zhǔn)確，即為標(biāo)準(zhǔn)的300MHz，所述時鐘計數(shù)器的計數(shù)結(jié)果為SOOCycle，則所述發(fā)送器發(fā)送數(shù)據(jù)包時就為每25 (即800/32)個時鐘發(fā)送一個數(shù)據(jù)包。如果所述RC振蕩器產(chǎn)生的時鐘的頻率并不是準(zhǔn)確的300MHz，而是存在有一定的誤差，而使所述時鐘計數(shù)器的計數(shù)結(jié)果為799Cycle的話，那么發(fā)送器發(fā)送數(shù)據(jù)包時就應(yīng)該每[24+31/32](即799/32)個時鐘發(fā)送一個數(shù)據(jù)包。由于發(fā)送的時鐘數(shù)不是整數(shù)，因此需要調(diào)整數(shù)據(jù)包的發(fā)送過程，只需每32Bits數(shù)據(jù)一組，其中31Bits按照25個時鐘進行發(fā)射，最后IBit數(shù)據(jù)按照24個時鐘進行發(fā)射即可，如此，平均每個數(shù)據(jù)包的周期就是24+31/32個時鐘了。通過上述的具體實施過程可知計數(shù)值越大，經(jīng)過本實用新型用于產(chǎn)生USB外設(shè)時鐘的電路調(diào)整后，進行USB全速/低速通訊的精度越高。如上述，計數(shù)值為800，那么精度就是±1. 25%。( 1/800)，遠遠滿足了 USB主體結(jié)構(gòu)在全速/低速通訊時的要求。另外，考慮RC振蕩器的誤差最大可能會達到±20%，那么在全速模式下，計數(shù)值也會在800±20%內(nèi)波動，也即，最差的情況是計數(shù)值為640，此時精度為±1. 5625%。，也滿足USB主休結(jié)構(gòu)的通訊要求。而在低速模式下，由于碼率只有1. 5Mb，計數(shù)值會更大，更能滿足USB主體結(jié)構(gòu)對通訊精度的要求。綜上所述，在所述USB主體結(jié)構(gòu)與主機的通訊過程中，雖然所述RC振蕩器或LC振蕩器產(chǎn)生的時鐘因誤差的存在不是準(zhǔn)確的300MHz的時鐘，并使得所述接收器接收到的數(shù)據(jù)包的長度可能不一致，但是通過所述時鐘計數(shù)器及時鐘處理器的配合處理，可使所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度與接收到的數(shù)據(jù)包的長度一致，從而使得所述USB主體結(jié)構(gòu)同時收發(fā)的數(shù)據(jù)包的長度是相同的。因此，通過本實用新型的產(chǎn)生USB外設(shè)時鐘的電路的調(diào)節(jié)與控制，可保證所述USB主體結(jié)構(gòu)收發(fā)的數(shù)據(jù)包的長度是相同的，從而在所產(chǎn)生的時鐘的控制下所述USB主體結(jié)構(gòu)可高精度地與主機之間進行各種數(shù)據(jù)包的低速/全速通訊。以上結(jié)合最佳實施例對本實用新型進行了描述，但本實用新型并不局限于以上揭示的實施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本實用新型的本質(zhì)進行的修改、等效組合。
權(quán)利要求1.一種用于產(chǎn)生USB外設(shè)時鐘的電路,設(shè)置于USB主體結(jié)構(gòu)上,其特征在于,包括 內(nèi)部振蕩器，所述內(nèi)部振蕩器產(chǎn)生具有固定頻率的時鐘； 接收器，所述接收器與所述內(nèi)部振蕩器及主機連接，且所述接收器根據(jù)所述內(nèi)部振蕩器輸出的時鐘接收主機發(fā)出的數(shù)據(jù)包； 發(fā)送器，所述發(fā)送器分別與內(nèi)部振蕩器及主機連接，所述發(fā)送器在所述內(nèi)部振蕩器產(chǎn)生的時鐘的控制下將USB主體結(jié)構(gòu)的數(shù)據(jù)包發(fā)送至所述主機； 時鐘計數(shù)器，所述時鐘計數(shù)器分別與所述接收器及內(nèi)部振蕩器連接，所述時鐘計數(shù)器根據(jù)所述內(nèi)部振蕩器發(fā)出的時鐘對所述接收器接收的數(shù)據(jù)包的長度進行計數(shù)； 時鐘處理器，所述時鐘處理器分別與所述時鐘計數(shù)器、內(nèi)部振蕩器及發(fā)送器連接，所述時鐘處理器根據(jù)所述時鐘計數(shù)器計數(shù)的數(shù)據(jù)包的長度，控制調(diào)節(jié)所述發(fā)送器發(fā)送的數(shù)據(jù)包的長度與接收器接收到的數(shù)據(jù)包的長度相同。
2.如權(quán)利要求1所述的用于產(chǎn)生USB外設(shè)時鐘的電路，其特征在于，所述內(nèi)部振蕩器為RC振蕩器或LC振蕩器
3.如權(quán)利要求1所述的用于產(chǎn)生USB外設(shè)時鐘的電路，其特征在于，所述內(nèi)部振蕩器產(chǎn)生的時鐘為高頻時鐘。
4.如權(quán)利要求3所述的用于產(chǎn)生USB外設(shè)時鐘的電路，其特征在于，所述內(nèi)部振蕩器輸出的時鐘的頻率為300MHz。
專利摘要本實用新型公開了一種用于產(chǎn)生USB外設(shè)時鐘的電路，該電路設(shè)置于USB主體結(jié)構(gòu)上，其包括內(nèi)部振蕩器、接收器、發(fā)送器、時鐘計數(shù)器及時鐘處理器；內(nèi)部振蕩器產(chǎn)生具有固定頻率的時鐘；接收器與內(nèi)部振蕩器及主機連接，接收主機發(fā)出的數(shù)據(jù)包；發(fā)送器分別與內(nèi)部振蕩器及主機連接，將USB主體結(jié)構(gòu)的數(shù)據(jù)包發(fā)送至主機；時鐘計數(shù)器分別與接收器及內(nèi)部振蕩器連接，對接收的數(shù)據(jù)包的長度進行計數(shù)；時鐘處理器分別與時鐘計數(shù)器、內(nèi)部振蕩器及發(fā)送器連接，根據(jù)計數(shù)的數(shù)據(jù)包的長度，控制調(diào)節(jié)發(fā)送器發(fā)送的數(shù)據(jù)包的長度。通過本實用新型的技術(shù)方案可在不需另外占用USB主體結(jié)構(gòu)的引腳的情況下，為USB主體結(jié)構(gòu)提供正常工作所需的主時鐘，且可保證USB主體結(jié)構(gòu)進行高精度的低速/全速通訊。
文檔編號G06F1/04GK202904428SQ201220610928
公開日2013年4月24日 申請日期2012年11月19日 優(yōu)先權(quán)日2012年11月19日
發(fā)明者楊修 申請人:四川和芯微電子股份有限公司