專利名稱：信息處理裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及數(shù)字信息處理領(lǐng)域，尤其涉及一種可預(yù)取的信息處理裝置。
背景技術(shù)：
在計(jì)算機(jī)技術(shù)發(fā)展過程中，內(nèi)存的存取速度一直比CPU處理速度慢得多，使得CPU的高速處理能力不能充分發(fā)揮，影響整個計(jì)算機(jī)系統(tǒng)的工作效率。高速緩沖存儲器被用來緩和CPU和內(nèi)存之間速度不匹配的矛盾。目前采用高速緩沖存儲器技術(shù)已經(jīng)相當(dāng)普遍。高速緩沖存儲器是存在于內(nèi)存與CPU之間的一級存儲器，由靜態(tài)存儲芯片(SRAM)組成，容量比較小，但它的存取速度卻能與CPU相匹配。根據(jù)程序局部性原理，正在使用的內(nèi)存某一單元鄰近的那些單元將被用到的可能性很大。因而，當(dāng)CPU存取內(nèi)存某一單元時(shí)，計(jì)算機(jī)硬件就自動地將包括該單元在內(nèi)的那一組單元內(nèi)容調(diào)入高速緩沖存儲器，CPU即將存取的內(nèi)存單元很可能就在剛剛調(diào)入到高速緩沖存儲器的那一組單元內(nèi)。于是，CPU就可以直接對高速緩沖存儲器進(jìn)行存取。在整個處理過程中，如果CPU絕大多數(shù)存取內(nèi)存的操作能為存取高速緩沖存儲器所代替，計(jì)算機(jī)系統(tǒng)處理速度就能顯著提高。在視頻編解碼過程中，視頻像素(主要是參考幀像素)需要占用大量內(nèi)存帶寬，是視頻編解碼占用內(nèi)存帶寬最大的部分?，F(xiàn)有的視頻編解碼芯片多數(shù)都使用片上高速緩存(Cache)來存儲參考幀像素，從而降低內(nèi)存帶寬，同時(shí)降低存取延遲。而在3D圖形芯片中，紋理也是占用內(nèi)存帶寬最大的部分?，F(xiàn)有的3D圖形芯片也都采用片上高速紋理緩存來存儲紋理，從而降低內(nèi)存帶寬，降低存取延遲。發(fā)明人發(fā)現(xiàn):在 現(xiàn)有的系統(tǒng)芯片(System-on-a-chip, SoC)中，尤其是占用內(nèi)存帶寬較大的系統(tǒng)芯片中，高速緩沖存儲器的阻塞已經(jīng)成為制約處理速度的瓶頸，進(jìn)而使得系統(tǒng)芯片的整體性能受限于內(nèi)存的訪問速度。因此，解決高速緩沖存儲器的擁堵現(xiàn)象，已經(jīng)成為本領(lǐng)域技術(shù)人員亟待解決的技術(shù)難題。在公開號為CN101057224A的中國發(fā)明專利申請中，披露了更多相關(guān)內(nèi)容。

實(shí)用新型內(nèi)容本實(shí)用新型所要解決的技術(shù)問題是提供一種高速緩沖存儲器，能避免或減少擁堵現(xiàn)象，從而提高系統(tǒng)芯片的處理速度。為了解決上述問題，根據(jù)本實(shí)用新型的一個方面，提供了一種信息處理裝置，適用于高速緩存的預(yù)取，包括:高速緩沖存儲器；由CMOS邏輯電路構(gòu)成的確定缺失單元，與外部處理器和所述高速緩沖存儲器相連；由CMOS邏輯電路構(gòu)成的預(yù)取單元，位于所述確定缺失單元與讀取單元之間；與所述預(yù)取單元和所述讀取單元相連、用于存儲讀取命令的第一暫存器；[0014]由CMOS邏輯電路構(gòu)成的讀取單元，與所述第一暫存器及片外存儲器相連；與所述預(yù)取單元和填充單元相連、用于存儲填充命令的第二暫存器；由CMOS邏輯電路構(gòu)成的填充單元，與所述讀取單元、所述第二暫存器及所述高速緩沖存儲器相連。在一個實(shí)施例中，所述信息處理裝置還包括:與所述讀取單元、填充單元相連、用于存儲缺失數(shù)據(jù)的第三暫存器；所述填充單元與所述第三暫存器、所述第二暫存器及所述高速緩沖存儲器相連。在一個實(shí)施例中，所述片外存儲器包括:外存儲器、二級緩沖存儲器中的一種或多種。在一個實(shí)施例中，所述信息處理裝置還包括:由CMOS邏輯電路構(gòu)成的確定類型單元，位于所述外部處理器和所述確定缺失單元之間。在一個實(shí)施例中，所述信息處理裝置還包括:時(shí)鐘發(fā)生單元；所述高速緩沖存儲器配置成保證每兩個時(shí)鐘周期讀取一個緩存線的全部視頻像素分量，或者保證每個時(shí)鐘周期讀取任意四個彼此相鄰的紋理數(shù)據(jù)。在一個實(shí)施例中，所述信息處理裝置還包括:由CMOS邏輯電路構(gòu)成的命令拆分單元，位于所述確定類型單元與所述確定缺失單元之間。由CMOS邏輯電路 構(gòu)成的第一調(diào)整邊界單元，位于所述預(yù)取單元與所述讀取單元之間；由CMOS邏輯電路構(gòu)成的第二調(diào)整邊界單元，位于所述讀取單元與所述填充單元之間。與現(xiàn)有技術(shù)相比，本實(shí)用新型的技術(shù)方案具有以下優(yōu)點(diǎn):本實(shí)用新型通過設(shè)置命令隊(duì)列，提前發(fā)出讀取命令和填充命令的方式，保證了在高速緩存缺失的情況下還能繼續(xù)發(fā)送命令，實(shí)現(xiàn)了非阻塞的高速緩存和缺失數(shù)據(jù)的預(yù)取，提高了高速緩沖存儲器的讀取速度，進(jìn)而提高了系統(tǒng)芯片的整體處理速度?？蛇x方案中，還通過規(guī)定高速緩沖存儲器中存儲的視頻像素?cái)?shù)據(jù)和圖形紋理數(shù)據(jù)的數(shù)據(jù)組織形式，并將缺失數(shù)據(jù)按照所述特定數(shù)據(jù)組織形式填充高速緩沖存儲器，使得使用同一個高速緩沖存儲器就能實(shí)現(xiàn)視頻編解碼參考幀像素和3D圖形紋理高速緩存，進(jìn)一步節(jié)省了芯片面積和芯片功耗。

圖1為本實(shí)用新型的信息處理裝置第一實(shí)施例的結(jié)構(gòu)示意圖；圖2為本實(shí)用新型的信息處理裝置第二實(shí)施例的結(jié)構(gòu)示意圖；圖3為圖2所示第二實(shí)施例中視頻像素?cái)?shù)據(jù)的數(shù)據(jù)組織形式示意圖；圖4a、4b為圖2所示第二實(shí)施例中圖形紋理數(shù)據(jù)的數(shù)據(jù)組織形式示意圖。
具體實(shí)施方式
在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。但是本實(shí)用新型能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開的具體實(shí)施的限制。其次，本實(shí)用新型利用示意圖進(jìn)行詳細(xì)描述，在詳述本實(shí)用新型實(shí)施例時(shí)，為便于說明，所述示意圖只是實(shí)例，其在此不應(yīng)限制本實(shí)用新型保護(hù)的范圍。為了解決背景技術(shù)中的技術(shù)問題，本實(shí)用新型還提供了一種信息處理裝置，適用于視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)的高速緩存。圖1為本實(shí)用新型的信息處理裝置第一實(shí)施例的結(jié)構(gòu)示意圖。如圖1所示，本實(shí)施例包括:高速緩存存儲器Cache、確定缺失單元U101、預(yù)取單元U102、讀取單元U103、填充單元U104、第一暫存器U105、第二暫存器U106、第三暫存器U107，用于根據(jù)外部處理器(圖未示)發(fā)出的外部讀取命令cmd，獲取待讀取數(shù)據(jù)信息，根據(jù)待讀取數(shù)據(jù)信息及高速緩沖存儲器標(biāo)志Cache Tag信息，確定所述待讀取數(shù)據(jù)在所述高速緩沖存儲器Cache中的缺失數(shù)據(jù)；將所述缺失數(shù)據(jù)排序，形成讀取命令隊(duì)列Msg fifo和對應(yīng)的填充命令隊(duì)列ResMsg Queue ;按照所述讀取命令隊(duì)列Msg fifo依次從片外存儲器L2Cache中讀入所述缺失數(shù)據(jù)；根據(jù)所述填充命令隊(duì)列ResMsg Queue依次將所述缺失數(shù)據(jù)填充所述高速緩沖存儲器Cache，所述高速緩沖存儲器Cache按照時(shí)鐘CLK節(jié)奏發(fā)送對應(yīng)數(shù)據(jù)至外部處理器(圖未示)。所述高速緩存存儲器Cache用于存儲特定數(shù)據(jù)組織形式的視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。需要說明的是，所述外部處理器可以是任何需要配置高速緩沖存儲器的系統(tǒng)級芯片，比如:圖形運(yùn)算單元(Graphics Processing Unit,GPU)、視頻編解碼器(video codec)、圖像數(shù)據(jù)處理器(Image Signal Processor, ISP)等,本實(shí)用新型對此不作具體限定。需要說明的是，本實(shí)施例中的片外存儲器L2Cache為二級緩沖存儲器，但本實(shí)用新型對此不作具體限定，在其他實(shí)施例中，片外存儲器還可以是外存儲器。所述第一暫存器·U105，用于存儲讀取命令隊(duì)列Msg fifo。所述第二暫存器U106,用于存儲填充命令隊(duì)列ResMsg Queue。所述第三暫存器U107，用于存儲缺失數(shù)據(jù)隊(duì)列Data fifo。確定缺失單元U101，與高速緩沖標(biāo)志寄存器Cache Tag和外部處理器(圖未示)相連，用于根據(jù)外部讀取命令cmd，獲取待讀取數(shù)據(jù)信息，根據(jù)待讀取數(shù)據(jù)信息及高速緩沖存儲器標(biāo)志Cache Tag信息，確定所述待讀取數(shù)據(jù)在所述高速緩沖存儲器Cache中的缺失數(shù)據(jù)。預(yù)取單元U102，與所述確定缺失單元UlOl、第一暫存器U105、第二暫存器U106相連，用于將所述缺失數(shù)據(jù)排序，形成讀取命令隊(duì)列Msg fifo和對應(yīng)的填充命令隊(duì)列ResMsgQueue,以及將所述讀入的缺失數(shù)據(jù)排序,形成缺失數(shù)據(jù)隊(duì)列Data fifo。讀取單元U103，與所述第一暫存器U105、片外存儲器L2Cache、第三暫存器U107相連，用于按照所述讀取命令隊(duì)列Msg fifo中隊(duì)首的讀取命令從片外存儲器L2Cache中讀入缺失數(shù)據(jù)，并將所述缺失數(shù)據(jù)排在所述缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)尾。填充單元U104，與所述第三暫存器U107和高速緩沖存儲器Cache相連，用于根據(jù)所述填充命令隊(duì)列ResMsg Queue中隊(duì)首的填充命令從所述缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)首獲取缺失數(shù)據(jù)，將所述缺失數(shù)據(jù)填充所述高速緩沖存儲器Cache。本實(shí)施例通過設(shè)置命令隊(duì)列和數(shù)據(jù)隊(duì)列，實(shí)現(xiàn)了提前發(fā)送讀取命令和填充命令，從而實(shí)現(xiàn)了缺失數(shù)據(jù)的預(yù)取，避免或減少了高速緩沖存儲器的擁堵現(xiàn)象，提高了高速緩沖存儲器的讀取速度，進(jìn)而提高了系統(tǒng)芯片的整體處理速度。圖2為本實(shí)用新型的信息處理裝置第二實(shí)施例的結(jié)構(gòu)示意圖。與前一實(shí)施例相同的部分，此處不再贅述。與前一實(shí)施例不同的是，本實(shí)施例的信息處理裝置除了能避免或減少高速緩沖存儲器的擁堵之外，還實(shí)現(xiàn)了高速緩沖存儲器的可復(fù)用，從而大大減少了芯片面積，降低了芯片功耗。如圖2所示，本實(shí)施例包括:高速緩沖存儲器Cache、確定缺失單元U201、預(yù)取單元U202、讀取單元U203、填充單元U204、第一暫存器U205、第二暫存器U206、第三暫存器U207、確定類型單元U208、命令拆分單元U209、調(diào)整邊界單元U210。具體地，所述待讀取數(shù)據(jù)為視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。所述高速緩存存儲器Cache用于存儲特定數(shù)據(jù)組織形式的視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。具體地，視頻像素?cái)?shù)據(jù)在高速緩沖存儲器中的數(shù)據(jù)組織形式包括:保證每兩個時(shí)鐘周期讀取一個緩存線(Cache line)的全部視頻像素分量。在本實(shí)施例中，所述視頻像素?cái)?shù)據(jù)為YUV格式，亮度分量Y:色度分量U:色度分量V:透明度分量A的數(shù)據(jù)量比值為4:1:1:2。因此每兩個時(shí)鐘周期讀取一個緩存線的全部視頻像素分量為在一個時(shí)鐘周期讀取一個緩沖線的全部Y分量，在下一個時(shí)鐘周期讀取所述緩沖線的全部U、V、A分量。 具體地，由于3D圖形處理芯片中的紋理格式各不相同，最常見的是RGBA格式。因此，圖形紋理數(shù)據(jù)在高速緩沖存儲器中的數(shù)據(jù)組織形式包括:保證每個時(shí)鐘周期讀取任意四個彼此相鄰的紋理數(shù)據(jù)，以支持紋理數(shù)據(jù)的雙線性插值需要。確定類型單元U208，與外部處理器(圖未示)相連，用于接收所述外部處理器發(fā)出的外部命令cmd，獲取待讀取數(shù)據(jù)信息，確定所述待讀取數(shù)據(jù)的為視頻像素?cái)?shù)據(jù)或圖形紋理數(shù)據(jù)。具體地，所述待讀取數(shù)據(jù)信息包括:待讀取數(shù)據(jù)的數(shù)據(jù)類型、待讀取數(shù)據(jù)的地址、待讀取數(shù)據(jù)的容量。命令拆分單元U209，與所述確定類型單元U208相連，用于在待讀取數(shù)據(jù)的類型為視頻像素?cái)?shù)據(jù)時(shí)，按照高速緩沖存儲器的容量，將所述外部讀取命令拆分為一個或多個內(nèi)部命令。確定缺失單元U201，與高速緩沖標(biāo)志寄存器Cache Tag、所述確定類型單元U208、所述命令拆分單元U209相連，用于根據(jù)所述待讀取數(shù)據(jù)信息及高速緩沖存儲器標(biāo)志信息，確定所述待讀取數(shù)據(jù)在所述高速緩沖存儲器Cache中的缺失數(shù)據(jù)。預(yù)取單元U202，與所述確定缺失單元U201相連，用于將所述缺失數(shù)據(jù)排序，形成讀取命令隊(duì)列Msg fifo和對應(yīng)的填充命令隊(duì)列ResMsg Queue,以及將按照所述讀取命令序列依次讀入的缺失數(shù)據(jù)排序形成缺失數(shù)據(jù)隊(duì)列Data fifo。第一暫存器U205，與所述預(yù)取單元U202相連，用于存儲所述讀取命令隊(duì)列Msg
f ifo.第二暫存器U206，與所述預(yù)取單元U202相連，用于存儲所述填充命令隊(duì)列ResMsgQueue0讀取單元U203，與所述第一暫存器U205、第三暫存器U207和片外存儲器L2Cache相連，用于按照所述第一暫存器U205中讀取命令隊(duì)列Msg fifo中隊(duì)首的讀取命令，從片外存儲器L2Cache中讀入所述缺失 數(shù)據(jù)，將所述缺失數(shù)據(jù)排在所述缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)尾。[0059]所述第三暫存器U207，與所述讀取單元U203相連，用于存儲所述缺失數(shù)據(jù)隊(duì)列Data fifo。調(diào)整邊界單元U210，與所述預(yù)取單元U202、所述第一暫存器U205、所述第三暫存器U207、填充單元U204相連，用于在待讀取數(shù)據(jù)為視頻像素?cái)?shù)據(jù)時(shí)，在從片外存儲器L2Cache中讀入所述缺失數(shù)據(jù)之前以及將缺失數(shù)據(jù)按照對應(yīng)的數(shù)據(jù)組織形式填充高速緩沖存儲器Cache之前，調(diào)整像素圖像邊界。填充單元U204，與所述第二暫存器U206、所述第三暫存器U207、所述調(diào)整邊界單元U210和所述高速緩沖存儲器Cache相連，用于根據(jù)所述第二暫存器U206中填充命令隊(duì)列ResMsg Queue中隊(duì)首的填充命令,將所述第三暫存器U207中缺失數(shù)據(jù)隊(duì)列Data fifo中隊(duì)首的缺失數(shù)據(jù)按照對應(yīng)的數(shù)據(jù)組織形式填充高速緩沖存儲器Cache。圖3為圖2所示第二實(shí)施例中視頻像素?cái)?shù)據(jù)的數(shù)據(jù)組織形式示意圖。如圖3所示，本實(shí)施例的高速緩存由4個SRAM存儲陣列(BankAlankD)組成，每個緩存線(Cacheline)分布于4個SRAM存儲陣列中。當(dāng)該高速緩沖用于存儲視頻像素?cái)?shù)據(jù)時(shí)，共包括128個緩存線。本實(shí)施例的視頻像素的格式是YUVA4202，即:Y分量保持全部精度，U、V分量在橫方向和縱方向做2:1的壓縮，A分量在橫方向做2:1的壓縮，這樣得到的YUVA4202相比原始的YUVA降低了一半的存儲空間，而圖像質(zhì)量影響不大。本實(shí)施例在一個時(shí)鐘周期讀出一個Cacheline的全部Y分量(如:entry0的數(shù)據(jù))，在另一個時(shí)鐘周期讀出該Cacheline的全部U、V、A分量(如:entryl的數(shù)據(jù))。圖4a所示的是圖像紋理數(shù)據(jù)坐標(biāo)的位移矢量示意圖。如圖4a所示,本實(shí)施例中待讀取的紋理數(shù)據(jù)為16 X 4個紋素。由于3D圖形中的紋理要支持雙線性插值的方式，要求一次性取出四個彼此相鄰的紋素，因此發(fā)明人規(guī)定了圖形紋理數(shù)據(jù)的數(shù)據(jù)組織形式，以保證每個時(shí)鐘周期讀取任意四個 彼此相鄰的紋理數(shù)據(jù)。圖4b所示的是圖像紋理數(shù)據(jù)按照所述數(shù)據(jù)組織形式保存于高速緩沖中的示意圖。如圖4b所示，本實(shí)施例的高速緩存仍由4個SRAM存儲陣列(BankAlankD)組成，每個緩存線(Cacheline)分布于4個SRAM存儲陣列中。當(dāng)該高速緩沖用于存儲視頻像素?cái)?shù)據(jù)時(shí)，共包括64個緩存線。本實(shí)施例在一個時(shí)鐘周期讀出四個彼此相鄰的紋素(如:entry0的數(shù)據(jù))。本實(shí)施例的信息處理裝置的工作過程按照待讀取數(shù)據(jù)的不同而有所不同。圖形紋理數(shù)據(jù)的處理流程包括:接收外部處理器(圖未示)發(fā)出的外部讀取命令cmd,經(jīng)確定類型單元U208確定待讀取數(shù)據(jù)為圖形紋理數(shù)據(jù)texture。接著,確定缺失單元U201根據(jù)待讀取數(shù)據(jù)信息及高速緩沖存儲器標(biāo)志Cache Tag信息，產(chǎn)生命中或者缺失等信號，把讀取命令傳到預(yù)取單元U202。在預(yù)取單元U202中根據(jù)缺失的情況，發(fā)出去片外存儲器L2Cache取紋理數(shù)據(jù)的請求，這些請求以隊(duì)列形式Msg fifo保存于第一暫存器U205中。同時(shí)在預(yù)取單元U202中把對應(yīng)的填充命令以隊(duì)列形式ResMsg Queue保存于第二暫存器U206中。接著，讀取單元U203按照Msg fifo隊(duì)列中隊(duì)首的讀取命令到片外存儲器L2Cache中讀出相應(yīng)的缺失數(shù)據(jù)，并將所述缺失數(shù)據(jù)排在缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)尾。填充單元U204按照ResMsg Queue隊(duì)列中隊(duì)首的填充命令到缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)首獲取待填充的缺失數(shù)據(jù)，并填充高速緩沖存儲器Cache中對應(yīng)空間，最后從高速緩沖存儲器Cache中讀出所需的紋理數(shù)據(jù)，送給所述外部處理器(圖未示)。[0068]視頻像素?cái)?shù)據(jù)的處理流程較圖形紋理數(shù)據(jù)更為復(fù)雜，具體包括:接收外部處理器(圖未示)發(fā)出的外部讀取命令cmd，經(jīng)確定類型單元U208確定待讀取數(shù)據(jù)為視頻像素?cái)?shù)據(jù)video。接著,命令拆分單元U209根據(jù)命令所需的像素區(qū)域范圍,產(chǎn)生一個或者多個內(nèi)部命令，發(fā)送確定缺失單元U201。確定缺失單元U201根據(jù)待讀取數(shù)據(jù)信息及高速緩沖存儲器標(biāo)志Cache Tag信息，產(chǎn)生命中或者缺失等信號，把讀取命令傳到預(yù)取單元U202。經(jīng)調(diào)整邊界單元U210調(diào)整像素邊界之后，根據(jù)缺失的情況，發(fā)出去片外存儲器L2Cache取視頻像素?cái)?shù)據(jù)的請求，這些請求以隊(duì)列形式Msg fifo保存于第一暫存器U205中。同時(shí)把對應(yīng)的填充命令以隊(duì)列形式ResMsg Queue保存于第二暫存器U206中。接著，讀取單元U203按照Msgfifo隊(duì)列中隊(duì)首的讀取命令到片外存儲器L2Cache中讀出相應(yīng)的缺失數(shù)據(jù)，并將所述缺失數(shù)據(jù)排在缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)尾。經(jīng)調(diào)整邊界單元U210調(diào)整像素邊界之后，填充單元U204按照ResMsg Queue隊(duì)列中隊(duì)首的填充命令到缺失數(shù)據(jù)隊(duì)列Data fifo的隊(duì)首獲取待填充的缺失數(shù)據(jù)，并填充高速緩沖存儲器Cache中對應(yīng)空間，最后從高速緩沖存儲器Cache中讀出所需的視頻像素?cái)?shù)據(jù)，送給所述外部處理器(圖未示)。本實(shí)施例中的高速緩存既可以作為視頻編解碼器的高速緩存，也可以作為3D圖形芯片的高速緩存，因此本實(shí)施例的信息處理裝置占用芯片面積更小，所需芯片功耗更低。需要說明的是，本領(lǐng)域技術(shù)人員可以理解，上述部分組件可以是諸如:可編程陣列邏輯(Programmable Array Logic,PAL)、通用陣列邏輯(Generic Array Logic,GAL)、現(xiàn)場可編程門陣列(Field — Programmable Gate Array,FPGA)、復(fù)雜可編程邏輯器件(ComplexProgrammable Logic Device, CPLD)等可編程邏輯器件中的一種或多種,但是本實(shí)用新型對此不做具體限制。本實(shí)用新型雖然已以較佳實(shí)施例公開如上，但其并不是用來限定本實(shí)用新型，任何本領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本實(shí)用新型技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本實(shí)用新型技術(shù)方案的內(nèi)容，依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對以 上實(shí)施例所作的任何簡單修改、等同變化及修飾，均屬于本實(shí)用新型技術(shù)方案的保護(hù)范圍。
權(quán)利要求1.一種信息處理裝置，適用于高速緩存的預(yù)取，其特征在于，包括: 高速緩沖存儲器； 由CMOS邏輯電路構(gòu)成的確定缺失單元，與外部處理器和所述高速緩沖存儲器相連； 由CMOS邏輯電路構(gòu)成的預(yù)取單元，位于所述確定缺失單元與讀取單元之間； 與所述預(yù)取單元和所述讀取單元相連、用于存儲讀取命令的第一暫存器； 由CMOS邏輯電路構(gòu)成的讀取單元，與所述第一暫存器及片外存儲器相連； 與所述預(yù)取單元和填充單元相連、用于存儲填充命令的第二暫存器； 由CMOS邏輯電路構(gòu)成的填充單元，與所述讀取單元、所述第二暫存器及所述高速緩沖存儲器相連。
2.根據(jù)權(quán)利要求1所述的信息處理裝置，其特征在于，所述信息處理裝置還包括:與所述讀取單元、填充單元相連、用于存儲缺失數(shù)據(jù)的第三暫存器； 所述填充單元與所述第三暫存器、所述第二暫存器及所述高速緩沖存儲器相連。
3.根據(jù)權(quán)利要求1或2所述的任一種信息處理裝置，其特征在于，所述片外存儲器包括:外存儲器、二級緩沖存儲器中的一種或多種。
4.根據(jù)權(quán)利要求3所述的信息處理裝置，其特征在于，所述信息處理裝置還包括: 由CMOS邏輯電路構(gòu)成的確定類型單元，位于所述外部處理器和所述確定缺失單元之 間。
5.根據(jù)權(quán)利要求4所述的信息處理裝置，其特征在于，所述信息處理裝置還包括:時(shí)鐘發(fā)生單元；所述高速緩沖存儲器配置成保證每兩個時(shí)鐘周期讀取一個緩存線的全部視頻像素分量，或者保證每個時(shí)鐘周期讀取任意四個彼此相鄰的紋理數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的信息處理裝置，其特征在于，所述信息處理裝置還包括: 由CMOS邏輯電路構(gòu)成的命令拆分單元，位于所述確定類型單元與所述確定缺失單元之間。
由CMOS邏輯電路構(gòu)成的第一調(diào)整邊界單元，位于所述預(yù)取單元與所述讀取單元之間； 由CMOS邏輯電路構(gòu)成的第二調(diào)整邊界單元，位于所述讀取單元與所述填充單元之間。
專利摘要本實(shí)用新型公開了一種信息處理裝置，適用于可預(yù)取的高速緩存。所述裝置包括高速緩沖存儲器；由CMOS邏輯電路構(gòu)成的確定缺失單元，與外部處理器和所述高速緩沖存儲器相連；由CMOS邏輯電路構(gòu)成的預(yù)取單元，位于所述確定缺失單元與讀取單元之間；與所述預(yù)取單元和所述讀取單元相連、用于存儲讀取命令的第一暫存器；由CMOS邏輯電路構(gòu)成的讀取單元，與所述第一暫存器及片外存儲器相連；與所述預(yù)取單元和填充單元相連、用于存儲填充命令的第二暫存器；由CMOS邏輯電路構(gòu)成的填充單元，與所述讀取單元、所述第二暫存器及所述高速緩沖存儲器相連。本實(shí)用新型能避免或減少高速緩沖存儲器的擁堵現(xiàn)象，從而提高系統(tǒng)芯片的處理速度。
文檔編號G06F12/08GK203102261SQ20122074966
公開日2013年7月31日 申請日期2012年12月31日 優(yōu)先權(quán)日2012年12月31日
發(fā)明者蘭軍強(qiáng), 朱磊, 沙力, 李濟(jì)川 申請人:上海算芯微電子有限公司