橋中的功率管理基礎結構的魯棒管控的制作方法
【專利摘要】描述了涉及橋設計中的功率管理基礎結構的魯棒管控的方法和裝置。在一個實施例中，第一代理（例如處理器核心）經由橋耦合到第二代理（例如輸入/輸出設備）。橋基于二階導數值可以或可以不從當前功率管理狀態(tài)進入不同的功率管理狀態(tài)。轉而可基于對應于所接收的分組的多個一階導數值來確定二階導數。還公開和要求保護其它實施例。
【專利說明】橋中的功率管理基礎結構的魯棒管控【技術領域】
[0001]本公開通常涉及電子設備的領域。更具體地，一些實施例涉及橋設計中的功率管理基礎結構的魯棒控制。
【背景技術】
[0002]在計算機系統(tǒng)中的使用的一個公共接口是外圍部件互連(PCI)Express (“PCIe”，根據PCI Express基礎規(guī)范3.0,修訂版0.5，2008年8月)。在現今的橋設計(例如PCI橋)中，可使用“空閑超時計數器”機制來觸發(fā)功率管理。超時計數器通?？纱砼c實際業(yè)務活動沒有真正相關性的靜態(tài)猜測機制。例如，超時計數器機制可只基于在兩個分組之間的空閑期。
[0003]然而，用于觸發(fā)橋中的功率管理的空閑超時計數器的錯誤值的結果可引起根本沒有功率節(jié)約的性能影響或甚至引起硬件兼容問題。因此，為了避免這樣的問題，由于悲觀和安全防護原因，通常使用大值來對超時計數器進行編程。但是，大的超時值轉而將直接對功率節(jié)約機會不利。
【專利附圖】

【附圖說明】
[0004]參考附圖提供詳細描述。在附圖中，附圖標記的最左邊的數字標識了附圖標記首次出現的附圖。在不同附圖中的相同附圖標記的使用指示相似或相同的部件。
[0005]圖1-2和7-8示出可用于實施本文討論的各種實施例的計算系統(tǒng)的實施例的方框圖。
[0006]圖3A-3C示出根據一些實施例的曲線。
[0007]圖4A-4D不出一些實施例的分組傳輸模式及第一和第二間隔值相關性。
[0008]圖5示出根據一實施例的確定對應于橋活動的一階導數和二階導數值的邏輯的方框圖。
[0009]圖6示出根據一實施例的可以觸發(fā)或可以不觸發(fā)功率管理特征的橋架構和各種業(yè)務模式。
【具體實施方式】
[0010]在下面的描述中，闡述了很多特定的細節(jié)，以便提供對各種實施例的徹底理解。然而，可在沒有特定細節(jié)的情況下實施一些實施例。在其它實例中，沒有詳細描述公知的方法、流程、部件和電路，以便不使特定的實施例難理解?？墒褂酶鞣N裝置(例如集成半導體電路(“硬件”)、被組織成一個或多個程序(“軟件”)的計算機可讀指令或硬件和軟件的某種組合)來執(zhí)行本發(fā)明的實施例的各種方面。為了本公開的目的，對“邏輯”的提及應意指硬件、軟件或其某種組合。
[0011]一些實施例提供允許橋在一段時間期間確定業(yè)務活動的新穎和/或魯棒的機制。使用這個信息，橋可更準確地預測或確定它是否應觸發(fā)任何功率管理特征。如在本文討論的，“橋”通常指包括用于將信息(例如以分組的形式)從源代理轉發(fā)到計算系統(tǒng)中的一個或多個目的地代理的邏輯的設備。本文討論的實施例不限于單種類型的橋設計，并可由任何橋設計，例如平臺控制中心(PCH)交換機、PCIe交換機、PCI橋、先進高性能總線(AHB)橋等利用。而且，本文討論的一些實施例可在多插座/多處理器平臺上被利用(例如使用點對點相干互連，例如QPI (快速路徑互連))。
[0012]例如，一個實施例使橋能夠將各種業(yè)務模式變換或轉換成算法函數，如將在本文進一步討論的，該算法函數可進一步被計算成有用/有意義的值。在實施例中，可使用包括得到分組持續(xù)時間的函數和/或計算一階和二階導數變量的算法計算。在一實施例中，計算可被簡化，例如以使硬件設計變得更簡單(即，具有低門計數)和/或適用于任何橋設計。在一些實施例中，橋可使用這些技術來直接地例如繞過其它中間階段(即，替代典型的“分段”功率管理，在“分段”功率管理中，最低功率節(jié)約(最低時延)被觸發(fā)，后面是在較長的空閑期被檢測到之后的較高的功率管理)觸發(fā)任何功率管理特征。
[0013]在各種實施例中，橋(例如PCI Express交換機部件、PCI橋、AHB橋等)可利用本文討論的一種或多種技術來降低功率消耗(例如通過預測和應用適當的功率管理方案和/或停留在較低功率狀態(tài)中一段較長的時間)，而不危害兼容性和/或性能。
[0014]在本文參考計算系統(tǒng)部件，例如在本文如參考圖1-2和7-8討論的部件來討論各種實施例。更具體地，圖1示出根據本發(fā)明的實施例的計算系統(tǒng)100的方框圖。系統(tǒng)100可包括一個或多個代理102-1到102-M (在本文被統(tǒng)稱為“多個代理102”或更一般地統(tǒng)稱為“代理102”)。在一實施例中，代理102可以是計算系統(tǒng)(例如參考圖2和7-8討論的計算系統(tǒng))的部件。
[0015]如圖1所示，代理102可經由網絡架構104進行通信。在一實施例中，網絡架構104可包括經由串聯(lián)(例如點對點)鏈路和/或共享通信網絡進行通信的一個或兩個互連(或互連網絡)。例如，一些實施例可便于在允許與例如全緩沖雙列直插式存儲器模塊(FBD)的通信的鏈路上的部件調試或檢驗，其中FBD鏈路是用于將存儲器模塊耦合到主機控制器設備(例如處理器或存儲器中心)的串行鏈路。調試信息可從FBD通道主機傳輸，使得可通過通道業(yè)務軌跡捕獲工具(例如一個或多個邏輯分析儀)沿著通道觀察調試信息。
[0016]在一個實施例中，系統(tǒng)100可支持可包括物理層、鏈路層、路由層、傳輸層和/或協(xié)議層的分層協(xié)議方案。架構104還可針對點對點網絡，便于數據(例如以分組的形式)從一個協(xié)議(例如高速緩存處理器或高速緩存感知存儲器控制器)到另一協(xié)議的傳輸。此外，在一些實施例中，網絡架構104可提供附著于一個或多個高速緩存相干協(xié)議的通信。
[0017]此外，如圖1中的箭頭的方向所示的，代理102可經由網絡架構104發(fā)送和/或接收數據。因此，一些代理可利用單向鏈路而其它代理可利用雙向鏈路來用于通信。例如，一個或多個代理(例如代理102-M)可發(fā)送數據(例如經由單向鏈路106)，其它代理(例如代理102-2)可接收數據(例如經由單向鏈路108)，而一些代理(例如代理102-1)可發(fā)送和接收數據(例如經由雙向鏈路110)。
[0018]此外，根據實施例，一個或多個代理102可通過一個或多個橋120耦合。如將在下面進一步討論的，橋120可包括用于觸發(fā)各種功率管理特征的邏輯500。如圖1所示，橋120可便于在代理(例如所示代理102-1)和一個或多個輸入/輸出(“I/O”或“10”)設備104(例如PCI Express I/O設備)之間的通信。在實施例中，橋120可包括用于例如根據PCIExpress規(guī)范或其它規(guī)范來耦合和/或便于代理102-1的部件(例如處理器和/或存儲器子系統(tǒng))與I/O設備124之間的通信的邏輯。此外，雖然邏輯500在圖1中被示為在橋120內部，它可位于系統(tǒng)100中的其它地方。
[0019]如圖1所示，代理102-1可訪問存儲器140。如將參考圖2_8進一步討論的，存儲器140可存儲各種項目(包括例如OS、設備驅動器等)。
[0020]更具體地，圖2是根據實施例的計算系統(tǒng)200的方框圖。系統(tǒng)200可包括多個插座202-208(示出四個，但一些實施例可具有更多或更少的插座)。每個插座可包括(或以另外方式稱合到)處理器和一個或多個橋120。在一些實施例中，橋120可存在于系統(tǒng)200的一個或多個部件(例如圖2所示的那些部件)中。然而，差不多120個塊可存在于系統(tǒng)中，取決于實施方式。
[0021]此外，每個插座可經由點對點(PtP)鏈路例如快速路徑互連(QPI)耦合到其它插座。如關于圖1的網絡架構104討論的，每個插座可耦合到例如由可包括動態(tài)隨機存取存儲器(DRAM)的多個雙列直插式存儲器模塊(DIMM)形成的系統(tǒng)存儲器的本地部分。
[0022]如圖2所示，每個插座可耦合到存儲器控制器(MC)/歸屬代理(HA)(例如MC0/HA0到MC3/HA3)。存儲器控制器可耦合到相應的本地存儲器(被標為MEMO到MEM3)，相應的本地存儲器可以是系統(tǒng)存儲器(例如圖7的存儲器712)的一部分。在一些實施例中，存儲器控制器(MC) /歸屬代理(HA)(例如MC0/HA0到MC3/HA3)可以與圖1的代理102-1和相同或相似，被標為MEMO到MEM3的存儲器可以與參考本文的任一附圖討論的存儲器設備相同或相似。通常，處理/高速緩存代理可將請求發(fā)送到歸屬節(jié)點以用于訪問相應的“歸屬代理”所相關聯(lián)的存儲器地址。此外，在一個實施例中，MEMO到MEM3可配置成對數據進行鏡像，例如作為主數據和從數據。此外，在一些實施例中，系統(tǒng)200的一個或多個部件可包括在同一集成電路管芯上。
[0023]此外，一個實施方式(例如圖2中所示的)可以用于具有鏡像的插座無粘連配置。例如，分配到存儲器控制器(例如MC0/HA0)的數據可通過PtP鏈路被鏡像到另一存儲器控制器(例如MC3/HA3)。
[0024]圖3A-3C示出根據一些實施例的與基于分組到達橋的時間和分組的關系而產生的數學函數相關的曲線。如果橋利用率是不變的(其中所發(fā)送的每個分組以恒定的間隔到達)，則函數是如圖3A所示的線性函數(其中“m”指曲線的斜率)。如果橋利用率是衰減的，其中所發(fā)送的每個連續(xù)分組以連續(xù)較大的間隔到達，則函數如圖3B所示(其中ml和m2指斜率)。如果橋利用增加，其中所發(fā)送的每個連續(xù)分組以連續(xù)較小的間隔到達，則函數如圖3C所示(其中ml和m2指斜率)。
[0025]已知“m”指函數的斜率，則m為:
[0026]dy/dx=m,
[0027]其中dx是常數(B卩，l)，delta “y”(dy)與“m”成比例。
[0028]在二階導數是離散的情況下:
[0029]d2y/Clx2=Cly1/Clx1 - dy2/dx2
[0030]d2y/Clx2=Iii1 - m2
[0031 ] d2y/dx2= (y2 _ y2’)/ (? ~ X2-)~ (Yi ~lv) / (X1 ~ X1,)
[0032]設置(Xl-Xl, )=1且(x2-x2,)=l ;這總為真的，因為我們測量X上的每個分組，因此:
[0033]d2y/dx2= (y2(Yi ~ Yr )
[0034]因此對于硬件實現，所選擇的函數根據實施例在下面列出:
[0035]d2y/dx2= (y2 - Y1) - (Y1 - yr )
[0036]d2y/dx2= ( Δ y2) - ( Δ Y1)
[0037]因此，橋需要監(jiān)測的算術計算是“在到達周期的分組間隔之間的差異”。在各種實施例中，可在沒有軟件干預的情況下且在簡化的硬件中確定該差異，因而增加速度并減小時延。
[0038]參考圖4A-4D，示出了根據一些實施例的分組傳輸模式及第一和第二間隔值相關性。更具體地，圖4A示出恒定或穩(wěn)定的分組傳輸模式的一階和二階導數。圖4B示出減慢業(yè)務模式的一階和二階導數。圖4C示出增加業(yè)務模式的一階和二階導數。圖4D示出隨機業(yè)務模式的一階和二階導數。
[0039]圖5示出根據實施例的確定對應于橋活動的一階導數和二階導數值的邏輯500的方框圖。如前所述，邏輯500可設置在橋中或計算系統(tǒng)中的其它地方，取決于實施方式。
[0040]如圖5所示，邏輯500可包括計數器502、移位寄存器(SR) 504A-504C (其在例如圖5所示的一些實施例中可以是數據鎖存器)、算術減法邏輯506A-506C和508、以及二階導數值的存儲設備510。每當有新的分組被接收到時，計數器502重置(例如到“零”)。當沒有到來的分組時，計 數器502將繼續(xù)向上計數(例如針對每個時鐘周期)。然而，根據實施方式，可利用不同的計數器設計(包括環(huán)形計數器或Johnson計數器)。當有新分組被接收到時，計數器的當前值將移動到移位寄存器I (SRl) 504A，而移位寄存器2 (SR2) 504B的值將移動到移位寄存器3 (SR3) 504C。同時，第一級減法邏輯506A和506B將計算所接收的分組的間隔之間的差異。第二級減法邏輯508將計算二階導數值。一個或多個二階導數值可例如基于使用模型和/或在平臺上所需的業(yè)務的準確度而存儲在設備510中。如果橋(例如包括邏輯500或耦合到邏輯500，例如橋120)連續(xù)檢測到二階導數值的正值，這指示橋業(yè)務減慢；因此，存在使功率管理特征被觸發(fā)的良好機會。該邏輯也可使用二階導數值來觸發(fā)不同的功率管理特征，因為橋現在知道業(yè)務衰減得多么慢。例如，利用所存儲的值(二階導數值)，橋硬件能夠識別橋是否正接收較少的業(yè)務并觸發(fā)適當的功率管理。在一實施例中，橋可基于二階導數值直接地例如繞過其它中間階段(即，替代典型的“分段”功率管理，在“分段”功率管理中最低功率節(jié)約(最低時延)被觸發(fā)，后面是在較長的空閑期被檢測到之后的較高的功率管理)潛在地觸發(fā)較高級功率管理。
[0041]圖6示出根據實施例的可以觸發(fā)或可以不觸發(fā)功率管理特征的橋架構和各種業(yè)務模式。如所示，基于連續(xù)分組的分析，可在橋(例如橋120)中觸發(fā)(例如通過邏輯500)功率管理特征。例如，恒定/增大/減少的業(yè)務可以是或可以不是各種功率管理特征。此外，如前所述，如果業(yè)務明顯減慢，則可進入較高的功率管理狀態(tài)(例如繞過在當前功率狀態(tài)和高功率管理狀態(tài)之間的其它中間功率狀態(tài))。
[0042]圖7示出根據本發(fā)明的實施例的計算系統(tǒng)700的方框圖。計算系統(tǒng)700可包括經由互連網絡(或總線)704進行通信的一個或多個中央處理單元(CPU) 702-1到702-N或處理器(在本文被統(tǒng)稱為“多個處理器702”或更一般地統(tǒng)稱為“處理器702”)。處理器702可包括通用處理器、網絡處理器(其處理通過計算機網絡703傳遞的數據)或其它類型的處理器(包括精簡指令集計算機(RISC)處理器或復雜指令集計算機(CISC))。而且，處理器702可具有單個或多個核心設計。具有多核心設計的處理器702可在同一集成電路(IC)管芯上集成不同類型的處理器核心。此外，具有多核心設計的處理器702可被實現為對稱或非對稱多處理器。
[0043]此外，參考圖1-6討論的操作可由系統(tǒng)700的一個或多個部件執(zhí)行。在一些實施例中，處理器702可以與圖2的處理器202-208相同或相似。此外，處理器702(或系統(tǒng)700的其它部件)可包括一個或多個橋120和/或邏輯500。而且，即使圖7示出項120/500的一些位置，這些部件也可位于系統(tǒng)700中的其它地方。類似地，I/O設備124可經由總線722
等進行通信。
[0044]芯片組706還可與互連網絡704進行通信。芯片組706可包括圖形和存儲器控制中心(GMCH) 708。GMCH708可包括與存儲器712通信的存儲器控制器710。存儲器712可存儲數據，該數據包括由CPU702或包括在計算系統(tǒng)700中的任何其它設備執(zhí)行的指令的序列。例如，存儲器712可存儲對應于操作系統(tǒng)(OS) 713和/或如參考前面的附圖討論的設備驅動器711的數據。在實施例中，存儲器712和圖1的存儲器140可以是相同或相似的。在本發(fā)明的一個實施例中，存儲器712可包括一個或多個易失性存儲(或存儲器)設備，例如隨機存取存儲器(RAM)、動態(tài)RAM (DRAM)、同步DRAM (SDRAM)、靜態(tài)RAM (SRAM)或其它類型的存儲設備。也可利用非易失性存儲器，例如硬盤。額外的設備可經由互連網絡704進行通信，例如多個CPU和/或多個系統(tǒng)存儲器。
[0045]此外，一個或多個處理器702可訪問一個或多個高速緩存器(其在各種實施例中可包括私有和/或共享的高速緩存器)和相關聯(lián)的高速緩存器控制器(未示出)。高速緩存器可附著于一個或多個高速緩存相干協(xié)議。高速緩存器可存儲由系統(tǒng)700的一個或多個部件利用的數據(例如包括指令)。例如，高速緩存器可在本地緩存被存儲在存儲器712中的數據以用于被處理器702的部件更快訪問。在一實施例中，高速緩存器(其可以是共享的)可包括中間級高速緩存器和/或末級高速緩存器(LLC)。此外，每個處理器702可包括一級(LI)高速緩存器。處理器702的各種部件可直接地、通過總線或互連網絡和/或存儲器控制器或中心與高速緩存器通信。
[0046]GMCH708還可包括例如經由圖形加速器與顯示設備716通信的圖形接口 714。在本發(fā)明的一個實施例中，圖形接口 714可經由加速圖形端口(AGP)與圖形加速器通信。在本發(fā)明的實施例中，顯示器716 (例如平板顯示器)可通過例如信號轉換器與圖形接口 714通信，該信號轉換器將存儲在存儲設備(例如視頻存儲器或系統(tǒng)存儲器)中的圖像的數字表示轉換成由顯示器716解析和顯示的顯示信號。由顯示設備產生的顯示信號可在由顯示器716解析并隨后在顯示器716上顯示之前通過各種控制設備。
[0047]中心接口 718可允許GMCH708和輸入/輸出控制中心(ICH)進行通信。ICH720可提供到與計算系統(tǒng)700通信的I/O設備的接口。ICH700可通過外圍橋(或控制器)724 (例如外圍部件互連(PCI)橋、通用串行總線(USB)控制器或其它類型的外圍橋或控制器)與總線722進行通信。橋724可提供在CPU702和外圍設備之間的數據路徑?？衫闷渌愋偷耐負?。此外，多個總線可例如通過多個橋或控制器與ICH700通信。而且，在本發(fā)明的各種實施例中，與ICH720通信的其它外圍設備可包括集成驅動電子設備(IDE)或小計算機系統(tǒng)接口(SCSI)硬盤驅動器、USB端口、鍵盤、鼠標、并聯(lián)端口、串聯(lián)端口、軟盤驅動器、數字輸出支持(例如，數字視頻接口(DVI))或其它設備。
[0048]總線722可與音頻設備726、一個或多個磁盤驅動器728和網絡接口設備730 (其與計算機網絡703通信)通信。其它設備可經由總線722進行通信。此外，在本發(fā)明的一些實施例中，各種部件(例如網絡接口設備730)可與GMCH708通信。此外，處理器702和GMCH708和/或芯片組706的一個或多個部件可組合以形成單個集成電路芯片(或以另外方式存在于同一集成電路管芯上)。
[0049]此外，計算系統(tǒng)700可包括易失性和/或非易失性存儲器(或存儲裝置)。例如，非易失性存儲器可包括下列項中的一個或多個:只讀存儲器(ROM)、可編程ROM (PR0M)、可擦除 PROM (EPROM)、電 EPROM (EEPR0M)、磁盤驅動器(例如 728)、軟盤、緊致盤 ROM (CD-ROM)、數字通用盤(DVD)、閃存、磁光盤或能夠存儲電子數據(例如包括指令)的其它類型的非易失性機器可讀介質。
[0050]圖8示出根據本發(fā)明的實施例的以點對點(PtP)配置來布置的計算系統(tǒng)800。特別是，圖8示出一種系統(tǒng)，其中處理器、存儲器和輸入/輸出設備通過若干個點對點接口互連。參考圖1-7討論的操作可由系統(tǒng)800的一個或多個部件執(zhí)行。
[0051]如圖8所示，系統(tǒng)800可包括幾個處理器，為了清楚起見只示出其中兩個處理器802和804。處理器802和804可每個包括本地存儲器控制器中心(MCH)806和808以實現與存儲器810和812的通信。存儲器810和/或812可存儲各種數據，例如參考圖7的存儲器712所討論的那些數據。如圖8所示，處理器802和804也可包括參考圖7討論的高速緩存器。
[0052]在實施例中，處理器802和804可以是參考圖7討論的處理器702之一。處理器802和804可分別使用PtP接口電路816和818經由點對點(PtP)接口 814來交換數據。此夕卜，處理器802和804可每個使用點對點接口電路826、828、830和832經由單獨的PtP接口 822和824與芯片組820交換數據。芯片組820還可例如使用PtP接口電路837經由高性能圖形接口 836與高性能圖形電路834進一步交換數據。
[0053]本發(fā)明的至少一個實施例可設置在處理器802和804或芯片組820內。例如，處理器802和804和/或芯片組820可包括一個或多個橋120和/或邏輯500。然而，本發(fā)明的其它實施例可存在于圖8的系統(tǒng)800內的其它電路、邏輯單元或設備中。此外，本發(fā)明的其它實施例可分布在圖8所示的幾個電路、邏輯單元或設備當中。因此，圖8所示的項120/500的位置是示例性的，且這些部件可以被設置或可以不被設置在所示位置中。
[0054]芯片組820可使用PtP接口電路841與總線840通信?？偩€840可具有與它通信的一個或多個設備，例如總線橋842和I/O設備843。經由總線844，總線橋842可與其它設備進行通信，其它設備例如是鍵盤/鼠標845、通信設備846 (例如調制解調器、網絡接口設備或可與計算機網絡703通信的其它通信設備)、音頻I/O設備和/或數據存儲設備848。數據存儲設備848可存儲可由處理器802和/或804執(zhí)行的代碼849。
[0055]在本發(fā)明的各種實施例中，在本文例如參考圖1-8討論的操作可被實現為硬件(例如電路)、軟件、固件、微代碼或其組合，其可被提供為計算機程序產品，例如包括其上存儲有用于對計算機進行編程以執(zhí)行本文討論的進程的指令(或軟件流程)的(例如非暫態(tài))機器可讀或(例如非暫態(tài))計算機可讀介質。此外，術語“邏輯”可作為例子包括軟件、硬件或軟件和硬件的組合。機器可讀介質可包括存儲設備，例如參考圖1-8討論的存儲設備。此夕卜，這樣的計算機可讀介質可被下載為計算機程序產品，其中可經由通信鏈路(例如總線、調制解調器或網絡連接)通過經由載波或其它傳播介質發(fā)送的數據信號的方式將程序從遠程計算機(例如服務器)傳輸到請求計算機(例如客戶端)。
[0056]在說明書中對“一個實施例”或“一實施例”的提及意味著關于該實施例描述的特定特征、結構或特性可包括在至少一個實施方式中。短語“在一個實施例中”在說明書中的各個地方的出現可以都指或可以不都指同一實施例。
[0057]此外，在說明書和權利要求中，可使用術語“耦合”和“連接”連同其派生詞。在本發(fā)明的一些實施例中，可使用“連接”來指示兩個或多個元件彼此處于直接物理或電接觸?！榜詈稀笨梢庵竷蓚€或多個元件彼此處于直接物理或電接觸。然而，“耦合”還可意指兩個或多個元件彼此不處于直接接觸，而仍然可彼此協(xié)作或交互。
[0058]因此，雖然以結構特征和/或方法行動特有的語言描述的本發(fā)明的實施例，應理解，所主張的主題可不限于所描述的特定特征或行動。更確切地，特定的特征和行動被公開為實現所主張的主題的范例形式。
【權利要求】
1.一種裝置，包括: 多個存儲設備，所述多個存儲設備用于存儲對應于所接收的分組的多個值； 第一邏輯，其用于基于對應于所接收的分組的所述多個值來確定一階導數值；以及 第二邏輯，其用于基于所述一階導數值來確定二階導數值， 其中，橋基于所述二階導數值從當前功率管理狀態(tài)進入不同的功率管理狀態(tài)。
2.如權利要求1所述的裝置，其中，所述橋直接進入所述不同的功率管理狀態(tài)而不進入在所述當前功率管理狀態(tài)和所述不同的功率管理狀態(tài)之間的一個或多個中間功率管理狀態(tài)。
3.如權利要求1所述的裝置，還包括用于對在所接收的分組之間的周期的數量進行計數的計數器，其中，存儲在所述多個存儲設備中的所述多個值對應于在所接收的分組之間的周期的所述數量。
4.如權利要求3所述的裝置，其中，響應于新分組的接收來復位所述計數器。
5.如權利要求1所述的裝置，還包括用于存儲由所述第二邏輯產生的多個二階導數值的第二多個存儲設備。
6.如權利要求1所述的裝置，其中，所述橋至少包括所述第一邏輯、所述第二邏輯或所述多個存儲設備。
7.如權利要求1所述的裝置，其中，第一代理經由所述橋耦合到第二代理。
8.如權利要求7所述的裝置，其中，所述第一代理或第二代理之一包括以下中的一個或多個:芯片組、一個或多個處理器核心或存儲器控制器。
9.如權利要求7所述的裝置，其中，所述第二代理包括輸入/輸出設備。
10.如權利要求7所述的裝置，其中，鏈路用于耦合所述第一邏輯、所述第二邏輯和所述橋中的兩個或更多個，其中，所述鏈路包括點對點相干互連。
11.如權利要求1所述的裝置，其中，所述多個存儲設備、所述第一邏輯和所述第二邏輯中的一個或多個在同一集成電路芯片上。
12.—種方法,包括: 將對應于所接收的分組的多個值存儲在多個存儲設備中； 基于對應于所接收的分組的所述多個值來確定一階導數值；以及 基于所述一階導數值來確定二階導數值， 其中，橋基于所述二階導數值從當前功率管理狀態(tài)進入不同的功率管理狀態(tài)。
13.如權利要求12所述的方法，還包括所述橋直接進入所述不同的功率管理狀態(tài)而不進入在所述當前功率管理狀態(tài)和所述不同的功率管理狀態(tài)之間的一個或多個中間功率管理狀態(tài)。
14.如權利要求12所述的方法，還包括計算在所接收的分組之間的周期的數量，其中，存儲在所述多個存儲設備中的所述多個值對應于在所接收的分組之間的周期的所述數量。
15.如權利要求12所述的方法，還包括將多個二階導數值存儲在第二多個存儲設備中。
16.一種計算系統(tǒng)，包括: 處理器核心，其經由橋耦合到輸入/輸出設備； 多個存儲設備，所述多個存儲設備用于存儲對應于所接收的分組的多個值；第一邏輯，其用于基于對應于所接收的分組的所述多個值來確定一階導數值；以及 第二邏輯，其用于基于所述一階導數值來確定二階導數值， 其中，所述橋基于所述二階導數值從當前功率管理狀態(tài)進入不同的功率管理狀態(tài)。
17.如權利要求16所述的系統(tǒng)，其中，所述橋直接進入所述不同的功率管理狀態(tài)而不進入在所述當前功率管理狀態(tài)和所述不同的功率管理狀態(tài)之間的一個或多個中間功率管理狀態(tài)。
18.如權利要求16所述的系統(tǒng)，還包括用于對在所接收的分組之間的周期的數量進行計數的計數器，其中，存儲在所述多個存儲設備中的所述多個值對應于在所接收的分組之間的周期的所述數量。
19.如權利要求16所述的系統(tǒng)，還包括用于存儲由所述第二邏輯產生的多個二階導數值的第二多個存儲設備。
20.如權利要求16所述的系統(tǒng)，其中，所述多個存儲設備、所述處理器、所述第一邏輯和所述第二邏輯中的一個或多個在同一集成電路芯片上。
【文檔編號】G06F13/14GK103842935SQ201280047841
【公開日】2014年6月4日 申請日期:2012年9月24日 優(yōu)先權日:2011年9月30日
【發(fā)明者】P·T·張 申請人:英特爾公司