專利名稱：基于plb總線的sja1000接口ip核及其控制方法
技術(shù)領(lǐng)域：
本發(fā)明屬于工業(yè)總線技術(shù)領(lǐng)域，尤其是一種基于PLB總線的SJA1000接口 IP核及其控制方法。
背景技術(shù)：
SJA1000是獨立的CAN總線控制器，用于掛接CAN總線下的任何節(jié)點設(shè)備。SJA1000功能模塊包括接口管理模塊、發(fā)送數(shù)據(jù)緩沖器、接收數(shù)據(jù)緩沖器，驗收濾波器、位流處理器等。SJA1000的接口管理模塊用于解釋來自外部主控制器的命令，向外部主控制器提供中斷信息和狀態(tài)信息，這就需要在外部主控制器和SJA1000之間建立一個接口用以實現(xiàn)主控制器和SJA1000獨立的CAN總線控制器之間的數(shù)據(jù)交換，而采用什么樣的接口方式取決于采用什么樣的外部控制器。SJA1000的外部主控制器雖然可以使用ARM、單片機實現(xiàn)與獨立的CAN控制器的通信聯(lián)絡(luò)功能，但是，由于基于FPGA的VHDL語言設(shè)計的IP核能夠提供靈活性和性能更好的控制器，F(xiàn)PGA/S0PC技術(shù)將是實現(xiàn)嵌入式系統(tǒng)的發(fā)展趨勢，因此，基于PLB總線MicroBlaze軟核的FPGA_片上系統(tǒng)設(shè)計將作為首選?，F(xiàn)有技術(shù)中，實現(xiàn)PLB總線和CAN設(shè)備相互通訊的一般方法是:使用PLB+CAN的IP核組成一個完整的 CAN節(jié)點。上述 IP 核是 LogiCOREIPXPS Controller Area Network (CAN)IP核，是美國XILINX公司專為CAN總線設(shè)備提供的一個通用接口 IP核，其與XILINX公司的SJA1000獨立CAN控制器在時序上相同，可以掛接任何CAN節(jié)點設(shè)備，并且可以通過PLB總線的Microblaze軟核向節(jié)點設(shè)備發(fā)送命令和接受節(jié)點數(shù)據(jù)。但是這種IP核必須授權(quán)和付費后才能使用，并且要求按照設(shè)備的數(shù)量付費，一個設(shè)備交一份錢，如果是一個幾百個車位的智能停車場按照每個車位上的CAN設(shè)備進行付費那將是一筆昂貴的費用；其次，就LogiCORE IP XPS Controller Area Network (CAN) IP 核本身的實現(xiàn)方法而言，該 IP 核將SJA1000獨立CAN控制器的功能同時也設(shè)計在該IP核中，如SJA1000的驗收濾波器、位流處理器等功能，體現(xiàn)在LogiCORE IP XPS Controller Area Network(CAN) IP核中為傳輸層的所有功能，因此，該IP核實現(xiàn)方法非常復(fù)雜。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種設(shè)計合理、性價比高、實現(xiàn)方法簡單的基于PLB總線的SJA1000接口 IP核及其控制方法。本發(fā)明解決其技術(shù)問題是采取以下技術(shù)方案實現(xiàn)的:一種基于PLB總線的SJA1000接口 IP核，包括PLB接口模塊、用戶邏輯模塊和中斷控制模塊，所述的PLB接口模塊通過地址/數(shù)據(jù)信號線和控制信號線與PLB總線相連接，該PLB接口模塊通過IPIC接口與用戶邏輯模塊及中斷控制模塊相連接；所述的用戶邏輯模塊和中斷控制模塊之間通過中斷控制信號線Intr2Bus_DevIntr相連接實現(xiàn)中斷控制功能，用戶邏輯模塊還通過地址/數(shù)據(jù)信號線和控制信號線與SJA1000獨立CAN控制器相連接；中斷控制模塊通過Intr2Bus_DevIntr信號連接CPU。
而且，所述的PLB接口模塊、用戶邏輯模塊、中斷控制模塊內(nèi)置于FPGA內(nèi)。而且，所述的CPU種類包括MicroBlaze軟核CPU,并內(nèi)置于FPGA內(nèi)。而且，所述的用戶邏輯模塊由讀寫狀態(tài)機和地址數(shù)據(jù)選擇模塊連接構(gòu)成，讀寫狀態(tài)機通過IPIC控制信號(IPIC Control Signals)同PLC接口模塊之間進行雙向數(shù)據(jù)傳送；所述的地址/數(shù)據(jù)選擇模塊通過地址線(Address Bus)、數(shù)據(jù)線(Data Bus)同PLB接口模塊之間進行雙向數(shù)據(jù)傳送。而且，所述的PLB接口模塊為PLB總線自帶的接口模塊。而且，所述的用戶邏輯模塊包括如下輸入信號:來自PLB接口模塊的時鐘信號(Bus_2IP_Clk)、復(fù)位信號(Bus2IP_Reset)、地址信號(Bus2IP_Addr [4:0])、數(shù)據(jù)信號(Bus2IP_Data[24:31])以及來自SJA1000獨立CAN控制器的中斷信號(INT)、數(shù)據(jù)信號(DATA[7:0]);所述的用戶邏輯模塊包括如下輸出信號:發(fā)送給PLB接口模塊的中斷信號(IP2Bus_IntrEvent)、應(yīng)答信號(IP2Bus_Ack)、數(shù)據(jù)信號(Bus2IP_Data[24:31])，發(fā)送給SJA1000獨立CAN控制器的地址/數(shù)據(jù)信號(DATA [7:0])、地址使能信號(ALE)、片選信號(CS)、讀寫信號(RD/WR)、復(fù)位信號(RST)以及向中斷控制模塊發(fā)送的中斷事件信號(IntrEventX一種基于PLB總線的SJA1000接口 IP核的控制方法，包括以下步驟:步驟1、用戶狀態(tài)機判斷當(dāng)前的讀寫狀態(tài)，如果是寫狀態(tài)，則進入步驟2，如果是讀狀態(tài)，則進入步驟8;步驟2、輸出地址使能信號、地址信號；步驟3、地址信號保持，禁止地址使能信號；步驟4、輸出片選信號、寫信號、數(shù)據(jù)信號；步驟5、數(shù)據(jù)信號保持、禁止寫信號、片選信號；向PLB發(fā)出寫應(yīng)答信號；步驟6、清除寫應(yīng)答信號；步驟7、切換狀態(tài)為空閑狀態(tài)；步驟8、輸出地址使能信號、地址信號；步驟9、地址信號保持、禁止地址使能信號；步驟10、輸出片選信號、讀信號；步驟11、等待2個時鐘周期；步驟12、從地址線讀數(shù)據(jù)；向PLB發(fā)出讀應(yīng)答信號；步驟13、消除讀應(yīng)答信號；步驟14、切換狀態(tài)為空閑態(tài)。而且，所述的讀寫狀態(tài)來源于PLB總線的CPU操作。本發(fā)明的優(yōu)點和積極效果是:本發(fā)明利用已有的SJA1000控制器提供的服務(wù)功能，將SJA1000功能從IP核中分離出去，專注于實現(xiàn)對SJA1000的數(shù)據(jù)接口功能，IP核核心模塊(用戶邏輯模塊)通過IPIC接口實現(xiàn)與PLB接口模塊的數(shù)據(jù)傳輸功能，通過讀寫狀態(tài)機實現(xiàn)對SJA1000獨立CAN控制器數(shù)據(jù)的讀寫功能，通過提供IntrEvent中斷觸發(fā)信號觸發(fā)中斷控制模塊實現(xiàn)PLB和CAN設(shè)備之間的雙向中斷控制功能；本發(fā)明采用PLB+SJA1000接口 IP核+SAJ1000的方法實現(xiàn)了 IP核的國產(chǎn)化和本地化，簡化了 IP核的開發(fā)，有效降低了產(chǎn)品的開發(fā)成本，增強了市場 競爭力。


圖1為本發(fā)明的電路方框圖；圖2為用戶邏輯模塊的結(jié)構(gòu)示意圖；圖3為本發(fā)明內(nèi)部模塊之間以及與SJA1000之間的信號連接示意圖；圖4為本發(fā)明的應(yīng)用系統(tǒng)連接示意圖；圖5為讀寫狀態(tài)機處理流程示意圖；圖6為讀寫狀態(tài)機的寫時序圖；圖7為讀寫狀態(tài)機的讀時序圖。
具體實施例方式以下結(jié)合附圖對本發(fā)明實施例做進一步詳述:一種基于PLB總線的SJA1000接口 IP核，如圖1所示，包括PLB接口模塊、用戶邏輯模塊和中斷控制模塊，所述的PLB接口模塊通過地址/數(shù)據(jù)信號線和控制信號線與PLB總線相連接，該PLB接口模塊通過IPIC接口(IPIC Interface)與用戶邏輯模塊及中斷控制模塊相連接，該IPIC接口用于提供用戶邏輯模塊和PLB接口模塊之間以及PLB接口模塊和中斷控制模塊之間的內(nèi)部邏輯交換；所述的用戶邏輯模塊和中斷控制模塊之間通過中斷控制信號線(IntrEvent)相連接，該中斷控制模塊用于實現(xiàn)對于外部和內(nèi)部的中斷控制，并清零中斷控制位，中斷控制模塊通過Intr2Bus_DevIntr信號線與CPU相連接,所述的CPU種類包括MicroBlaze軟核CPU，并內(nèi)置于FPGA內(nèi)。用戶邏輯模塊還通過地址/數(shù)據(jù)信號線和控制信號線與SJA1000獨立CAN控制器相連接。PLB接口模塊、用戶邏輯模塊、中斷控制模塊內(nèi)置于FPGA內(nèi)。在本實施例中，PLB接口模塊是PLB總線自帶的接口模塊，該PLB接口模塊提供了用戶邏輯模塊和PLB之間的一個接口，PLB接口模塊確保當(dāng)對PLB接口進行操作時的基本功能，并完成PLB和IPIC接口之間必要的協(xié)議和時序溝通。用戶邏輯模塊作為SJA1000接口 IP核的核心功能模塊，如圖2所示，由讀寫狀態(tài)機和地址數(shù)據(jù)選擇模塊連接構(gòu)成。該讀寫狀態(tài)機通過IPIC接口(IPIC Control Signals)與PLB接口模塊進行雙向數(shù)據(jù)傳送，該讀寫狀態(tài)機通過IntrEvent信號線與中斷控制模塊相連接實現(xiàn)中斷控制功能；該地址/數(shù)據(jù)選擇模塊通過地址線(Address Bus)、數(shù)據(jù)線(DataBus)與PLB接口模塊進行雙向數(shù)據(jù)傳送。如圖3所示，用戶邏輯模塊包括與PLB接口模塊、中斷控制模塊以及SJA1000獨立CAN控制器之間的輸入輸出信號，其中用戶邏輯模塊的輸入信號包括:來自PLB接口模塊的時鐘信號(Bus_2IP_Clk)、復(fù)位信號(Bus2IP_Reset)、地址信號(Bus2IP_Addr [4:0])、數(shù)據(jù)信號(Bus2IP_Data[24:31])，來自SJA1000獨立CAN控制器的中斷信號(INT)、數(shù)據(jù)信號(DATA[7:0]);用戶邏輯模塊的輸出信號:向上發(fā)送給PLB接口模塊的中斷信號(IP2Bus_IntrEvent)、應(yīng)答信號(IP2Bus_Ack)、數(shù)據(jù)信號(Bus2IP_Data[24:31]);向下發(fā)送給SJA1000獨立CAN控制器的地址/數(shù)據(jù)信號(DATA[7:0])、地址使能信號(ALE)、片選信號(CS)、讀寫信號(RD/WR)、復(fù)位信號(RST);向中斷控制模塊發(fā)送的中斷事件信號(IntrEventX如圖4所示，本發(fā)明的SJA1000接口 IP核內(nèi)置于FPGA內(nèi)，在該FPGA上還包括CPU、SPI接口 IP核、SSI接口 IP核、GPIO模塊和ISA接口模塊。CPU通過SJA1000接口 IP核以及GPIO接口與AGV接口板內(nèi)的SJA1000獨立CAN控制器相連、通過SPI接口同AGV接口板內(nèi)的陀螺儀和加速度計相連、通過SSI接口同AGV接口板內(nèi)的編碼器相連；通過ISA接口模塊與PC104相連接^SJAIOOO獨立CAN控制器可以連接任何CAN設(shè)備，例如電機I至電機8，從而構(gòu)成Iv完整的AGV控制系統(tǒng)。一種基于PLB總線的SJA1000接口 IP核的控制方法，用戶邏輯模塊中的用戶狀態(tài)機實現(xiàn)，如圖5所示，具體包括以下步驟:步驟1、用戶狀態(tài)機判斷當(dāng)前的讀寫狀態(tài)，如果是寫狀態(tài)，則進入步驟2，如果是讀狀態(tài)，則進入步驟8;在本步驟中，用戶狀態(tài)機的讀寫狀 態(tài)來源于PLB總線的CPU操作。步驟2、輸出地址使能信號、地址信號；步驟3、地址信號保持，禁止地址使能信號；步驟4、輸出片選信號、寫信號、數(shù)據(jù)信號；步驟5、數(shù)據(jù)信號保持、禁止寫信號、片選信號；向PLB發(fā)出寫應(yīng)答信號；步驟6、清除寫應(yīng)答信號；步驟7、切換狀態(tài)為空閑狀態(tài)；步驟8、輸出地址使能信號、地址信號；步驟9、地址信號保持、禁止地址使能信號；步驟10、輸出片選信號、讀信號；步驟11、等待2個時鐘周期；步驟12、從地址線讀數(shù)據(jù)；向PLB發(fā)出讀應(yīng)答信號；步驟13、消除讀應(yīng)答信號；步驟14、切換狀態(tài)為空閑態(tài)。下面結(jié)合讀寫時序圖分別對讀寫狀態(tài)機的讀控制過程和寫控制過程分別進行說明。讀寫狀態(tài)機的寫控制過程，如圖6所示，包括以下過程:1、讀寫狀態(tài)機通過控制信號(IPIC Control Signals)從PLB接口模塊獲得當(dāng)前狀態(tài)為寫狀態(tài)；2、？1^接口模塊向讀寫狀態(tài)機發(fā)送時鐘信號化11821 _(:110 ；3、1個時鐘周期以后，用戶邏輯模塊的地址數(shù)據(jù)選擇模塊打開地址通路(AddressBus)從PLB接口模塊獲得了地址數(shù)據(jù)(Bus2IP_Addr[4:0])給讀寫狀態(tài)機，讀寫狀態(tài)機獲得地址數(shù)據(jù)后，向SJA1000輸出地址使能信號(ALE)和地址信號(AD)，又I個時鐘周期以后，讀寫狀態(tài)機向SJA1000輸出禁止地址使能信號(ALE)，并且保持當(dāng)前的地址信號(AD)；又I個時鐘周期以后，用戶邏輯模塊的地址數(shù)據(jù)選擇模塊打開數(shù)據(jù)通路(Data Bus)，從PLB接口模塊獲得8位數(shù)據(jù)(Bus2IP_Data[24:31])給讀寫狀態(tài)機，讀寫狀態(tài)機收到數(shù)據(jù)后，向SJA1000輸出數(shù)據(jù)信號(DATA[7:0] )、■寫信號(低電平有效)、胃片選信號，又I個時鐘周期以后，讀寫狀態(tài)機保持當(dāng)前的數(shù)據(jù)信號，并且禁止.Wl寫信號(高電平無效)、 Τ片選信號(高電平無效)，同時讀寫狀態(tài)機通過應(yīng)答信號線(IP2Bus_Ack)向PLB接口模塊發(fā)送寫應(yīng)答信號(WR_ACK)，又I個時鐘周期以后，清除寫應(yīng)答信號，讀寫狀態(tài)機返回空閑狀態(tài)。讀寫狀態(tài)機的讀控制過程，如圖7所示，包括以下過程:1、讀寫狀態(tài)機通過控制信號(IPIC Control Signals)從PLB接口模塊獲得當(dāng)前狀態(tài)為讀狀態(tài)；2、PLB總線向讀寫狀態(tài)機發(fā)送時鐘信號(Bus2IP_Clk)；3、1個時鐘周期以后，用戶邏輯模塊的地址數(shù)據(jù)選擇模塊打開地址通路(AddressBus)從PLB接口模塊獲得了地址數(shù)據(jù)(Bus2IP_Addr[4:0])給讀寫狀態(tài)機，讀寫狀態(tài)機獲得地址數(shù)據(jù)后，輸出地址使能信號(ALE)和地址信號(AD)，又I個時鐘周期以后，讀寫狀態(tài)機禁止地址使能信號(ALE)，并且保持當(dāng)前的地址信號(AD);又I個時鐘周期以后，讀寫狀態(tài)機禁止地址信號(AD),并且輸出.讀信號(低電平有效)、1片選信號(低電平有效)，
2.5個時鐘周期以后，讀寫狀態(tài)機通過數(shù)據(jù)線(DATA[7:0])從SJA1000獲得數(shù)據(jù)，輸出數(shù)據(jù)信號；0.5個時鐘周期以后，讀寫狀態(tài)機保持當(dāng)前的數(shù)據(jù)信號，并且禁止■信號(高電平無效)以及"CS"片選信號(高電平無效)，同時,讀寫狀態(tài)機通過應(yīng)答信號線(IP2BuS_Ack)向PLB接口模塊發(fā)送讀應(yīng)答信號(RD_ACK)，又I個時鐘周期以后，清除讀應(yīng)答信號，并且數(shù)據(jù)保持，0.5個時鐘周期以后，讀寫狀態(tài)機切換為空閑狀態(tài)。需要強調(diào)的是，本發(fā)明所述的實施例是說明性的，而不是限定性的，因此本發(fā)明并不限于具體實施方式
中所述的實施 例，凡是由本領(lǐng)域技術(shù)人員根據(jù)本發(fā)明的技術(shù)方案得出的其他實施方式，同樣屬于本發(fā)明保護的范圍。
權(quán)利要求
1.一種基于PLB總線的SJA1000接口 IP核，其特征在于:包括PLB接口模塊、用戶邏輯模塊和中斷控制模塊，所述的PLB接口模塊通過地址/數(shù)據(jù)信號線和控制信號線與PLB總線相連接，該PLB接口模塊通過IPIC接口與用戶邏輯模塊及中斷控制模塊相連接；所述的用戶邏輯模塊和中斷控制模塊之間通過中斷控制信號線IntrEvent相連接實現(xiàn)中斷控制功能，用戶邏輯模塊還通過地址/數(shù)據(jù)信號線和控制信號線與SJA1000獨立CAN控制器相連接；中斷控制模塊通過Intr2Bus_DevIntr信號連接CPU。
2.根據(jù)權(quán)利要求1所述的基于PLB總線的SJA1000接口IP核，其特征在于:所述的PLB接口模塊、用戶邏輯模塊、中斷控制模塊內(nèi)置于FPGA內(nèi)。
3.根據(jù)權(quán)利要求2所述的基于PLB總線的SJA1000接口IP核，其特征在于:所述的CPU種類包括MicroBlaze軟核CPU,并內(nèi)置于FPGA內(nèi)。
4.根據(jù)權(quán)利要求1至3任 一項所述的基于PLB總線的SJA1000接口IP核，其特征在于:所述的用戶邏輯模塊由讀寫狀態(tài)機和地址數(shù)據(jù)選擇模塊連接構(gòu)成，讀寫狀態(tài)機通過IPIC控制信號(IPIC ControlSignals)同PLC接口模塊之間進行雙向數(shù)據(jù)傳送；所述的地址/數(shù)據(jù)選擇模塊通過地址線(Address Bus)、數(shù)據(jù)線(Data Bus)同PLB接口模塊之間進行雙向數(shù)據(jù)傳送。
5.根據(jù)權(quán)利要求4所述的基于PLB總線的SJA1000接口IP核，其特征在于:所述的PLB接口模塊為PLB總線自帶的接口模塊。
6.根據(jù)權(quán)利要求4所述的基于PLB總線的SJA1000接口IP核，其特征在于:所述的用戶邏輯模塊包括如下輸入信號:來自PLB接口模塊的時鐘信號(Bus_2IP_Clk)、復(fù)位信號(Bus2IP_Reset)、地址信號(Bus2IP_Addr [4:0])、數(shù)據(jù)信號(Bus2IP_Data[24:31])以及來自SJA1000獨立CAN控制器的中斷信號(INT)、數(shù)據(jù)信號(DATA[7:0]);所述的用戶邏輯模塊包括如下輸出信號:發(fā)送給PLB接口模塊的中斷信號(IP2BuS_IntrEVent)、應(yīng)答信號(IP2Bus_Ack)、數(shù)據(jù)信號(Bus2IP_Data[24:31])，發(fā)送給SJA1000獨立CAN控制器的地址/數(shù)據(jù)信號(DATA[7:0])、地址使能信號(ALE)、片選信號(CS)、讀寫信號(RD/WR)、復(fù)位信號(RST )以及向中斷控制模塊發(fā)送的中斷事件信號(IntrEvent)。
7.一種實現(xiàn)權(quán)利要求1至6任一項所述的基于PLB總線的SJA1000接口 IP核的控制方法，其特征在于:包括以下步驟: 步驟1、用戶狀態(tài)機判斷當(dāng)前的讀寫狀態(tài)，如果是寫狀態(tài)，則進入步驟2，如果是讀狀態(tài)，則進入步驟8; 步驟2、輸出地址使能信號、地址信號； 步驟3、地址信號保持，禁止地址使能信號； 步驟4、輸出片選信號、寫信號、數(shù)據(jù)信號； 步驟5、數(shù)據(jù)信號保持、禁止寫信號、片選信號；向PLB發(fā)出寫應(yīng)答信號； 步驟6、清除寫應(yīng)答信號； 步驟7、切換狀態(tài)為空閑狀態(tài)； 步驟8、輸出地址使能信號、地址信號； 步驟9、地址信號保持、禁止地址使能信號； 步驟10、輸出片選信號、讀信號； 步驟11、等待2個時鐘周期；步驟12、從地址線讀數(shù)據(jù)；向PLB發(fā)出讀應(yīng)答信號； 步驟13、消除讀應(yīng)答信號； 步驟14、切換狀態(tài)為空閑態(tài)。
8.根據(jù)權(quán)利要求7所述的基于PLB總線的SJA1000接口 IP核的控制方法，其特征在于:所述的讀寫狀態(tài)來 源于PLB總線的CPU操作。
全文摘要
本發(fā)明涉及一種基于PLB總線的SJA1000接口IP核及其控制方法，其技術(shù)特點是該IP核包括PLB接口模塊、用戶邏輯模塊和中斷控制模塊，所述的PLB接口模塊通過地址/數(shù)據(jù)信號線和控制信號線與PLB總線相連接，該PLB接口模塊通過IPIC接口與用戶邏輯模塊及中斷控制模塊相連接；所述的用戶邏輯模塊和中斷控制模塊之間通過中斷控制信號線IntrEvent相連接實現(xiàn)中斷控制功能，用戶邏輯模塊還通過地址/數(shù)據(jù)信號線和控制信號線與SJA1000獨立CAN控制器相連接；該控制方法通過用戶狀態(tài)機判斷當(dāng)前的讀寫狀態(tài)，分別進行讀寫控制。本發(fā)明設(shè)計合理，采用PLB+SJA1000接口IP核+SAJ1000的方法實現(xiàn)了IP核的國產(chǎn)化和本地化，簡化了IP核的開發(fā)，有效降低了產(chǎn)品的開發(fā)成本，增強了市場競爭力。
文檔編號G06F13/24GK103218325SQ20131001254
公開日2013年7月24日 申請日期2013年1月14日 優(yōu)先權(quán)日2013年1月14日
發(fā)明者趙哲 申請人:無錫普智聯(lián)科高新技術(shù)有限公司