專利名稱：一種帶安全校驗的debug電路結構及其實現方法
技術領域：
本發(fā)明涉及一種帶安全校驗的debug電路結構及其實現方法。
背景技術：
隨著手持設備的支付功能和其他涉及隱私的應用越來越廣泛，用戶對手持設備上數據的安全性也越發(fā)關注。debug接口作為任何芯片都需要具備的調試接口，存在被非法人員用于檢測用戶手持設備上隱私數據的可能性。而且現在大型手持設備的應用芯片中，debug接口通常都是可以直接連接并進行debug動作探視應用芯片中的數據，現有技術還無法阻止非法的debug行為，因此，極其需要設計一種可以阻止非法debug行為的電路，其對于提高用戶支付功能使用的安全性及個人隱私數據的保密性都具有重大意義。

發(fā)明內容
本發(fā)明要解決的技術問題之一，在于提供一種帶安全校驗的debug電路結構，其解決了當前任何人都可以對手持設備的應用芯片進行直接debug的問題，加強了手持設備的安全性，且電路耗費資源少，增加的芯片成本小。本發(fā)明通過以下技術方案一解決技術問題之一:技術方案一:—種帶安全校驗的debug電路結構,所述debug電路結構包括debug訪問開關電路、安全檢查校驗電路以及Efuse密鑰儲存模塊；所述Efuse密鑰儲存模塊存儲密鑰數據；所述安全檢查校驗電路通過debug接口接收用戶的寫動作地址以及密鑰內容，并校驗所述寫動作地址是否是密鑰配置地址以及所述密鑰內容與密鑰數據是否一致，然后將校驗結果傳送至所述debug訪問開關電路；只有用戶的寫動作地址為密鑰配置地址且密鑰內容與密鑰數據一致，安全檢查校驗電路送出校驗一致的校驗結果，否則，送出校驗不一致的校驗結果；所述安全檢查校驗電路從Efuse密鑰儲存模塊讀取密鑰數據，將密鑰數據與密鑰內容進行比較，判斷是否一致；所述debug訪問開關電路負責接收所述安全檢查校驗電路的校驗結果，并根據校驗結果控制debug接口與芯片內部電路是否連接。進一步地，所述安全檢查校驗電路具體包括相互連接的地址檢查模塊、待校驗密鑰存儲模塊以及數據比較模塊，所述地址檢查模塊與所述debug接口相連接；所述地址檢查模塊負責校驗用戶的寫動作地址是否是密鑰配置地址，若是，則將所述密鑰內容寫入所述待校驗密鑰存儲模塊；所述待校驗密鑰存儲模塊用于存儲所述密鑰內容；所述數據比較模塊分別從待校驗密鑰存儲模塊和Efuse密鑰儲存模塊讀取密鑰內容和密鑰數據并將密鑰內容和密鑰數據進行比較，判斷是否一致，然后將校驗結果送至所述debug訪問開關電路。
本發(fā)明要解決的技術問題之二，在于提供一種帶安全校驗的debug電路結構的實現方法，其解決了當前任何人都可以對手持設備的應用芯片進行直接debug的問題，加強了手持設備的安全性，且電路耗費資源少，增加芯片成本小。本發(fā)明通過以下技術方案二解決技術問題之二:技術方案二:一種帶安全校驗的debug電路結構的實現方法，包括如下步驟:步驟1、將密鑰數據寫入一 Efuse密鑰儲存模塊；步驟2、將初始值寫入一安全檢查校驗電路，所述初始值為一個與所述密鑰數據不一樣的值；步驟3、所述安全檢查校驗電路通過debug接口接收用戶的寫動作地址以及密鑰內容，并校驗所述寫動作地址是否是密鑰配置地址，若是，安全檢查校驗電路從所述Efuse密鑰儲存模塊讀取密鑰數據，將密鑰數據與密鑰內容進行比較，然后將校驗結果送至一debug訪問開關電路； 步驟4、所述debug訪問開關電路根據校驗結果控制debug接口與芯片內部電路是否連接，若收到校驗一致的校驗結果，則將debug接口到芯片內部電路的通路接通，debug接口正常工作；若收到校驗不一致的校驗結果，則將debug接口到芯片內部電路的通路斷開,使debug接口無法進行debug操作，非法人員無法獲知密鑰配置地址和密鑰數據，也就無法與手持設備中的應用芯片直接debug，無法探視芯片中的數據，從而加強了手持設備的安全性以及手持設備中數據的保密性。進一步地，所述安全檢查校驗電路具體包括相互連接的地址檢查模塊、待校驗密鑰存儲模塊以及數據比較模塊，所述地址檢查模塊與所述debug接口相連接；所述步驟2具體為:將初始值寫入安全檢查校驗電路的待校驗密鑰存儲模塊，所述初始值為一個與所述密鑰數據不一樣的值；所述步驟3具體為:所述地址檢查模塊通過debug接口接收用戶的寫動作地址以及密鑰內容，首先校驗用戶的寫動作地址是否是密鑰配置地址，若是，則將所述密鑰內容寫入所述待校驗密鑰存儲模塊；所述數據比較模塊分別從待校驗密鑰存儲模塊和Efuse密鑰儲存模塊讀取密鑰內容和密鑰數據并將密鑰內容和密鑰數據進行比較，判斷是否一致，然后將校驗結果送至所述debug訪問開關電路。本發(fā)明具有如下優(yōu)點:本發(fā)明解決了當前任何人都可以對手持設備的應用芯片進行直接debug的問題，通過在Efuse密鑰存儲模存儲密鑰數據，由安全檢查校驗電路檢驗用戶的寫動作地址以及密鑰內容，當校驗一致時，debug訪問開關電路將debug接口到芯片內部電路的通路接通，否則，斷開，由于芯片生產商將密鑰配置地址和密鑰數據直接交付合法人員，因此非法人員無法直接進行debug連接，從而實現了手持設備的雙重保密，大大加強了手持設備的安全性，且本發(fā)明電路結構簡單，耗費資源少，增加的芯片成本小。


下面參照附圖結合實施例對本發(fā)明作進一步的說明。
圖1為本發(fā)明一種帶安全校驗的debug電路結構的示意圖。圖2為本發(fā)明一種帶安全校驗的debug電路結構的詳細結構示意圖。圖3為本發(fā)明一種帶安全校驗的debug電路結構的實現方法流程圖。
具體實施例方式技術方案一:請參閱圖1和圖2所示，對本發(fā)明的一較佳實施例進行詳細的說明。—種帶安全校驗的debug電路結構,所述debug電路結構包括debug訪問開關電路、安全檢查校驗電路以及Efuse密鑰儲存模塊；所述debug訪問開關電路以及安全檢查校驗電路通過debug接口與外部設備(如計算機)進行連接,所述安全檢查校驗電路還連接所述debug訪問開關電路,所述debug訪問開關電路與芯片內部電路相連接，所述Efuse密鑰儲存模塊連接所述安全檢查校驗電路；所述芯片為設于手持設備內部。所述Efuse密鑰儲存模塊存儲密鑰數據；所述密鑰數據一般是在芯片生產過程中，對Efuse密鑰儲存模塊進行寫入操作，將密鑰數據寫入。由于Efuse密鑰儲存模塊為電阻熔絲編程電路，不同于大多數FPGA使用的SRAM陣列，Efuse —次只有一根熔絲能夠被編程，一旦編程，數據不能改變，因此將密鑰數據寫入后，不可擦除或更改。所述安全檢查校驗電路通過debug接口接收用戶的寫動作地址以及密鑰內容，并校驗所述寫動作地址是否是密鑰配置地址以及所述密鑰內容與密鑰數據是否一致，然后將校驗結果傳送至所述debug訪問開關電路；只有用戶的寫動作地址為密鑰配置地址且密鑰內容與密鑰數據一致，安全檢查校驗電路送出校驗一致的校驗結果，否則，送出校驗不一致的校驗結果；所述安全檢查校驗電路從Efuse密鑰儲存模塊讀取密鑰數據，將密鑰數據與密鑰內容進行比較，判斷是否一致；在本實施例中，所述安全檢查校驗電路具體包括相互連接的地址檢查模塊、待校驗密鑰存儲模塊以及數據比較模塊，所述地址檢查模塊與所述debug接口相連接；芯片生產過程中，在安全檢查校驗電路的待校驗密鑰存儲模塊中寫入一初始值，所述初始值為一個與所述密鑰數據不一樣的值，目的是:在芯片工作過程中，使用debug接口將PC和芯片進行連接，在初始狀態(tài)下待校驗密鑰存儲模塊中的初始值為一個與Efuse密鑰儲存模塊中不一樣的值，這樣必然使安全檢查檢驗電路輸出校驗不一致的結果，并控制debug訪問開關電路處于斷開狀態(tài)，使得debug過程無法進行；所述地址檢查模塊負責校驗用戶的寫動作地址是否是密鑰配置地址，若是，則將所述密鑰內容寫入所述待校驗密鑰存儲模塊；所述待校驗密鑰存儲模塊用于存儲所述密鑰內容；若否，則不將密鑰內容寫入所述待校驗密鑰存儲模塊，由于待校驗密鑰存儲模塊仍為初始值，安全檢查檢驗電路輸出校驗不一致的結果，所以非法用戶無法進行debug ;所述待校驗密鑰存儲模塊由寄存器組構成，其在電復位時會有一個復位值，將該復位值設置為所述初始值，所以每次上電后所述待校驗密鑰存儲模塊都是初始值。寫入待校驗密鑰存儲模塊的密鑰內容在每次掉電后數據會丟失，重新上電復位后變?yōu)槌跏贾?，因此，寫入的密鑰內容不能被重復利用。所述數據比較模塊分別從待校驗密鑰存儲模塊和Efuse密鑰儲存模塊讀取密鑰內容和密鑰數據并將密鑰內容和密鑰數據進行比較，判斷是否一致，然后將校驗結果送至所述debug訪問開關電路。當密鑰內容和密鑰數據一致時，輸出校驗一致的校驗結果，否則輸出校驗不一致的校驗結果；所述debug訪問開關電路負責接收所述安全檢查校驗電路的校驗結果，并根據校驗結果控制debug接口與芯片內部電路是否連接。若debug訪問開關電路收到校驗一致的校驗結果，則將debug接口到芯片內部電路的通路接通，debug接口正常工作；若收到校驗不一致的校驗結果，則將debug接口到芯片內部電路的通路斷開，使debug接口無法進行debug操作。在本實施例中，所述debug訪問開關電路可采用多路選擇器，以安全檢查校驗電路的比較結果為選擇控制線，當比較結果為一致時，將多路選擇器通路選擇到外部設備(如計算機)連線，如果結果為不一致時，將選擇器通路選擇到固定值O。所述安全檢查校驗電路可采用多個比較器，多個比較器的結果再通過一個與門之后輸出至debug訪問開關電路，具體為:密鑰內容中，每個比特的密鑰值都通過一個比較器和efuse中的密鑰數據進行比較，當數值一致時輸出1，不一致時輸出0，然后再將每個比較器的結果輸入一個與門，將所有結果進行"與"操作得到最終比較結果，當所有數值一致時輸出1，不一致時輸出O。本實施例中僅列舉一例說明debug訪問開關電路和安全檢查校驗電路的結構，所述debug訪問開關電路為通過一信號控制斷開或通路的電路，所述安全檢查校驗電路為實現比較判斷的電路，這兩種功能電路是本領域技術人員比較容易實現的，并不局限于本實施例公開的電路結構，在此就不做具體描述了。需要說明的是，芯片生產方將密鑰配置地址和密鑰數據直接交付合法用戶，因此，合法用戶進行debug連接時，將密鑰配置地址和密鑰數據輸入，安全檢查校驗電路輸出校驗一致的校驗結果；若非法用戶嘗試進行debug連接以竊取芯片內部信息，但是由于沒有密鑰配置地址和密鑰數據，無法進行非法debug，也就無法探視芯片中的數據，從而加強了手持設備的安全性以及手持設備中數據的保密性。本發(fā)明其解決了當前任何人都可以對手持設備的應用芯片進行直接debug的問題，加強了手持設備的安全性，且電路結構簡單，耗費資源少，增加芯片成本小。技術方案二:請參閱圖3，一種帶安全校驗的debug電路結構的實現方法，包括如下步驟:步驟1、將密鑰數據寫入一 Efuse密鑰儲存模塊；該步驟一般是在芯片生產過程中，對Efuse密鑰儲存模塊進行寫入操作，將密鑰數據寫入。由于Efuse密鑰儲存模塊為電阻熔絲編程電路，不同于大多數FPGA使用的SRAM陣列，Efuse 一次只有一根熔絲能夠被編程，一旦編程，數據不能改變，因此將密鑰數據寫入后，不可擦除或更改；步驟2、將初始值寫入一安全檢查校驗電路，所述初始值為一個與所述密鑰數據不一樣的值，目的是:在芯片工作過程中，使用debug接口將PC和芯片進行連接，在初始狀態(tài)下待校驗密鑰存儲模塊中的初始值為一個與Efuse密鑰儲存模塊中不一樣的值，這樣必然使安全檢查檢驗電路輸出校驗不一致的結果，并控制debug訪問開關電路處于斷開狀態(tài)，使得debug過程無法進行；在本實施例中，所述安全檢查校驗電路具體包括相互連接的地址檢查模塊、待校驗密鑰存儲模塊以及數據比較模塊，所述地址檢查模塊與所述debug接口相連接，所述初始值寫入安全檢查校驗電路的待校驗密鑰存儲模塊；步驟3、所述安全檢查校驗電路通過debug接口接收用戶的寫動作地址以及密鑰內容，并校驗所述寫動作地址是否是密鑰配置地址，若是，安全檢查校驗電路從所述Efuse密鑰儲存模塊讀取密鑰數據，將密鑰數據與密鑰內容進行比較，然后將校驗結果送至一debug訪問開關電路；具體地，所述地址檢查模塊通過debug接口接收用戶的寫動作地址以及密鑰內容，首先校驗用戶的寫動作地址是否是密鑰配置地址，若是，則將所述密鑰內容寫入所述待校驗密鑰存儲模塊；若否，則不將密鑰內容寫入所述待校驗密鑰存儲模塊。由于待校驗密鑰存儲模塊仍為初始值，安全檢查檢驗電路輸出校驗不一致的結果，所以非法用戶無法進行debug ;所述待校驗密鑰存儲模塊用于存儲所述密鑰內容；所述待校驗密鑰存儲模塊由寄存器組構成，其在電復位時會有一個復位值，將該復位值設置為所述初始值，所以每次上電后所述待校驗密鑰存儲模塊都是初始值。寫入待校驗密鑰存儲模塊的密鑰內容在每次掉電后數據會丟失，重新上電復位后變?yōu)槌跏贾?，因此，寫入的密鑰內容不能被重復利用。所述數據比較模塊分別從待校驗密鑰存儲模塊和Efuse密鑰儲存模塊讀取密鑰內容和密鑰數據并將密鑰內容和密鑰數據進行比較，判斷是否一致，然后將校驗結果送至所述debug訪問開關電路。只有用戶的寫動作地址為密鑰配置地址且密鑰內容與密鑰數據一致，安全檢查校驗電路送出校驗一致的校驗結果，否則，送出校驗不一致的校驗結果；步驟4、所述debug訪問開關電路根據校驗結果控制debug接口與芯片內部電路是否連接，若收到校驗一致的校驗結果，則將debug接口到芯片內部電路的通路接通，debug接口正常工作；若收到校驗不一致的校驗結果，則將debug接口到芯片內部電路的通路斷開,使debug接口無法進行debug操作,非法人員無法獲知密鑰配置地址和密鑰數據也就無法與手持設備中的應用芯片直接debug，無法探視芯片中的數據，從而加強了手持設備的安全性以及手持設備中數據的保密性。在本實施例中，所述debug訪問開關電路可采用多路選擇器，以安全檢查校驗電路的比較結果為選擇控制線，當比較結果為一致時，將多路選擇器通路選擇到外部設備(如計算機)連線，如果結果為不一致時，將選擇器通路選擇到固定值O。所述安全檢查校驗電路可采用多個比較器，多個比較器的結果再通過一個與門之后輸出至debug訪問開關電路，具體為:密鑰內容中，每個比特的密鑰值都通過一個比較器和efuse中的密鑰數據進行比較，當數值一致時輸出1，不一致時輸出0，然后再將每個比較器的結果輸入一個與門，將所有結果進行"與"操作得到最終比較結果，當所有數值一致時輸出1，不一致時輸出O。本實施例中僅列舉一例說明debug訪問開關電路和安全檢查校驗電路的結構，所述debug訪問開關電路為通過一信號控制斷開或通路的電路，所述安全檢查校驗電路為實現比較判斷的電路，這兩種功能電路是本領域技術人員比較容易實現的，并不局限于本實施例公開的電路結構，在此就不做具體描述了。需要說明的是，芯片生產方將密鑰配置地址和密鑰數據直接交付合法用戶，因此，合法用戶進行debug連接時，將密鑰配置地址和密鑰數據輸入，安全檢查校驗電路輸出校驗一致的校驗結果；若非法用戶嘗試進行debug連接以竊取芯片內部信息，但是由于沒有密鑰配置地址和密鑰數據，無法進行非法debug，也就無法探視芯片中的數據，從而加強了手持設備的安全性以及手持設備中數據的保密性。本發(fā)明通過密鑰配置地址和密鑰數據實現雙重保密，大大加強了手持設備的安全性，且電路結構簡單，耗費資源少，增加芯片成本小。雖然以上描述了本發(fā)明的具體實施方式
，但是熟悉本技術領域的技術人員應當理解，我們所描述的具體的實施例只是說明性的，而不是用于對本發(fā)明的范圍的限定，熟悉本領域的技術人員在依照本發(fā)明的精神所作的等效的修飾以及變化，都應當涵蓋在本發(fā)明的權利要求所保護的范圍內。
權利要求
1.一種帶安全校驗的debug電路結構,其特征在于:所述debug電路結構包括debug訪問開關電路、安全檢查校驗電路以及Efuse密鑰儲存模塊； 所述Efuse密鑰儲存模塊存儲密鑰數據； 所述安全檢查校驗電路通過debug接口接收用戶的寫動作地址以及密鑰內容，并校驗所述寫動作地址是否是密鑰配置地址以及所述密鑰內容與密鑰數據是否一致，然后將校驗結果傳送至所述debug訪問開關電路；只有用戶的寫動作地址為密鑰配置地址且密鑰內容與密鑰數據一致，安全檢查校驗電路送出校驗一致的校驗結果，否則，送出校驗不一致的校驗結果；所述安全檢查校驗電路從Efuse密鑰儲存模塊讀取密鑰數據，將密鑰數據與密鑰內容進行比較，判斷是否一致； 所述debug訪問開關電路負責接收所述安全檢查校驗電路的校驗結果，并根據校驗結果控制debug接口與芯片內部電路是否連接。
2.根據權利要求1所述的一種帶安全校驗的debug電路,其特征在于:所述安全檢查校驗電路具體包括相互連接的地址檢查模塊、待校驗密鑰存儲模塊以及數據比較模塊，所述地址檢查模塊與所述debug接口相連接； 所述地址檢查模塊負責校驗用戶的寫動作地址是否是密鑰配置地址，若是，則將所述密鑰內容寫入所述待校驗密鑰存儲模塊； 所述待校驗密鑰存儲模塊用于存儲所述密鑰內容； 所述數據比較模塊分別從待校驗密鑰存儲模塊和Efuse密鑰儲存模塊讀取密鑰內容和密鑰數據并將密鑰內容和密鑰數據進行比較，判斷是否一致，然后將校驗結果送至所述debug訪問開關電路。
3.一種帶安全校驗的debug電路結構的實現方法,其特征在于:包括如下步驟: 步驟1、將密鑰數據寫入一 Efuse密鑰儲存模塊； 步驟2、將初始值寫入一安全檢查校驗電路，所述初始值為一個與所述密鑰數據不一樣的值； 步驟3、所述安全檢查校驗電路通過debug接口接收用戶的寫動作地址以及密鑰內容，并校驗所述寫動作地址是否是密鑰配置地址，若是，安全檢查校驗電路從所述Efuse密鑰儲存模塊讀取密鑰數據，將密鑰數據與密鑰內容進行比較，然后將校驗結果送至一 debug訪問開關電路； 步驟4、所述debug訪問開關電路根據校驗結果控制debug接口與芯片內部電路是否連接，若收到校驗一致的校驗結果，則將debug接口到芯片內部電路的通路接通，debug接口正常工作；若收到校驗不一致的校驗結果，則將debug接口到芯片內部電路的通路斷開，使debug接口無法進行debug操作，非法人員無法獲知密鑰配置地址和密鑰數據，也就無法與手持設備中的應用芯片直接debug，無法探視芯片中的數據，從而加強了手持設備的安全性以及手持設備中數據的保密性。
4.根據權利要求3所述的一種帶安全校驗的debug電路結構的實現方法,其特征在于:所述安全檢查校驗電路具體包括相互連接的地址檢查模塊、待校驗密鑰存儲模塊以及數據比較模塊，所述地址檢查模塊與所述debug接口相連接； 所述步驟2具體為:將初始值寫入安全檢查校驗電路的待校驗密鑰存儲模塊，所述初始值為一個與所述密鑰數據不一樣的值；所述步驟3具體為:所述地址檢查模塊通過debug接口接收用戶的寫動作地址以及密鑰內容，首先校驗用戶的寫動作地址是否是密鑰配置地址，若是，則將所述密鑰內容寫入所述待校驗密鑰存儲模塊；若否？如何操作？ 所述數據比較模塊分別從待校驗密鑰存儲模塊和Efuse密鑰儲存模塊讀取密鑰內容和密鑰數據并將密鑰內容和密鑰數據進行比較，判斷是否一致，然后將校驗結果送至所述debug訪問 開關電路。
全文摘要
本發(fā)明提供一種帶安全校驗的debug電路結構，包括debug訪問開關電路、安全檢查校驗電路以及Efuse密鑰儲存模塊，Efuse密鑰儲存模塊存儲密鑰數據，安全檢查校驗電路進行校驗，debug訪問開關電路根據校驗結果控制debug接口與芯片內部電路是否連接。本發(fā)明還提供一種帶安全校驗的debug電路結構的實現方法，首先將密鑰數據寫入Efuse密鑰儲存模塊，將初始值寫入安全檢查校驗電路，然后通過安全檢查校驗電路進行校驗，debug訪問開關電路根據校驗結果控制debug接口與芯片內部電路是否連接。本發(fā)明通過密鑰配置地址和密鑰數據實現雙重保密，提高安全性，且電路耗費資源少，增加的芯片成本小。
文檔編號G06Q20/04GK103164789SQ20131007261
公開日2013年6月19日 申請日期2013年3月6日 優(yōu)先權日2013年3月6日
發(fā)明者廖裕民 申請人:福州瑞芯微電子有限公司