專利名稱：用于提高啟動可靠性的電子設(shè)備及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及啟動技術(shù)，特別涉及一種用于提高啟動可靠性的電子設(shè)備、以及用于提高啟動可靠性的方法。
背景技術(shù)：
電子設(shè)備在CPU上電后、操作系統(tǒng)開始運(yùn)行前，需要由CPU加載并運(yùn)行一段Boot(弓I導(dǎo))程序。Boot程序通常都是保存在Boot存儲器中，當(dāng)CPU上電或復(fù)位后，其會從Boot存儲器中加載Boot程序并運(yùn)行，從而實現(xiàn)正常的啟動；但如果保存在Boot存儲器中的Boot程序的可執(zhí)行代碼損壞、或與操作系統(tǒng)不匹配，就會導(dǎo)致CPU錯誤地運(yùn)行Boot程序，從而導(dǎo)致電子設(shè)備無法正常啟動。實際應(yīng)用中，Boot存儲器可以選用例如Flash (閃存)等非易失性存儲器，常見的Boot 存儲器包括 Nor (或非)Flash、Nand (與非)Flash、SPI (Serial Peripheral Interface串行外設(shè)接口)Flash。相比之下，Nor Flash的數(shù)據(jù)訪問難度最低、管腳數(shù)量最多、成本最高，Nand Flash的數(shù)據(jù)訪問難度最高、成本適中、管腳數(shù)量適中，SPI Flash的數(shù)據(jù)訪問難度適中、管腳數(shù)量最少、成本最低，因此，目前SPI Flash被越來越多地用作Boot存儲器。由于CPU是電子設(shè)備的核心，而Boot程序是CPU上電后最先執(zhí)行的代碼，所以CPU能否從SPI Flash成功加載Boot程序是電子設(shè)備可靠性的基礎(chǔ)。相應(yīng)地，若選用SPI Flash作為Boot存儲器，則由于SPI Flash的選址方式為間接選址、無法實現(xiàn)對Boot程序的片內(nèi)邏輯備份，因此，通常都是通過設(shè)置兩片SPI Flash來實現(xiàn)對Boot程序的物理備份。在用于網(wǎng)絡(luò)通信的某些模塊化的電子設(shè)備中，通常會在用于實現(xiàn)主控功能的主板設(shè)置雙SPI Flash的物理備份方式；但對于例如接口板等用于實現(xiàn)模塊化功能的模塊子板來說，由于其PCB (Printed Circuit Board,印刷電路板)的面積較小，因而不能采用雙SPIFlash的物理備份方式。從而,對于采用單SPI Flash的模塊子板來說，當(dāng)其SPI Flash中的Boot程序的可執(zhí)行代碼損壞、或與操作系統(tǒng)不匹配時，就會導(dǎo)致模塊子板無法正常啟動，從而影響電子設(shè)備的整體運(yùn)行；而且，若需要刷新SPI Flash中損壞或不匹配的Boot程序的可執(zhí)行代碼，則必須斷電、并手動刷新。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種用于提高啟動可靠性的電子設(shè)備、以及一種用于提高啟動可靠性的方法。本發(fā)明提供的一種用于提高啟動可靠性的電子設(shè)備，主板和模塊子板，主板具有主板CPU，模塊子板具有子板CPU和一個引導(dǎo)存儲器以及邏輯芯片，該引導(dǎo)存儲器為間接選址的非易失性存儲器、并存放有子板CPU的引導(dǎo)程序；邏輯芯片與子板CPU之間連接有復(fù)位信號線，用于邏輯芯片在模塊子板上電后控制子板CPU進(jìn)入啟動加載狀態(tài)；邏輯芯片與子板CPU之間連接有第一 I/O總線，用于邏輯芯片在子板CPU進(jìn)入啟動加載狀態(tài)后檢測子板CPU是否加載成功；邏輯芯片與子板CPU之間的復(fù)位信號線還用于邏輯芯片在檢測出子板CPU加載失敗后控制子板CPU進(jìn)入保持復(fù)位狀態(tài)；邏輯芯片與主板CPU之間連接有上報信號線，用于邏輯芯片在檢測出子板CPU加載失敗后向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器；邏輯芯片與子板CPU之間的復(fù)位信號線還用于邏輯芯片在主板CPU完成對引導(dǎo)存儲器的刷新后控制子板CPU再次進(jìn)入啟動加載狀態(tài)；以及，邏輯芯片與引導(dǎo)存儲器之間連接有第一接口總線、與子板CPU之間連接有第二接口總線，邏輯芯片與主板CPU之間連接有第二 I/O總線；其中，當(dāng)子板CPU從引導(dǎo)存儲器加載引導(dǎo)程序時，邏輯芯片將第一接口總線與第二接口總線導(dǎo)通，以允許子板CPU在啟動加載狀態(tài)下從弓I導(dǎo)存儲器加載弓I導(dǎo)程序；當(dāng)主板CPU發(fā)送用于刷新至引導(dǎo)存儲器的弓I導(dǎo)程序時，邏輯芯片將第一接口總線與第二 I/O總線導(dǎo)通、并實現(xiàn)在第一接口總線對引導(dǎo)存儲器的間接選址，以使主板CPU在收到上報異常后通過邏輯芯片向引導(dǎo)存儲器刷新引導(dǎo)程序。子板CPU進(jìn)一步在加載成功后向邏輯芯片回寫表示加載成功的通知，邏輯芯片依據(jù)是否在子板CPU進(jìn)入啟動加載狀態(tài)后的預(yù)定時間內(nèi)收到該通知來檢測子板CPU是否加載成功。主板CPU進(jìn)一步具有連接上報信號線的中斷管腳，邏輯芯片以中斷方式向主板CPU上報異常。主板CPU與子板CPU之間連接有業(yè)務(wù)傳輸總線。邏輯芯片包括啟動監(jiān)控邏輯電路、CPU復(fù)位邏輯電路、切換控制邏輯電路、以及訪問控制邏輯電路，其中:啟動監(jiān)控邏輯電路，當(dāng)模塊子板上電、或主板CPU完成對引導(dǎo)存儲器的刷新后，觸發(fā)子板CPU的啟動加載狀態(tài)，并通過第一 I/O總線檢測子板CPU的加載狀態(tài)；當(dāng)檢測出子板CPU加載失敗后，觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)，并通過上報信號線向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器；CPU復(fù)位邏輯電路，當(dāng)啟動監(jiān)控邏輯電路觸發(fā)子板CPU的啟動加載狀態(tài)后，通過復(fù)位信號線將子板CPU控制在啟動加載狀態(tài)；當(dāng)啟動監(jiān)控邏輯電路觸發(fā)子板CPU的保持復(fù)位狀態(tài)后，通過復(fù)位信號線將子板CPU控制在保持復(fù)位狀態(tài)；切換控制邏輯電路，當(dāng)主板CPU對引導(dǎo)存儲器刷新時，將第一接口總線與訪問控制邏輯電路導(dǎo)通；其余時刻將第一接口總線與第二接口總線導(dǎo)通；訪問控制邏輯電路，當(dāng)從第二 I/O總線接收到主板CPU向引導(dǎo)存儲器刷新的引導(dǎo)程序時，通過切換控制邏輯電路將接收到的引導(dǎo)程序從第一接口總線向引導(dǎo)存儲器傳輸、并實現(xiàn)邏輯芯片對引導(dǎo)存儲器的間接選址。邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第一 I/O總線的啟動完成寄存器；其中，啟動完成寄存器的缺省配置為表示子板CPU加載未成功的無效值，當(dāng)子板CPU成功完成加載時，啟動完成寄存器被子板CPU置為有效值；
以及，在觸發(fā)子板CPU的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若啟動完成寄存器被子板CPU置為有效值，則啟動監(jiān)控邏輯電路確認(rèn)子板CPU加載成功；否則，啟動監(jiān)控邏輯電路確認(rèn)子板CPU加載失敗。邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第二 I/O總線的刷新完成寄存器，其中，刷新完成寄存器的缺省配置為表示引導(dǎo)存儲器完成刷新的有效值；當(dāng)啟動監(jiān)控邏輯電路在向主板CPU上報異常之后，刷新完成寄存器被啟動監(jiān)控邏輯電路置為表示未完成刷新的無效值；當(dāng)主板CPU成功完成對引導(dǎo)存儲器的刷新后時，刷新完成寄存器被主板CPU恢復(fù)為有效值；以及，若刷新完成寄存器為有效值，則啟動監(jiān)控邏輯電路觸發(fā)子板CPU進(jìn)入啟動加載狀態(tài)，否則，啟動監(jiān)控邏輯電路觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)、并向主板CPU上報異
堂
巾O邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第二 I/O總線的接管狀態(tài)寄存器；其中，接管狀態(tài)寄存器的缺省配置為主板CPU未接管的無效值，當(dāng)主板CPU對弓I導(dǎo)存儲器刷新時，接管狀態(tài)寄存器被主板CPU置為表示主板CPU接管的有效值，當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，接管狀態(tài)寄存器被主板CPU恢復(fù)為無效值；以及，若切換控制邏輯電路在接管狀態(tài)寄存器為有效值時將第一接口總線與第二I/o總線導(dǎo)通，在接管狀態(tài)寄存器為無效值時將第一接口總線與第二接口總線導(dǎo)通。邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第二 I/O總線的數(shù)據(jù)緩存和存儲器地址寄存器，其中，數(shù)據(jù)緩存用于存放主板CPU向引導(dǎo)存儲器刷新的引導(dǎo)程序，存儲器地址寄存器用于主板CPU寫入引導(dǎo)存儲器中存放引導(dǎo)程序的地址；以及，訪問控制邏輯電路將數(shù)據(jù)緩存中的引導(dǎo)程序通過切換控制邏輯電路從第一接口總線向引導(dǎo)存儲器傳輸、并依據(jù)存儲器地址寄存器中的地址實現(xiàn)對引導(dǎo)存儲器的間接選址。引導(dǎo)存儲器為SPI Flash，第一接口總線和第二接口總線為SPI總線。本發(fā)明提供的一種用于提高啟動可靠性的方法，該方法應(yīng)用于包括主板和模塊子板的電子設(shè)備中，模塊子板具有子板CPU和一個引導(dǎo)存儲器以及邏輯芯片，該引導(dǎo)存儲器為間接選址的非易失性存儲器、并存放有子板CPU的引導(dǎo)程序；并且，該方法包括:當(dāng)模塊子板上電后，將引導(dǎo)存儲器與子板CPU導(dǎo)通，并控制子板CPU進(jìn)入啟動加載狀態(tài)、以使子板CPU在啟動加載狀態(tài)下從引導(dǎo)存儲器加載引導(dǎo)程序；當(dāng)子板CPU進(jìn)入啟動加載狀態(tài)后，檢測子板CPU是否加載成功；當(dāng)檢測出子板CPU加載失敗后，控制子板CPU進(jìn)入保持復(fù)位狀態(tài)，并向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器；當(dāng)主板CPU依據(jù)上報的異常發(fā)出用于刷新至引導(dǎo)存儲器的引導(dǎo)程序時，將引導(dǎo)存儲器切換為與主板CPU導(dǎo)通、并實現(xiàn)對引導(dǎo)存儲器的間接選址；當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，將引導(dǎo)存儲器切換回與子板CPU導(dǎo)通，并控制子板CPU再次進(jìn)入啟動加載狀態(tài)。子板CPU進(jìn)一步在加載成功后回寫表示加載成功的通知，該方法依據(jù)是否在子板CPU進(jìn)入啟動加載狀態(tài)后的預(yù)定時間內(nèi)收到該通知來檢測子板CPU是否加載成功。主板CPU進(jìn)一步具有中斷管腳，該方法以中斷方式向主板CPU的中斷管腳上報異堂
巾O該方法進(jìn)一步設(shè)置啟動完成寄存器；其中，啟動完成寄存器的缺省配置為表示子板CPU加載未成功的無效值，當(dāng)子板CPU成功完成加載時，啟動完成寄存器被子板CPU置為有效值；以及，在觸發(fā)子板CPU的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若啟動完成寄存器被子板CPU置為有效值，則該方法確認(rèn)子板CPU加載成功；否則，該方法確認(rèn)子板CPU加載失敗。該方法進(jìn)一步設(shè)置刷新完成寄存器，其中，刷新完成寄存器的缺省配置為表示引導(dǎo)存儲器完成刷新的有效值；當(dāng)該方法在向主板CPU上報異常之后，刷新完成寄存器被該方法置為表示未完成刷新的無效值；當(dāng)主板CPU成功完成對引導(dǎo)存儲器的刷新后時，刷新完成寄存器被主板CPU恢復(fù)為有效值；以及，若刷新完成寄存器為有效值，則該方法觸發(fā)子板CPU進(jìn)入啟動加載狀態(tài)，否貝U，該方法觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)、并向主板CPU上報異常。該方法進(jìn)一步設(shè)置接管狀態(tài)寄存器；其中，接管狀態(tài)寄存器的缺省配置為主板CPU未接管的無效值，當(dāng)主板CPU對引導(dǎo)存儲器刷新時，接管狀態(tài)寄存器被主板CPU置為表示主板CPU接管的有效值，當(dāng)主板CPU完成對弓I導(dǎo)存儲器的刷新后，接管狀態(tài)寄存器被主板CPU恢復(fù)為無效值；以及，該方法在接管狀態(tài)寄存器為有效值時將引導(dǎo)存儲器與主板CPU導(dǎo)通，在接管狀態(tài)寄存器為無效值時將引導(dǎo)存儲器與子板CPU導(dǎo)通。該方法進(jìn)一步設(shè)置數(shù)據(jù)緩存和存儲器地址寄存器，其中，數(shù)據(jù)緩存用于存放主板CPU向引導(dǎo)存儲器刷新的引導(dǎo)程序，存儲器地址寄存器用于主板CPU寫入引導(dǎo)存儲器中存放引導(dǎo)程序的地址；以及，該方法將數(shù)據(jù)緩存中的引導(dǎo)程序向引導(dǎo)存儲器傳輸、并依據(jù)存儲器地址寄存器中的地址實現(xiàn)對弓I導(dǎo)存儲器的間接選址。引導(dǎo)存儲器為SPI Flash。由此可見，本發(fā)明在模塊子板的子板CPU從引導(dǎo)存儲器加載引導(dǎo)程序失敗時，可以自動觸發(fā)主板CPU掌控對模塊子板的引導(dǎo)存儲器的控制權(quán)、并由主板CPU刷新模塊子板的引導(dǎo)存儲器中的引導(dǎo)程序；而且，當(dāng)主板CPU完成刷新后，子板CPU能夠重新從模塊子板中的引導(dǎo)存儲器加載引導(dǎo)程序。從而，本發(fā)明能夠有效緩解模塊子板由于引導(dǎo)程序的損壞或不匹配而無法啟動，且無需對電子設(shè)備斷電和手動刷新，進(jìn)而能夠提高電子設(shè)備啟動的可靠性。


圖1為本發(fā)明實施例中用于提高啟動可靠性的電子設(shè)備的結(jié)構(gòu)示意圖；圖2為如圖1所示電子設(shè)備中的主板CPU和模塊的邏輯結(jié)構(gòu)示意圖；圖3為如圖1所示電子設(shè)備中的邏輯芯片的邏輯結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例中用于提高啟動可靠性的方法的流程示意圖。
具體實施方式
為使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下參照附圖并舉實施例，對本發(fā)明進(jìn)一步詳細(xì)說明。參見圖1，本實施例中用于提高啟動可靠性的電子設(shè)備，包括主板100和模塊子板200，主板100具有主板CPUlO，模塊子板200具有子板CPU20、一個SPI Flash30、以及邏輯芯片40，其中，該SPI Flash30中存放有子板CPU20的Boot程序(本實施例中是以引導(dǎo)存儲器選用SPI Flash30為例，但對于其他的間接選址的非易失性存儲器也同樣適用)。邏輯芯片40與子板CPU20之間連接有復(fù)位信號線Rst_signal，邏輯芯片40與子板CPU20之間連接有板內(nèi)I/O總線，邏輯芯片40與主板CPU20之間連接有上報信號線Abnor_signal。相應(yīng)地，當(dāng)模塊子板200上電后,邏輯芯片40可通過復(fù)位信號線Rst_signal控制子板CPU20進(jìn)入啟動加載狀態(tài)；當(dāng)子板CPU20進(jìn)入啟動加載狀態(tài)后，邏輯芯片40可通過板內(nèi)I/O總線檢測子板CPU20是否加載成功；當(dāng)檢測出子板CPU20加載失敗后，邏輯芯片40可通過復(fù)位信號線Rst_signal控制子板CPU20進(jìn)入保持復(fù)位狀態(tài)，并通過上報信號線Abnor_signal向主板CPUlO上報異常(例如以中斷方式)、以觸發(fā)主板CPUlO刷新SPI Flash30。以及，邏輯芯片40與SPI Flash30之間連接有SPI總線、與子板CPU20之間連接有另一 SPI總線(若選用其他的間接選址的非易失性存儲器作為引導(dǎo)存儲器，則SPI總線需要變更為與之匹配的接口總線)，邏輯芯片40與主板CPUlO之間連接有板間I/O總線。相應(yīng)地，當(dāng)子板CPU20從SPI Flash30加載Boot程序時，邏輯芯片40將兩段SPI總線導(dǎo)通，以允許子板CPU20在啟動加載狀態(tài)下從SPI Flash30加載Boot程序；當(dāng)主板CPU10發(fā)送用于刷新至SPI Flash30的Boot程序時，邏輯芯片40將邏輯芯片40與SPI Flash30之間的一段SPI總線與板間1/0總線導(dǎo)通、并實現(xiàn)在該段SPI總線對SPI Flash30的間接選址，以使主板CPU20在收到上報異常后能夠通過邏輯芯片40向SPI Flash30刷新Boot程序?？梢姡谏鲜鲭娮釉O(shè)備中，當(dāng)模塊子板200的子板CPU20從SPI Flash30加載Boot程序失敗時，可以被邏輯芯片40檢測到、并自動觸發(fā)主板CPU10掌控對模塊子板200的SPIFlash30的控制權(quán)，從而由主板CPU10刷新模塊子板200的SPI Flash30中的Boot程序；而且，當(dāng)主板CPU10完成對SPI Flash30的刷新后，邏輯芯片40能夠控制子板CPU20重新從模塊子板200中的SPI Flash30加載Boot程序。從而，本實施例所提供的上述電子設(shè)備能夠有效緩解模塊子板200由于Boot程序的損壞或不匹配而無法啟動，且無需對電子設(shè)備斷電和手動刷新，進(jìn)而能夠提高電子設(shè)備啟動的可靠性。請在參見圖1的同時結(jié)合圖2，在具體實現(xiàn)上述電子設(shè)備時，子板CPU20在成功完成加載后，可以向邏輯芯片40回寫表示加載成功的通知，邏輯芯片40依據(jù)是否在子板CPU20進(jìn)入啟動加載狀態(tài)后的預(yù)定時間內(nèi)收到子板CPU20回寫的該通知來實現(xiàn)檢測，即，在觸發(fā)子板CPU20的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若邏輯芯片40收到了子板CPU20的通知，則認(rèn)為子板CPU20加載成功，否則認(rèn)為子板CPU20加載失敗。相應(yīng)地，為了實現(xiàn)子板CPU20的上述通知功能，可以在子板CPU20的處理內(nèi)核中運(yùn)行一段回寫程序，處理內(nèi)核通過該回寫程序可驅(qū)動CPU20的1/0控制器、并通過板內(nèi)1/0總線向邏輯芯片40回寫上述通知，處理內(nèi)核還可以驅(qū)動SPI控制器、并通過SPI總線實現(xiàn)從SPI Flash30加載Boot程序。請在參見圖1的同時結(jié)合圖2，在具體實現(xiàn)上述電子設(shè)備時，主板CPU10可以具有連接上報信號線Abnor_Signal的中斷管腳；相應(yīng)地，邏輯芯片40可以采用中斷的方式向主板CPUlO上報異常。請在參見圖1的同時結(jié)合圖2，在具體實現(xiàn)上述電子設(shè)備時，為了實現(xiàn)主板CPUlO響應(yīng)邏輯芯片40上報的異常、并執(zhí)行對SPI Flash30的刷新，可以在主板CPUlO中運(yùn)行一段以上報異常為觸發(fā)條件的刷新程序。另外，主板CPUlO與子板CPU20之間可以連接有業(yè)務(wù)傳輸總線，即，主板CPUlO與邏輯芯片40之間的板間I/O總線是獨立于業(yè)務(wù)傳輸總線之外的一條硬件訪問通道，因此，對應(yīng)于板間I/O總線的該刷新程序不同于主板CPUlO用于與子板CPU20傳輸業(yè)務(wù)數(shù)據(jù)的主程序，從而，即便在子板CPU20成功加載Boot程序并正常運(yùn)行時，主板CPUlO也可以通過基于板間I/O總線的硬件訪問通道來訪問SPI Flash30、而不會影響子板CPU20的正常運(yùn)行。請在參見圖1的同時結(jié)合圖3，針對上述的邏輯芯片40，本實施例還提供了一種優(yōu)選的實現(xiàn)方式，如圖3所示，該邏輯芯片40的內(nèi)部具有啟動監(jiān)控邏輯電路41、CPU復(fù)位邏輯電路42、切換控制邏輯電路43、以及訪問控制邏輯電路44。啟動監(jiān)控邏輯電路41在模塊子板200上電后，觸發(fā)子板CPU20的啟動加載狀態(tài)、并通過板內(nèi)I/o總線檢測子板CPU20的加載狀態(tài)(即子板CPU20是否在預(yù)定的時間內(nèi)回寫了前文所述的通知);相應(yīng)地，當(dāng)啟動監(jiān)控邏輯電路41觸發(fā)子板CPU的啟動加載狀態(tài)后，CPU復(fù)位邏輯電路42通過復(fù)位信號線Res_signal將子板CPU控制在啟動加載狀態(tài)。啟動監(jiān)控邏輯電路41還在檢測出子板CPU20加載失敗后，啟動監(jiān)控邏輯電路41觸發(fā)子板CPU20進(jìn)入保持復(fù)位狀態(tài)，并通過上報信號線Abnor_signal向主板CPUlO上報異常(例如以中斷方式)、以觸發(fā)主板CPUlO刷新SPI Flash30;相應(yīng)地，CPU復(fù)位邏輯電路42通過復(fù)位信號線Res_signal將子板CPU20控制在保持復(fù)位狀態(tài)。切換控制邏輯電路43在主板CPUlO對SPI Flash30刷新時、即主板CPUlO接管SPI Flash30的期間內(nèi)，將邏輯芯片40與SPI Flash30之間的一段SPI總線與連接板間I/O總線的訪問控制邏輯電路44導(dǎo)通，以使主板CPU20在收到上報異常后能夠通過邏輯芯片40向SPI Flash30刷新Boot程序;其余時刻、即主板CPUlO未接管SPI Flash30的期間內(nèi)，將兩段SPI接口總線導(dǎo)通，以允許子板CPU20在啟動加載狀態(tài)下從SPI Flash30加載Boot程序。訪問控制邏輯電路44在從板間1/0總線接收到主板CPU10向SPI Flash30刷新的Boot程序時，通過切換控制邏輯電路43 (邏輯芯片40與SPI Flash30之間的一段SPI總線此時與板間1/0總線導(dǎo)通)將接收到的Boot程序從邏輯芯片40與SPI Flash30之間的一段SPI向SPI Flash30傳輸、并實現(xiàn)對SPI Flash30的間接選址。啟動監(jiān)控邏輯電路41還在主板CPU10完成對SPI Flash30的刷新后，再次觸發(fā)子板CPU20的啟動加載狀態(tài)、并通過板內(nèi)1/0總線檢測子板CPU20的加載狀態(tài)(即子板CPU20是否在預(yù)定的時間內(nèi)回寫了前文所述的通知);相應(yīng)地，當(dāng)啟動監(jiān)控邏輯電路41再次觸發(fā)子板CPU的啟動加載狀態(tài)后，CPU復(fù)位邏輯電路42再次通過復(fù)位信號線Res_signal將子板CPU控制在啟動加載狀態(tài)。若啟動監(jiān)控邏輯電路41此后仍檢測出子板CPU20加載失敗，則邏輯芯片40中的各邏輯電路需要重復(fù)執(zhí)行上述過程；若啟動監(jiān)控邏輯電路41此后檢測出子板CPU20加載成功，則邏輯芯片40中的各邏輯電路可以停止工作，只需由切換控制邏輯電路43保持兩段SPI接口總線的導(dǎo)通即可。為了支持子板CPU20以回寫方式來支持邏輯芯片40的檢測，可以在邏輯芯片40內(nèi)進(jìn)一步設(shè)置連接板內(nèi)I/O總線的啟動完成寄存器51 ;其中，啟動完成寄存器51的缺省配置為表示子板CPU20加載未成功的無效值，而當(dāng)子板CPU20成功完成加載時，啟動完成寄存器51就會被子板CPU20通過回寫而置為表示子板CPU20加載成功的有效值。相應(yīng)地，在觸發(fā)子板CPU20的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若啟動完成寄存器51被子板CPU20通過回寫而置為有效值，則啟動監(jiān)控邏輯電路51確認(rèn)子板CPU20加載成功；否則，啟動監(jiān)控邏輯電路51確認(rèn)子板CPU20加載失敗。為了便于邏輯芯片40能夠及時獲知主板CPUlO是否對SPI Flash30刷新完畢，可以在邏輯芯片40內(nèi)進(jìn)一步設(shè)置連接板間I/O總線的刷新完成寄存器52 ;其中，刷新完成寄存器52的缺省配置為表示SPI Flash30完成刷新的有效值，即邏輯芯片40默認(rèn)子板CPU20從SPI Flash30加載Boot程序；當(dāng)啟動監(jiān)控邏輯電路51在向主板CPUlO上報異常之后，刷新完成寄存器52被啟動監(jiān)控邏輯電路51置為表示未完成刷新的無效值；當(dāng)主板CPUlO成功完成對SPI Flash30的刷新后時，刷新完成寄存器52被主板CPUlO恢復(fù)為有效值。相應(yīng)地，若刷新完成寄存器52為有效值，則啟動監(jiān)控邏輯電路51觸發(fā)子板CPU20進(jìn)入啟動加載狀態(tài)，否則，啟動監(jiān)控邏輯電路52觸發(fā)子板CPU20進(jìn)入保持復(fù)位狀態(tài)、并向主板CPUlO上報異常。為了便于邏輯芯片40能夠獲知主板CPUlO是否接管SPI Flash30，可以在邏輯芯片40內(nèi)進(jìn)一步設(shè)置連接板間I/O總線的接管狀態(tài)寄存器53 ;其中，接管狀態(tài)寄存器53的缺省配置為主板CPUlO未接管的無效值，當(dāng)主板CPUlO對SPI Flash30刷新時，接管狀態(tài)寄存器53被主板CPUlO置為表示主板CPUlO接管的有效值，當(dāng)主板CPUlO完成對SPI Flash30的刷新后，接管狀態(tài)寄存器53被主板CPUlO恢復(fù)為無效值。相應(yīng)地，若切換控制邏輯電路43在接管狀態(tài)寄存器53為有效值時將邏輯芯片40與SPI Flash30之間的一段SPI總線與板間I/O總線導(dǎo)通，在接管狀態(tài)寄存器53為無效值時將兩段SPI總線導(dǎo)通。為了便于邏輯芯片40傳輸主板CPUlO刷新的Boot程序、以及對SPI Flash30的間接尋址，可以在邏輯芯片40內(nèi)進(jìn)一步設(shè)置連接板間I/O總線的數(shù)據(jù)緩存54和存儲器地址寄存器55，其中，數(shù)據(jù)緩存54用于存放主板CPUlO向SPI Flash30刷新的Boot程序，存儲器地址寄存器55用于主板CPU10寫入SPI Flash30中存放Boot程序的地址。相應(yīng)地，訪問控制邏輯電路44可將數(shù)據(jù)緩存54中的Boot程序通過切換控制邏輯電路43從邏輯芯片40與SPI Flash30之間的一段SPI總線向SPI Flash30傳輸、并依據(jù)存儲器地址寄存器55中的地址實現(xiàn)對SPI Flash30的間接選址。以上是對本實施例中用于提高啟動可靠性的電子設(shè)備的詳細(xì)說明?；谠撾娮釉O(shè)備用于提高啟動可靠性的基本原理，本實施例還提供了一種用于提高啟動可靠性的方法，且該方法能夠應(yīng)用于包括主板和模塊子板的上述電子設(shè)備中。參見圖4，本實施例中用于提高啟動可靠性的方法包括:步驟401，當(dāng)模塊子板上電后，將引導(dǎo)存儲器與子板CPU導(dǎo)通，并控制子板CPU進(jìn)入啟動加載狀態(tài)、以使子板CPU在啟動加載狀態(tài)下從引導(dǎo)存儲器加載Boot程序。步驟402，當(dāng)子板CPU進(jìn)入啟動加載狀態(tài)后，檢測子板CPU是否加載成功。實際應(yīng)用中，子板CPU可以進(jìn)一步在加載成功后回寫表示加載成功的通知，此時，本步驟可以依據(jù)是否在子板CPU進(jìn)入啟動加載狀態(tài)后的預(yù)定時間內(nèi)收到該通知來實現(xiàn)檢測。 步驟403，當(dāng)檢測出子板CPU加載失敗后，控制子板CPU進(jìn)入保持復(fù)位狀態(tài)，并向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器。實際應(yīng)用中，主板CPU可以進(jìn)一步具有中斷管腳，此時，本步驟可以中斷方式向主板CPU的中斷管腳上報異常。步驟404，當(dāng)主板CPU依據(jù)上報的異常發(fā)出用于刷新至引導(dǎo)存儲器的Boot程序時，將引導(dǎo)存儲器切換為與主板CPU導(dǎo)通、并實現(xiàn)對引導(dǎo)存儲器的間接選址。步驟405，當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，將引導(dǎo)存儲器切換回與子板CPU導(dǎo)通，并控制子板CPU再次進(jìn)入啟動加載狀態(tài)，然后返回步驟402繼續(xù)檢測。在上述流程中，只要步驟402檢測出子板CPU加載成功，則表示模塊子板啟動完成、并可以結(jié)束本流程?？梢?，基于上述流程，當(dāng)模塊子板的子板CPU從引導(dǎo)存儲器加載Boot程序失敗時，可以自動觸發(fā)主板CPU掌控對模塊子板的引導(dǎo)存儲器的控制權(quán)、并由主板CPU刷新模塊子板的引導(dǎo)存儲器中的Boot程序；而且，當(dāng)主板CPU完成刷新后，子板CPU能夠重新從模塊子板中的引導(dǎo)存儲器加載Boot程序。從而，本發(fā)明能夠有效緩解模塊子板由于Boot程序的損壞或不匹配而無法啟動，且無需對電子設(shè)備斷電和手動刷新，進(jìn)而能夠提高電子設(shè)備啟動的可靠性。為了支持子板CPU以回寫方式來支持步驟402的檢測，上述方法可以進(jìn)一步設(shè)置啟動完成寄存器。其中，啟動完成寄存器的缺省配置為表示子板CPU加載未成功的無效值，當(dāng)子板CPU成功完成加載時，啟動完成寄存器被子板CPU置為表示子板CPU加載成功的有效值。相應(yīng)地，在觸發(fā)子板CPU的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若啟動完成寄存器被子板CPU置為有效值，則該方法的步驟402確認(rèn)子板CPU加載成功；否則，該方法的步驟402確認(rèn)子板CPU加載失敗。為了便于上述方法能夠及時獲知主板CPU是否對引導(dǎo)存儲器刷新完畢，該方法可以進(jìn)一步設(shè)置刷新完成寄存器。其中，刷新完成寄存器的缺省配置為表示引導(dǎo)存儲器完成刷新的有效值；當(dāng)該方法在通過步驟403向主板CPU上報異常之后，刷新完成寄存器被步驟403、該方法進(jìn)一步包括的一步驟置為表示未完成刷新的無效值；當(dāng)主板CPU成功完成對引導(dǎo)存儲器的刷新后時，刷新完成寄存器被主板CPU恢復(fù)為有效值。相應(yīng)地，若刷新完成寄存器為有效值，則該方法通過步驟401 (模塊子板上電)或步驟405 (主板CPU刷新完畢)觸發(fā)子板CPU進(jìn)入啟動加載狀態(tài)，否則，該方法通過步驟403觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)、并向主板CPU上報異常。為了便于上述方法能夠獲知主板CPU是否接管引導(dǎo)存儲器，該方法可以進(jìn)一步設(shè)置接管狀態(tài)寄存器。其中，接管狀態(tài)寄存器的缺省配置為主板CPU未接管的無效值，當(dāng)主板CPU對引導(dǎo)存儲器刷新時，接管狀態(tài)寄存器被主板CPU置為表示主板CPU接管的有效值，當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，接管狀態(tài)寄存器被主板CPU恢復(fù)為無效值。相應(yīng)地，該方法在接管狀態(tài)寄存器為有效值時通過步驟404將引導(dǎo)存儲器與主板CPU導(dǎo)通，在接管狀態(tài)寄存器為無效值時將引導(dǎo)存儲器與子板CPU導(dǎo)通。為了便于傳輸主板CPU刷新的Boot程序、以及對引導(dǎo)存儲器的間接尋址，該方法可以進(jìn)一步設(shè)置數(shù)據(jù)緩存和存儲器地址寄存器。其中，數(shù)據(jù)緩存用于存放主板CPU向引導(dǎo)存儲器刷新的Boot程序，存儲器地址寄存器用于主板CPU寫入引導(dǎo)存儲器中存放Boot程序的地址。相應(yīng)地，該方法的步驟4014可以將數(shù)據(jù)緩存中的Boot程序向引導(dǎo)存儲器傳輸、并依據(jù)存儲器地址寄存器中的地址實現(xiàn)對引導(dǎo)存儲器的間接選址。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
權(quán)利要求
1.一種用于提高啟動可靠性的電子設(shè)備，其特征在于，包括主板和模塊子板，主板具有主板CPU，模塊子板具有子板CPU和一個引導(dǎo)存儲器以及邏輯芯片，該引導(dǎo)存儲器為間接選址的非易失性存儲器、并存放有子板CPU的引導(dǎo)程序； 邏輯芯片與子板CPU之間連接有復(fù)位信號線，用于邏輯芯片在模塊子板上電后控制子板CPU進(jìn)入啟動加載狀態(tài)； 邏輯芯片與子板CPU之間連接有第一 I/O總線，用于邏輯芯片在子板CPU進(jìn)入啟動加載狀態(tài)后檢測子板CPU是否加載成功； 邏輯芯片與子板CPU之間的復(fù)位信號線還用于邏輯芯片在檢測出子板CPU加載失敗后控制子板CPU進(jìn)入保持復(fù)位狀態(tài)； 邏輯芯片與主板CPU之間連接有上報信號線，用于邏輯芯片在檢測出子板CPU加載失敗后向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器； 邏輯芯片與子板CPU之間的復(fù)位信號線還用于邏輯芯片在主板CPU完成對引導(dǎo)存儲器的刷新后控制子板CPU再次進(jìn)入啟動加載狀態(tài)； 以及，邏輯芯片與引導(dǎo)存儲器之間連接有第一接口總線、與子板CPU之間連接有第二接口總線，邏輯芯片與主板CPU之間連接有第二 I/O總線；其中，當(dāng)子板CPU從引導(dǎo)存儲器加載引導(dǎo)程序時，邏輯芯片將第一接口總線與第二接口總線導(dǎo)通，以允許子板CPU在啟動加載狀態(tài)下從引導(dǎo)存儲器加載引導(dǎo)程序；當(dāng)主板CPU發(fā)送用于刷新至引導(dǎo)存儲器的引導(dǎo)程序時，邏輯芯片將第一接口總線與第二 I/o總線導(dǎo)通、并實現(xiàn)在第一接口總線對引導(dǎo)存儲器的間接選址，以使主板CPU在收到上報異常后通過邏輯芯片向引導(dǎo)存儲器刷新引導(dǎo)程序。
2.根據(jù)權(quán)利要求1所述的電子設(shè)備，其特征在于，子板CPU進(jìn)一步在加載成功后向邏輯芯片回寫表示加載成功的通知，邏輯芯片依據(jù)是否在子板CPU進(jìn)入啟動加載狀態(tài)后的預(yù)定時間內(nèi)收到該通知來檢測子板CPU是否加載成功。
3.根據(jù)權(quán)利要求1所述的電子設(shè)備，其特征在于，主板CPU進(jìn)一步具有連接上報信號線的中斷管腳，邏輯芯片以中斷方式向主板CPU上報異常。
4.根據(jù)權(quán)利要求1所述的電子設(shè)備，其特征在于，邏輯芯片包括啟動監(jiān)控邏輯電路、CPU復(fù)位邏輯電路、切換控制邏輯電路、以及訪問控制邏輯電路，其中: 啟動監(jiān)控邏輯電路，當(dāng)模塊子板上電、或主板CPU完成對引導(dǎo)存儲器的刷新后，觸發(fā)子板CPU的啟動加載狀態(tài)，并通過第一 I/O總線檢測子板CPU的加載狀態(tài)；當(dāng)檢測出子板CPU加載失敗后，觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)，并通過上報信號線向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器； CPU復(fù)位邏輯電路，當(dāng)啟動監(jiān)控邏輯電路觸發(fā)子板CPU的啟動加載狀態(tài)后，通過復(fù)位信號線將子板CPU控制在啟動加載狀態(tài)；當(dāng)啟動監(jiān)控邏輯電路觸發(fā)子板CPU的保持復(fù)位狀態(tài)后，通過復(fù)位信號線將子板CPU控制在保持復(fù)位狀態(tài)； 切換控制邏輯電路，當(dāng)主板CPU對引導(dǎo)存儲器刷新時，將第一接口總線與訪問控制邏輯電路導(dǎo)通；其余時刻將第一接口總線與第二接口總線導(dǎo)通； 訪問控制邏輯電路，當(dāng)從第二 I/o總線接收到主板CPU向引導(dǎo)存儲器刷新的引導(dǎo)程序時，通過切換控制邏輯電路將接收到的引導(dǎo)程序從第一接口總線向引導(dǎo)存儲器傳輸、并實現(xiàn)邏輯芯片對引導(dǎo)存儲器的間接選址。
5.根據(jù)權(quán)利要求4所述的電子設(shè)備，其特征在于，邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第一I/o總線的啟動完成寄存器；其中，啟動完成寄存器的缺省配置為表示子板CPU加載未成功的無效值，當(dāng)子板CPU成功完成加載時，啟動完成寄存器被子板CPU置為有效值； 以及，在觸發(fā)子板CPU的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若啟動完成寄存器被子板CPU置為有效值，則啟動監(jiān)控邏輯電路確認(rèn)子板CPU加載成功；否則，啟動監(jiān)控邏輯電路確認(rèn)子板CPU加載失敗。
6.根據(jù)權(quán)利要求4所述的電子設(shè)備，其特征在于，邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第二I/o總線的刷新完成寄存器，其中，刷新完成寄存器的缺省配置為表示引導(dǎo)存儲器完成刷新的有效值；當(dāng)啟動監(jiān)控邏輯電路在向主板CPU上報異常之后，刷新完成寄存器被啟動監(jiān)控邏輯電路置為表示未完成刷新的無效值；當(dāng)主板CPU成功完成對引導(dǎo)存儲器的刷新后時，刷新完成寄存器被主板CPU恢復(fù)為有效值； 以及，若刷新完成寄存器為有效值，則啟動監(jiān)控邏輯電路觸發(fā)子板CPU進(jìn)入啟動加載狀態(tài)，否則，啟動監(jiān)控邏輯電路觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)、并向主板CPU上報異常。
7.根據(jù)權(quán)利要求4所述的電子設(shè)備，其特征在于，邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第二I/o總線的接管狀態(tài)寄存器；其中，接管狀態(tài)寄存器的缺省配置為主板CPU未接管的無效值，當(dāng)主板CPU對引導(dǎo)存儲器刷新時，接管狀態(tài)寄存器被主板CPU置為表示主板CPU接管的有效值，當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，接管狀態(tài)寄存器被主板CPU恢復(fù)為無效值； 以及，若切換控制邏輯電路在接管狀態(tài)寄存器為有效值時將第一接口總線與第二 I/o總線導(dǎo)通，在接管狀態(tài)寄存器為無效值時將第一接口總線與第二接口總線導(dǎo)通。
8.根據(jù)權(quán)利要求4所述的電子設(shè)備，其特征在于，邏輯芯片內(nèi)進(jìn)一步設(shè)置有連接第二I/o總線的數(shù)據(jù)緩存和存儲器地址寄存器，其中，數(shù)據(jù)緩存用于存放主板CPU向引導(dǎo)存儲器刷新的引導(dǎo)程序， 存儲器地址寄存器用于主板CPU寫入引導(dǎo)存儲器中存放引導(dǎo)程序的地址； 以及，訪問控制邏輯電路將數(shù)據(jù)緩存中的引導(dǎo)程序通過切換控制邏輯電路從第一接口總線向引導(dǎo)存儲器傳輸、并依據(jù)存儲器地址寄存器中的地址實現(xiàn)對引導(dǎo)存儲器的間接選址。
9.根據(jù)權(quán)利要求1至8中任意一項所述的電子設(shè)備，其特征在于，引導(dǎo)存儲器為SPIFlash，第一接口總線和第二接口總線為SPI總線。
10.一種用于提高啟動可靠性的方法，其特征在于，該方法應(yīng)用于包括主板和模塊子板的電子設(shè)備中，模塊子板具有子板CPU和一個引導(dǎo)存儲器以及邏輯芯片，該引導(dǎo)存儲器為間接選址的非易失性存儲器、并存放有子板CPU的引導(dǎo)程序；并且，該方法包括: 當(dāng)模塊子板上電后，將引導(dǎo)存儲器與子板CPU導(dǎo)通，并控制子板CPU進(jìn)入啟動加載狀態(tài)、以使子板CPU在啟動加載狀態(tài)下從弓I導(dǎo)存儲器加載弓I導(dǎo)程序； 當(dāng)子板CPU進(jìn)入啟動加載狀態(tài)后，檢測子板CPU是否加載成功； 當(dāng)檢測出子板CPU加載失敗后，控制子板CPU進(jìn)入保持復(fù)位狀態(tài)，并向主板CPU上報異常、以觸發(fā)主板CPU刷新引導(dǎo)存儲器； 當(dāng)主板CPU依據(jù)上報的異常發(fā)出用于刷新至引導(dǎo)存儲器的引導(dǎo)程序時，將引導(dǎo)存儲器切換為與主板CPU導(dǎo)通、并實現(xiàn)對引導(dǎo)存儲器的間接選址；當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，將引導(dǎo)存儲器切換回與子板CPU導(dǎo)通，并控制子板CPU再次進(jìn)入啟動加載狀態(tài)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，子板CPU進(jìn)一步在加載成功后回寫表示加載成功的通知，該方法依據(jù)是否在子板CPU進(jìn)入啟動加載狀態(tài)后的預(yù)定時間內(nèi)收到該通知來檢測子板CPU是否加載成功。
12.根據(jù)權(quán)利要求10所述的方法，其特征在于，主板CPU進(jìn)一步具有中斷管腳，該方法以中斷方式向主板CPU的中斷管腳上報異常。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于，該方法進(jìn)一步設(shè)置啟動完成寄存器；其中，啟動完成寄存器的缺省配置為表示子板CPU加載未成功的無效值，當(dāng)子板CPU成功完成加載時，啟動完成寄存器被子板CPU置為有效值； 以及，在觸發(fā)子板CPU的啟動加載狀態(tài)之后的預(yù)定時間內(nèi)，若啟動完成寄存器被子板CPU置為有效值，則該方法確認(rèn)子板CPU加載成功；否則，該方法確認(rèn)子板CPU加載失敗。
14.根據(jù)權(quán)利要求10所述的方法，其特征在于，該方法進(jìn)一步設(shè)置刷新完成寄存器，其中，刷新完成寄存器的缺省配置為表示引導(dǎo)存儲器完成刷新的有效值；當(dāng)該方法在向主板CPU上報異常之后，刷新完成寄存器被該方法置為表示未完成刷新的無效值；當(dāng)主板CPU成功完成對引導(dǎo)存儲器的刷新后時，刷新完成寄存器被主板CPU恢復(fù)為有效值； 以及，若刷新完成寄存器為有效值，則該方法觸發(fā)子板CPU進(jìn)入啟動加載狀態(tài)，否則，該方法觸發(fā)子板CPU進(jìn)入保持復(fù)位狀態(tài)、并向主板CPU上報異常。
15.根據(jù)權(quán)利要求10所述的方法，其特征在于，該方法進(jìn)一步設(shè)置接管狀態(tài)寄存器；其中，接管狀態(tài)寄存器的缺省配置為主板(PU未接管的無效值，當(dāng)主板CPU對引導(dǎo)存儲器刷新時，接管狀態(tài)寄存器被主板CPU置為表示主板CPU接管的有效值，當(dāng)主板CPU完成對引導(dǎo)存儲器的刷新后，接管狀態(tài)寄存器被主板CPU恢復(fù)為無效值； 以及，該方法在接管狀態(tài)寄存器為有效值時將引導(dǎo)存儲器與主板CPU導(dǎo)通，在接管狀態(tài)寄存器為無效值時將引導(dǎo)存儲器與子板CPU導(dǎo)通。
16.根據(jù)權(quán)利要求10所述的方法，其特征在于，該方法進(jìn)一步設(shè)置數(shù)據(jù)緩存和存儲器地址寄存器，其中，數(shù)據(jù)緩存用于存放主板CPU向引導(dǎo)存儲器刷新的引導(dǎo)程序，存儲器地址寄存器用于主板CPU寫入引導(dǎo)存儲器中存放引導(dǎo)程序的地址； 以及，該方法將數(shù)據(jù)緩存中的引導(dǎo)程序向引導(dǎo)存儲器傳輸、并依據(jù)存儲器地址寄存器中的地址實現(xiàn)對弓I導(dǎo)存儲器的間接選址。
17.根據(jù)權(quán)利要求10至16中任意一項所述的方法，其特征在于，引導(dǎo)存儲器為SPIFlash。
全文摘要
本發(fā)明公開了一種用于提高啟動可靠性的電子設(shè)備及方法。本發(fā)明在模塊子板的子板CPU從引導(dǎo)存儲器加載引導(dǎo)程序失敗時，可以自動觸發(fā)主板CPU掌控對模塊子板的引導(dǎo)存儲器的控制權(quán)、并由主板CPU刷新模塊子板的引導(dǎo)存儲器中的引導(dǎo)程序；而且，當(dāng)主板CPU完成刷新后，子板CPU能夠重新從模塊子板中的引導(dǎo)存儲器加載引導(dǎo)程序。從而，本發(fā)明能夠有效緩解模塊子板由于引導(dǎo)程序的損壞或不匹配而無法啟動，且無需對電子設(shè)備斷電和手動刷新，進(jìn)而能夠提高電子設(shè)備啟動的可靠性。
文檔編號G06F11/07GK103150224SQ20131007735
公開日2013年6月12日 申請日期2013年3月11日 優(yōu)先權(quán)日2013年3月11日
發(fā)明者趙志宇, 慕長林 申請人:杭州華三通信技術(shù)有限公司