專利名稱：一種基于fpga和arm的嵌入式高性能異構(gòu)計(jì)算平臺(tái)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)硬件領(lǐng)域，屬于嵌入式硬件平臺(tái)領(lǐng)域，具體為一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)。
背景技術(shù)：
隨著生產(chǎn)的發(fā)展和研究需要，對(duì)高速低成本的視頻、音頻、數(shù)字圖像處理系統(tǒng)的需求日益增加，對(duì)于高速圖像平臺(tái)系統(tǒng)的研究十分熱門。傳統(tǒng)的圖像處理系統(tǒng)，如單純的FPGA芯片或者ARM芯片，處理速度慢而且處理功能過于簡單，可擴(kuò)展性也不好，當(dāng)前也有用高速DSP、GPU實(shí)現(xiàn)的高速圖像處理平臺(tái)系統(tǒng)，但成本太高，性價(jià)比低。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供了一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其集FPGA與ARM的優(yōu)點(diǎn)于一體，傳輸處理速度快，可擴(kuò)展性好，可靠性高，解決了現(xiàn)有技術(shù)中的不足之處，實(shí)現(xiàn)軟硬件系統(tǒng)的互補(bǔ)，提高系統(tǒng)的性能。其技術(shù)方案是這樣的:一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，其包括信息輸入系統(tǒng)，所述信息輸入系統(tǒng)連接ARM模塊和FPGA模塊后再連接信息輸出系統(tǒng)。其進(jìn)一步特征在于，所述ARM模塊分別通過PCI Express Xl總線接口、GPMC與所述FPGA進(jìn)行數(shù)據(jù)傳輸、通信， 所述FPGA模塊通過SPI方式對(duì)所述ARM模塊進(jìn)行輸入配置；所述FPGA模塊外部I/O端口采用FMC標(biāo)準(zhǔn)插槽，所述FMC標(biāo)準(zhǔn)插槽使用兩片160引腳的LPC，每個(gè)所述LPC設(shè)置有34對(duì)差分信號(hào)；所述FPGA連接兩片容量為IGb的DDR3作為內(nèi)存，所述DDR3內(nèi)存采用13根地址線作為地址輸入，16根數(shù)據(jù)線作為數(shù)據(jù)輸出，9位控制信號(hào)；所述FPGA模塊內(nèi)嵌DP8386OTVH作為物理層收發(fā)器，采用GMII作為以太網(wǎng)接口，所述GMII采用8位數(shù)據(jù)接口，工作時(shí)鐘為125MHz，外設(shè)RJ45網(wǎng)卡接口 ；所述FPGA模塊采用超高速瞬態(tài)響應(yīng)負(fù)載點(diǎn)電源模塊PTH08T230W ;所述FPGA模塊還包括LED顯示模塊、通用I/
0口插座、Debug/JATG調(diào)試接口、系統(tǒng)時(shí)鐘接口和4個(gè)通用數(shù)據(jù)傳輸平臺(tái)；所述ARM模塊為TMS320DM365數(shù)字媒體處理器，所述FPGA模塊的主芯片為Spartan-6 XC6SLX150T的FPGA芯片；所述TMS320DM365數(shù)字媒體處理器包括ISIF、數(shù)字LCD控制器、SD閃存、EMAC, SP1、UART 接口、DDR2 內(nèi)存、Flash ;所述 Spartan-6 XC6SLX150T 的 FPGA 芯片與所述 TMS320DM365數(shù)字媒體處理器之間引腳連接插座選用25X2的插座，所述Spartan-6 XC6SLX150T的FPGA芯片、所述TMS320DM365數(shù)字媒體處理器與其他接口的引腳連接插座也選用25X2的插座；所述信息輸入系統(tǒng)包括VPSS、所述TMS320DM365數(shù)字媒體處理器的所述SD閃存，所述信息輸出系統(tǒng)包括VPIF、連接所述Spartan-6 XC6SLX150T的FPGA芯片的所述RJ45網(wǎng)卡接口、所述TMS320DM365數(shù)字媒體處理器的所述UART接口。采用本發(fā)明的結(jié)構(gòu)后，需要處理的信息通過信息輸入系統(tǒng)輸入后，ARM作為主控制器，負(fù)責(zé)數(shù)據(jù)和視頻圖像處理命令的調(diào)度和處理流程的控制，F(xiàn)PGA作為協(xié)處理器，變成了ARM處理器的硬件加速器，負(fù)責(zé)視頻圖像解釋與圖像處理顯示，F(xiàn)PGA相當(dāng)于ARM的外設(shè)，由接口實(shí)現(xiàn)掛接到ARM總線上，并映射到ARM的存儲(chǔ)空間，使得ARM能夠?qū)?shù)據(jù)和自定義的命令發(fā)送給FPGA進(jìn)行處理，F(xiàn)PGA的并行邏輯架構(gòu)可以實(shí)現(xiàn)邏輯核算術(shù)功能，內(nèi)嵌的硬件乘法器可以實(shí)現(xiàn)高速實(shí)時(shí)運(yùn)算，內(nèi)嵌的DSP塊可以實(shí)現(xiàn)高速的并行數(shù)據(jù)處理，最后將處理結(jié)果輸出，提高了處理器和系統(tǒng)的效率，F(xiàn)PGA和ARM的結(jié)合集兩者優(yōu)點(diǎn)于一體，解決了現(xiàn)有技術(shù)中的不足之處，傳輸處理速度快，可擴(kuò)展性好，可靠性高，實(shí)現(xiàn)軟硬件系統(tǒng)的互補(bǔ)，提高系統(tǒng)的性能。


圖1為系統(tǒng)整體結(jié)構(gòu)框 圖2為FPGA模塊功能及與ARM連接的框 圖3為FPGA通信接口插座圖一；
圖4為FPGA通信接口插座圖二 ；
圖5為控制總線開關(guān)引腳連接 圖6為TMS320DM365功能模塊框 圖7為RAM通信接口插座圖一；
圖8為RAM通信接口插座圖二。
具體實(shí)施例方式見圖1所示，VPSS (視頻處理子系統(tǒng))連接ARM模塊和FPGA模塊后再連接VPIF(視頻接口)輸出，ARM模塊外接有SD閃存和DDR2內(nèi)存，F(xiàn)PGA模塊外接兩片DDR3內(nèi)存，SD閃存可以作為數(shù)據(jù)輸入端；見圖2所示，ARM模塊分別通過PCI Express Xl總線接口、GPMC (General Purpose Memory Controller,通用內(nèi)存控制器)與FPGA進(jìn)行數(shù)據(jù)傳輸、通信，F(xiàn)PGA模塊通過SPI方式對(duì)ARM模塊進(jìn)行輸入配置，PCI Express Xl總線實(shí)行點(diǎn)對(duì)點(diǎn)的串行連接，可以滿足高額率的數(shù)據(jù)傳輸率，并可提供較高帶寬；FPGA模塊外部I/O端口采用FMC (FPGA Mezzanine Card)標(biāo)準(zhǔn)插槽，F(xiàn)MC標(biāo)準(zhǔn)插槽使用兩片160引腳的LPC，每個(gè)LPC設(shè)置有34對(duì)差分信號(hào)，每個(gè)LPC有34對(duì)差分信號(hào)即68個(gè)用戶自定義引腳，通過一個(gè)通用數(shù)據(jù)傳輸平臺(tái)與FPGA通信，增加了 I/O端口的靈活性，降低了系統(tǒng)設(shè)計(jì)的成本；FPGA連接兩片容量為IGb的DDR3作為內(nèi)存，DDR3內(nèi)存采用13根地址線作為地址輸入，16根數(shù)據(jù)線作為數(shù)據(jù)輸出，9位控制信號(hào)，其具有較高的外部數(shù)據(jù)傳輸率和先進(jìn)的地址/命令與控制總線的拓?fù)浣Y(jié)構(gòu)，采用DDR3內(nèi)存可以在控制成本的基礎(chǔ)上減小功耗和發(fā)熱量，通用性兼容性比較好，工作頻率也比較高，容易被用戶和廠家接受；FPGA模塊內(nèi)嵌DP8386OTVH作為物理層收發(fā)器，采用GMII (吉比特媒體獨(dú)立接口)作為以太網(wǎng)接口，GMII采用8位數(shù)據(jù)接口，工作時(shí)鐘為125MHz，傳輸速率可達(dá)1000Mbps，同時(shí)兼容MII所規(guī)定的10/100Mbps工作方式，外設(shè)RJ45網(wǎng)卡接口，可供網(wǎng)線連接；FPGA模塊采用超高速瞬態(tài)響應(yīng)負(fù)載點(diǎn)電源模塊PTH08T230W，其可以滿足平臺(tái)供電需求以及系統(tǒng)對(duì)電源的低電磁干擾要求，PTH08T230W模塊可供輸入電壓4.5V至14V，輸出0.7V至5.5V范圍使用，將輸入為12V的交流電源分別轉(zhuǎn)換為1.2V VCCINT供電，1.5V DDR3供電，1.8V PHY供電，2.5V和3.3V FMC供電等;FPGA模塊還包括LED顯示模塊(用以顯示系統(tǒng)工作狀態(tài))、通用1/0 口插座、Debug/JATG調(diào)試接口、系統(tǒng)時(shí)鐘接口和4個(gè)通用數(shù)據(jù)傳輸平臺(tái)，F(xiàn)PGA時(shí)鐘模塊設(shè)計(jì)中，單端用戶時(shí)鐘為IOOMHz，通過引腳FPGA_CLK0和FPGA_CLKI輸入，采用輸出硅振蕩器Si500D通過引腳SYSCLK_N和 SYSCLK_P為系統(tǒng)輸入差分時(shí)鐘信號(hào)，采用超低抖動(dòng)晶體時(shí)鐘發(fā)生器⑶CM61002為MGT (Mult1-Gigabit Transceiver)提供差分時(shí)鐘信號(hào)，此為現(xiàn)有技術(shù)；ARM模塊為基于達(dá)芬奇技術(shù)的TMS320DM365數(shù)字媒體處理器，F(xiàn)PGA模塊的主芯片為Xilinx公司的型號(hào)為Spartan-6 XC6SLX150T的FPGA芯片；見圖6所示，TMS320DM365數(shù)字媒體處理器包括ISIF (圖像傳感器接口)、數(shù)字IXD控制器、SD (安全數(shù)碼卡)、EMAC (以太網(wǎng)媒體訪問控制器)、SPI，其是一個(gè)高度集成的、低成本、低功耗數(shù)字多媒體片上系統(tǒng)，主要面向低成本、低功耗、高清視頻處理應(yīng)用場合，可滿足智能視頻處理功能的集成影像信號(hào)處理(ISP)解決方案，TMS320DM365數(shù)字媒體處理器針對(duì)視頻安全應(yīng)用進(jìn)行了優(yōu)化，可支持10 fps的1080p H.264標(biāo)準(zhǔn)，能夠以更高質(zhì)量的壓縮效率提供高質(zhì)視頻，ARM926EJ-S內(nèi)核在實(shí)現(xiàn)高達(dá)300MHz速率的同時(shí)，還可將視頻編解碼任務(wù)交由集成高清視頻加速器來執(zhí)行，從而顯著優(yōu)化系統(tǒng)性能，其高度集成了眾多組件，擁有多達(dá)104個(gè)通用I/0(G10)管腳，其中包括符合生產(chǎn)要求的札 264、MPEG-4、MPEG-2、MJPEG 與 VC-1 編解碼器，ARM926EJ-S 內(nèi)核，HDVICP、MJCP協(xié)處理器，用于實(shí)時(shí)圖像處理的IPIPE，硬件縮放RESIZE引擎，增強(qiáng)型DMA，DDR2內(nèi)存，NANDflash, I個(gè)主/從I2C總線，3個(gè)UART，5個(gè)串行端口接口(SPI)，2個(gè)音頻串行端P(ASP),等，其中UART可以作為視頻的輸出端，TMS320DM365 ARM子系統(tǒng)采用ARMv5 (32/16bit)指令集的ARM926EJ-S內(nèi)核CPU，采用五級(jí)整數(shù)流水線的32bit RSIC處理器，工作頻率為216/270/300MHz，ARM CPU執(zhí)行通常的系統(tǒng)控制任務(wù)，如系統(tǒng)初始化，配置，電源管理，用戶接口和用戶命令等等，ARM作為主控和執(zhí) 行這些功能是因?yàn)樗幸粋€(gè)大的程序存儲(chǔ)空間和快速的任務(wù)切換能力，因而其適合復(fù)雜的、多任務(wù)和通用的任務(wù)控制，其中，ISIF是可靠的用于從傳感器(CMOS或CCD)獲得未處理的圖像/視頻數(shù)據(jù)，另外ISIF能從視頻解碼器設(shè)備接收YUV視頻數(shù)據(jù)，假如未處理數(shù)據(jù)輸入，ISIF轉(zhuǎn)換為處理輸入圖像到最終處理圖像，這種處理可以做離線的IPIPE(圖像通道)或ARM和MPEG/JPEG和HD視頻圖像協(xié)處理器子系統(tǒng)的軟件處理，原始數(shù)據(jù)輸入到ISIF還可以用于多種統(tǒng)計(jì)計(jì)算，最終控制圖像/視頻調(diào)整參數(shù)，ISIF可通過寄存器實(shí)現(xiàn)控制盒參數(shù)可編程；數(shù)字IXD控制器可以產(chǎn)生RGB/YCbCr數(shù)據(jù)輸出和時(shí)序信號(hào)；SD被大量的應(yīng)用于移動(dòng)數(shù)據(jù)存儲(chǔ)，SD控制器支持一個(gè)接口給外部的SD卡，其與SD卡通信依照SD協(xié)議，SD卡控制器負(fù)責(zé)ARM和EDMA控制器與SD卡之間的數(shù)據(jù)傳輸，它有6個(gè)引腳，CMD引腳用于SD卡和控制器雙向通信，DATO到DAT3為4個(gè)數(shù)據(jù)線，CLK引腳用于SD控制器輸出時(shí)鐘給存儲(chǔ)卡；EMAC支持一個(gè)高效TMS320DM365和網(wǎng)絡(luò)之間的接口，EMAC支持雙IOBase-T和100Base-TX工作在半雙工或全雙工模式，本平臺(tái)在TMS320DM365中采用符合IEEE802.3.10BASE-T/100BASE-TX協(xié)議的DM9161B作為以太網(wǎng)物理層的單芯片收發(fā)器；SPI是一個(gè)高速同步連續(xù)輸入輸出口，允許一個(gè)連續(xù)位碼流長度可編程(1-16位)以在一個(gè)可編程的位移率移入和移除設(shè)備，SPI通常用于TMS320DM365和外部設(shè)備的通信，如顯示驅(qū)動(dòng)，SPI EPROM和ADC，SPI允許通過3-pin和4-pin模式接口同其他SPI設(shè)備連續(xù)通信，DM365可執(zhí)行支持多片選操作給高達(dá)2個(gè)SPI從設(shè)備，SPI的操作可作為主或從設(shè)備；FPGA與ARM之間，F(xiàn)PGA、ARM與其他接口的引腳連接插座都選用25X2的插座，其中如圖3，圖4所示，在FPGA與ARM的連接模塊及接口設(shè)計(jì)中，采用一片25x2的插座，將FPGA與ARM通信的11根地址線和16根數(shù)據(jù)線以及GPMC7個(gè)片選信號(hào)等，VPIF (video portinterfaCe)24根數(shù)據(jù)輸出線，以及其他配置、時(shí)鐘、控制、中斷信號(hào)線連接起來，本發(fā)明中采用邏輯變換器SN74LVC1T4OTBVR將CPU配置引腳(CPU_PROGRAM_B)和中斷配置引腳(CPU_INIT_B)通過與FPGA的配置引腳(FPGA_PROGRAM_B)和中斷配置引腳(FPGA_INIT_B)相連，此變換器工作頻率可達(dá)420Mbps.芯片工作模式和時(shí)鐘輸入通過10位的低電壓FET總線開關(guān)SN74CBTLV3384來控制，具體如圖5所示；如圖7，圖8所示，其為ARM板上用來與FPGA通信和其他接口的引腳連接插座設(shè)計(jì)圖，同樣為兩片25x2的插座，EM_A0到EM_A10是11根連接異步外部存儲(chǔ)器的地址線，EM_D0到EM_D12是13根連接異步外部存儲(chǔ)器的數(shù)據(jù)線，YOUTO到Y(jié)0UI7是數(shù)字視頻數(shù)據(jù)輸出口 ；本發(fā)明中FPGA模塊連接的多個(gè)外設(shè)可以單獨(dú)設(shè)置，也可以組合設(shè)置，更好地實(shí)現(xiàn)處理功能，需要處理的信息通過VPSS或者SD閃存將信息輸入給ARM模塊，并存儲(chǔ)在DDR2或DDR3內(nèi)存中，再通過ARM模塊與FPGA模塊共同處理后輸出，可以通過VPIF、RJ45網(wǎng)卡接口或者UART接口輸出。本發(fā)明以FPGA和ARM組合的形式使得視頻圖像處理除了具有優(yōu)越的抗干擾性能，保持圖像信息清晰穩(wěn)定，同時(shí)具有設(shè)備小巧不需附帶其他設(shè)施、價(jià)格適中等優(yōu)點(diǎn)，通過適當(dāng)?shù)牡刂肪幋a控制，可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)，點(diǎn)對(duì)多點(diǎn)，單向和雙向?qū)崟r(shí)的多媒體通信；本平臺(tái)兼具FPGA芯片的特點(diǎn)，即內(nèi)部具有 豐富的觸發(fā)器、快速硬件邏輯特性和靈活的I/O引腳、集成度高、可靠性高等，和ARM微處理器軟件資源豐富、高性能、低功耗、控制力強(qiáng)等特點(diǎn)，實(shí)現(xiàn)了軟件系統(tǒng)和硬件系統(tǒng)的互補(bǔ)，不僅可以提高系統(tǒng)設(shè)計(jì)的性能，又可以加快開發(fā)周期。FPGA本身就是一個(gè)異構(gòu)芯片，可并行計(jì)算，得益于FPGA和ARM架構(gòu)，本發(fā)明在處理視頻圖像等時(shí)可以保持高速的計(jì)算效率和良好的實(shí)時(shí)性，提高系統(tǒng)工作的性能，在嵌入式高性能計(jì)算領(lǐng)域意義深遠(yuǎn)。
權(quán)利要求
1.一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，其包括信息輸入系統(tǒng)，所述信息輸入系統(tǒng)連接ARM模塊和FPGA模塊后再連接信息輸出系統(tǒng)。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述ARM模塊分別通過PCI Express Xl總線接口、GPMC與所述FPGA進(jìn)行數(shù)據(jù)傳輸、通信，所述FPGA模塊通過SPI方式對(duì)所述ARM模塊進(jìn)行輸入配置。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述FPGA模塊外部I/O端口采用FMC標(biāo)準(zhǔn)插槽，所述FMC標(biāo)準(zhǔn)插槽使用兩片160引腳的LPC，每個(gè)所述LPC設(shè)置有34對(duì)差分信號(hào)。
4.根據(jù)權(quán)利要求1所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述FPGA連接兩片容量為IGb的DDR3作為內(nèi)存，所述DDR3內(nèi)存采用13根地址線作為地址輸入，16根數(shù)據(jù)線作為數(shù)據(jù)輸出，9位控制信號(hào)。
5.根據(jù)權(quán)利要求1所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述FPGA模塊內(nèi)嵌DP8386OTVH作為物理層收發(fā)器，采用GMII作為以太網(wǎng)接口，所述GMII采用8位數(shù)據(jù)接口，工作時(shí)鐘為125MHz，外設(shè)RJ45網(wǎng)卡接口。
6.根據(jù)權(quán)利要求1所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述FPGA模塊采用超高速瞬態(tài)響應(yīng)負(fù)載點(diǎn)電源模塊PTH08T230W ;所述FPGA模塊還包括LED顯示模塊、通用I/O 口插座、Debug/JATG調(diào)試接口、系統(tǒng)時(shí)鐘接口和4個(gè)通用數(shù)據(jù)傳輸平臺(tái)。
7.根據(jù)權(quán)利要求1所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述ARM模塊為TMS320DM365數(shù)字媒體處理器，所述FPGA模塊的主芯片為Spartan-6XC6SLX150T 的 FPGA 芯片。
8.根據(jù)權(quán)利要求7所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述TMS320DM365數(shù)字媒體處理器包括ISIF、數(shù)字LCD控制器、SD閃存、EMAC, SP1、UART 接口、DDR2 內(nèi)存、Flash。
9.根據(jù)權(quán)利要求8所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述Spartan-6 XC6SLX150T的FPGA芯片與所述TMS320DM365數(shù)字媒體處理器之間引腳連接插座選用25X2的插座，所述Spartan-6 XC6SLX150T的FPGA芯片、所述TMS320DM365數(shù)字媒體處理器與其他接口的引腳連接插座也選用25X2的插座。
10.根據(jù)權(quán)利要求8所述的一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其特征在于，所述信息輸入系統(tǒng)包括VPSS、所述TMS320DM365數(shù)字媒體處理器的所述SD閃存，所述信息輸出系統(tǒng)包括VPIF、連接所述Spartan-6 XC6SLX150T的FPGA芯片的所述RJ45網(wǎng)卡接口、所述TMS320DM365數(shù)字媒體處理器的所述UART接口。
全文摘要
本發(fā)明涉及計(jì)算機(jī)硬件領(lǐng)域，屬于嵌入式硬件平臺(tái)領(lǐng)域，具體為一種基于FPGA和ARM的嵌入式高性能異構(gòu)計(jì)算平臺(tái)，其集FPGA與ARM的優(yōu)點(diǎn)于一體，傳輸處理速度快，可擴(kuò)展性好，可靠性高，解決了現(xiàn)有技術(shù)中的不足之處，實(shí)現(xiàn)軟硬件系統(tǒng)的互補(bǔ)，提高系統(tǒng)的性能，其包括信息輸入系統(tǒng)，信息輸入系統(tǒng)連接ARM模塊和FPGA模塊后再連接信息輸出系統(tǒng)。
文檔編號(hào)G06F15/76GK103226541SQ201310106490
公開日2013年7月31日 申請(qǐng)日期2013年3月29日 優(yōu)先權(quán)日2013年3月29日
發(fā)明者柴志雷 申請(qǐng)人:江蘇復(fù)芯物聯(lián)網(wǎng)科技有限公司